JPH0437587B2 - - Google Patents
Info
- Publication number
- JPH0437587B2 JPH0437587B2 JP57223807A JP22380782A JPH0437587B2 JP H0437587 B2 JPH0437587 B2 JP H0437587B2 JP 57223807 A JP57223807 A JP 57223807A JP 22380782 A JP22380782 A JP 22380782A JP H0437587 B2 JPH0437587 B2 JP H0437587B2
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- semiconductor device
- base
- aging
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Packaging Frangible Articles (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置における帯電を防止してそ
の静電破壊を防止するようにした半導体装置用キ
ヤリアに関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a carrier for a semiconductor device that prevents charging of the semiconductor device and prevents electrostatic damage thereof.
例えば工場等において製造されたIC等の半導
体装置は、所定の特性測定、エージングを行なつ
た上で出荷している。この場合、半導体装置を裸
の状態で取扱いかつ梱包するとリードの折損やパ
ツケージの破損が生じ易く、したがつて半導体装
置をキヤリア内に入れてこれを保護しながら前記
測定、エージング、出荷を行なうようにしてい
る。 For example, semiconductor devices such as ICs manufactured in a factory or the like are shipped after performing predetermined characteristic measurements and aging. In this case, if the semiconductor device is handled and packaged in a bare state, leads may easily break or the package may be damaged. Therefore, it is recommended that the semiconductor device be placed in a carrier to protect it while performing the measurement, aging, and shipping. I have to.
ところで、前記した半導体特性測定においては
半導体装置のリードに測定回路を電気的に接続さ
せるために、半導体装置を支持させるキヤリアは
裸のリードを相互の短絡させることがないように
少なくとも1010Ω以上の絶縁抵抗を有する部材に
て形成する必要がある。一方、前記したエージン
グにおいては半導体装置を長時間高温状態におく
ために、キヤリアはこの高温条件によつても変形
されることのない部材にて形成する必要がある。
更に出荷に際しては半導体装置を外力から保護す
るためにキヤリアは機械的な強度の高いものを用
い、かつ搬送時における静電破壊を防止するため
に帯電防止効果のあるものを用いる必要がある。 By the way, in the semiconductor characteristic measurement described above, in order to electrically connect the measurement circuit to the leads of the semiconductor device, the carrier supporting the semiconductor device must have a resistance of at least 10 Ω or more to prevent the bare leads from shorting each other. It is necessary to use a member having an insulation resistance of . On the other hand, in the aging described above, since the semiconductor device is kept in a high temperature state for a long time, the carrier needs to be formed of a member that will not be deformed even under this high temperature condition.
Furthermore, during shipping, it is necessary to use a carrier with high mechanical strength to protect the semiconductor device from external forces, and to use a carrier with antistatic effect to prevent electrostatic damage during transportation.
ところが、従来のこの種のキヤリアはポリサル
フオンを材料としたものであるために、前述の絶
縁抵抗、耐高温性、機械的強度の点で満足はでき
ても帯電防止の効果は得られず、半導体装置の静
電破壊を許してしまうという致命的な欠点を有し
ていた。このため、従来では測定、エージング、
出荷用にと夫々最適なキヤリアを用意し、各工程
を終了する毎に半導体装置を他のキヤリアに移し
換える方法が取られている。したがつて、キヤリ
アの取り換えに要する作業工数と時間が処理の効
率を低下させる原因になると共に、複数種のキヤ
リアの製造、管理が煩雑になるという問題が生じ
ている。 However, since conventional carriers of this type are made of polysulfon, although they are satisfactory in terms of insulation resistance, high temperature resistance, and mechanical strength, they do not have the antistatic effect and are not suitable for semiconductors. This had the fatal drawback of allowing electrostatic damage to the device. For this reason, in the past, measurement, aging,
A method is used in which carriers suitable for shipping are prepared, and semiconductor devices are transferred to another carrier each time each process is completed. Therefore, the number of man-hours and time required to replace the carrier causes a decrease in processing efficiency, and the manufacturing and management of multiple types of carriers becomes complicated.
したがつて本発明の目的は、特性測定、エージ
ング、出荷用としての全条件を満たし、これによ
り半導体の保護を図る一方で作業効率の向上等を
図ることができる半導体装置用のキヤリアを提供
することにある。 Therefore, an object of the present invention is to provide a carrier for semiconductor devices that satisfies all the requirements for characteristic measurement, aging, and shipping, and is thereby capable of protecting semiconductors and improving work efficiency. There is a particular thing.
このような目的を達成するために本発明はキヤ
リアの材料にナイロン、ガラスパウダ、カーボン
の混合体を採用している。 In order to achieve this object, the present invention employs a mixture of nylon, glass powder, and carbon as the carrier material.
以下、本発明を図示の実施例により説明する。 Hereinafter, the present invention will be explained with reference to illustrated embodiments.
第１図は本発明をフラツトパツケージ型半導体
装置のキヤリアとして例示したキヤリアの分解斜
視図、第２図は本発明のキヤリアに半導体装置を
装着した状態の斜視図である。図において、１は
装着されるフラツトパツケージ型の半導体装置で
あり、平面形状を略正方形とした薄型のパツケー
ジ本体２内には図外の素子ペレツトを内装してお
り、この素子ペレツトと電気的な接続が施された
複数本の外部導出用のリード３をパツケージ本体
２の周辺か四方向に突設している。 FIG. 1 is an exploded perspective view of a carrier illustrating the present invention as a carrier for a flat package type semiconductor device, and FIG. 2 is a perspective view of the carrier of the present invention with a semiconductor device mounted thereon. In the figure, reference numeral 1 denotes a flat package type semiconductor device to be mounted, and an element pellet (not shown) is housed inside a thin package body 2 with a planar shape of approximately square. A plurality of leads 3 for leading out to the outside and connected with each other are provided protruding from the periphery of the package body 2 in four directions.
キヤリア４は基台５と、この基台５の上方から
基台に嵌合する押え具６とを有しており、これら
は夫々モールド成形等によつて製造される。前記
基台５はその中央に方形の穴７を設けて前記パツ
ケージ本体２を受け入れられるようにし、また、
穴７の四周囲には前記リード３のポツチと同一間
隔を保つて複数個の立壁８を穴７の四辺に対して
夫々直角に形成し、この立壁８間に溝９を形成し
ている。これにより、半導体装置１はパツケージ
本体２を前記穴７内に入れ、リード３を前記溝９
内に収納できる。また、前記基台５は前記穴７の
四隅の近傍位置に夫々嵌合孔１０を形成し、また
基台の周辺には適宜数の取付用切欠き１１を設け
ている。 The carrier 4 has a base 5 and a presser 6 that fits into the base from above the base 5, and each of these is manufactured by molding or the like. The base 5 has a square hole 7 in its center to receive the package body 2, and
A plurality of standing walls 8 are formed at right angles to the four sides of the hole 7 around the four sides of the hole 7 at the same intervals as the pots of the leads 3, and grooves 9 are formed between the standing walls 8. As a result, the semiconductor device 1 places the package body 2 into the hole 7 and inserts the leads 3 into the groove 9.
Can be stored inside. Further, the base 5 has fitting holes 10 formed near the four corners of the hole 7, and an appropriate number of mounting notches 11 around the base.
一方、前記押え具６は前記パツケージ本体２お
よびリード３の根本部分を前記基台５との間で挾
に得るようにパツケージ本体２よりも縦横寸法の
若干大きな枠状に形成し、その四隅部には前記基
台５の嵌合孔１０に上方から嵌合し得る嵌合部１
２を形成している。 On the other hand, the presser 6 is formed into a frame shape slightly larger in vertical and horizontal dimensions than the package body 2 so that the root parts of the package body 2 and the leads 3 are sandwiched between the base 5 and the four corners of the holding tool 6. includes a fitting part 1 that can be fitted into the fitting hole 10 of the base 5 from above.
2 is formed.
そして、前記基台５、あるいは基台５と押え具
６は前述のようにモールド成形によつて形成して
いるが、この材料としてナイロン、ガラスパウダ
およびカーボンの混合体を使用している。 The base 5 or the base 5 and the presser 6 are formed by molding as described above, and a mixture of nylon, glass powder and carbon is used as the material.
因みに本実施例では、前記ナイロンとして６ナ
イロンを使用し、ガラスパウダ、カーボンとの組
成配合を次のようにしている。６ナイロンは63重
量％、ガラスパウダ22重量％、カーボン15重量％
の混合体を使用している。 Incidentally, in this embodiment, nylon 6 is used as the nylon, and its composition with glass powder and carbon is as follows. 6 nylon is 63% by weight, glass powder is 22% by weight, and carbon is 15% by weight.
A mixture of these is used.
このようなキヤリアは、以下に述べるように使
用される。基台５の穴７内に半導体装置１のパツ
ケージ本体２を入れると共にリード３を夫々対応
する溝９内に入れた上で、押え具６を半導体装置
１の上側に被せ嵌合部１２を嵌合孔１０に嵌合さ
せる。したがつて、半導体装置１は押え具６によ
つて基台５からの脱落が防止され基台、即ちキヤ
リアに支持される。そして、この状態のまま、特
性測定、エージング、出荷が行なわれることにな
る。 Such carriers are used as described below. After putting the package body 2 of the semiconductor device 1 into the hole 7 of the base 5 and putting the leads 3 into the corresponding grooves 9, the presser 6 is placed over the top of the semiconductor device 1 and the fitting part 12 is fitted. Fit into the matching hole 10. Therefore, the semiconductor device 1 is prevented from falling off the base 5 by the presser 6 and is supported by the base, that is, the carrier. Then, characteristics measurement, aging, and shipping will be performed in this state.
このような本発明のキヤリアは、６ナイロン、
ガラスパウダ、カーボンの混合体にて形成してい
るので、カーボン等の特性により1010Ω以上の絶
縁抵抗を有して特性測定時におけるDC，ACテス
ト時のキヤリアによるリークや容量変動の影響で
ないようにする一方で、1012Ω以下を確保してい
ることから帯電を防止して半導体装置の静電破壊
を防止することができる。また、ガラスパウダ等
の特性により耐高温性を高め、エージング温度に
よつても熱変形が生じることはなく、しかも機械
的強度を高め、外力によつてキヤリアおよび半導
体装置が変形、破損されることもない。即ち、前
述した特性測定、エージング、出荷用としての条
件を全て満足することができるのである。 Such a carrier of the present invention is made of nylon 6,
Since it is made of a mixture of glass powder and carbon, it has an insulation resistance of 10 Ω or more due to the characteristics of carbon, etc., and is not affected by carrier leaks or capacitance fluctuations during DC and AC tests during characteristic measurement. At the same time, by ensuring a resistance of 10 12 Ω or less, charging can be prevented and electrostatic damage to the semiconductor device can be prevented. In addition, due to the properties of glass powder, etc., it has increased high temperature resistance, and does not undergo thermal deformation even at aging temperatures, and has increased mechanical strength, so that the carrier and semiconductor devices will not be deformed or damaged by external force. Nor. That is, it is possible to satisfy all the conditions for characteristic measurement, aging, and shipping described above.
これにより、従来のように特性測定、エージン
グ、出荷の夫々でキヤリアを取り換える必要はな
く、この移し換えに要する作業とその時間を不要
にして作業効率の向上を図ると共に、半導体装置
を外力や静電破壊から保護することができるので
ある。 This eliminates the need to replace carriers for characteristic measurement, aging, and shipping as in the past, and eliminates the work and time required for these transfers, improving work efficiency. It can protect against electrical damage.
ここで、本発明は前記実施例のキヤリア材料組
成に限定されるものではなく、所要の組成幅を有
するものであることは言うまでもない。また、フ
ラツトパツケージ型のキヤリアに限らず他の型式
の半導体装置用のキヤリアとしても適用できるこ
とは言うまでもない。更に、半導体に使用するマ
ガジンやその他の治具に応用することも可能であ
る。 It goes without saying that the present invention is not limited to the carrier material composition of the above embodiments, but may have a desired composition range. Furthermore, it goes without saying that the present invention can be applied not only to flat package carriers but also to carriers for other types of semiconductor devices. Furthermore, it is also possible to apply it to magazines and other jigs used for semiconductors.
以上のように本発明によればキヤリアの材料に
６ナイロン、ガラウパウダ、カーボンの混合体を
採用しているので、キヤリアに要求される絶縁抵
抗、耐高温性、機械的強度、帯電防止の機能を全
て得ることがき、これを用いて特性測定、エージ
ング、出荷を行なうことができるので、半導体装
置を外力による機械的破壊や静電破壊を防止し得
ると共に作業効率の向上を図り、かつ一方では高
価なポリサルフオンを使用しないので低価格に構
造することができるという効果を奏する。 As described above, according to the present invention, a mixture of Nylon 6, Galau powder, and carbon is used as the material for the carrier, so that it has the insulation resistance, high temperature resistance, mechanical strength, and antistatic functions required for the carrier. Since all of these can be obtained and used for characteristic measurement, aging, and shipping, it is possible to prevent semiconductor devices from mechanical damage or electrostatic damage caused by external forces, improve work efficiency, and at the same time reduce expensive costs. Since polysulfone is not used, the structure can be manufactured at a low cost.
第１図は本発明に係るキヤリアの分解斜視図、
第２図は本発明のキヤリアにフラツトパツケージ
型半導体装置を装着した状態を示す斜視図であ
る。
１……半導体装置、２……パツケージ本体、３
……リード、４……キヤリア、５……基台、６…
…押え具、７……穴、９……溝、１０……嵌合
孔、１２……嵌合部。
FIG. 1 is an exploded perspective view of a carrier according to the present invention;
FIG. 2 is a perspective view showing a flat package type semiconductor device mounted on the carrier of the present invention. 1...Semiconductor device, 2...Package body, 3
...Lead, 4...Carrier, 5...Base, 6...
... Presser, 7... Hole, 9... Groove, 10... Fitting hole, 12... Fitting part.
Claims (1)
装置の特性測定、エージング、出荷を行なうよう
にしたキヤリアにおいて、前記キヤリアの材料に
ナイロン、ガラスパウダ、カーボンの混合体を使
用したことを特徴とする半導体装置用キアリア。 ２ 前記キヤリアは前記混合体のモールド成形に
て形成してなる特許請求の範囲第１項記載の半導
体装置用キヤリア。 ３ キヤリアは基台と、この基台に嵌合して半導
体装置を挾持する押え具とを有する特許請求の範
囲第１項又は第２項記載の半導体装置用キヤリ
ア。[Claims] 1. A carrier that internally supports a semiconductor device and measures the characteristics of the semiconductor device, ages it, and ships it in this state, using a mixture of nylon, glass powder, and carbon as the carrier material. Chiaria for semiconductor devices is characterized by: 2. The carrier for a semiconductor device according to claim 1, wherein the carrier is formed by molding the mixture. 3. The carrier for a semiconductor device according to claim 1 or 2, wherein the carrier includes a base and a holding tool that fits into the base and clamps the semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57223807A JPS59114844A (en) | 1982-12-22 | 1982-12-22 | Carrier for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57223807A JPS59114844A (en) | 1982-12-22 | 1982-12-22 | Carrier for semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59114844A JPS59114844A (en) | 1984-07-03 |
| JPH0437587B2 true JPH0437587B2 (en) | 1992-06-19 |
Family
ID=16804024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57223807A Granted JPS59114844A (en) | 1982-12-22 | 1982-12-22 | Carrier for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59114844A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0749799Y2 (en) * | 1988-04-20 | 1995-11-13 | 第一精工株式会社 | IC carrier device |
| US4958214A (en) * | 1988-04-22 | 1990-09-18 | Control Data Corporation | Protective carrier for semiconductor packages |
| JP2562812Y2 (en) * | 1991-09-30 | 1998-02-16 | ローム株式会社 | Hybrid integrated circuit device |
-
1982
- 1982-12-22 JP JP57223807A patent/JPS59114844A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59114844A (en) | 1984-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4026412A (en) | Electronic circuit carrier and test fixture | |
| US6522018B1 (en) | Ball grid array chip packages having improved testing and stacking characteristics | |
| US20010040006A1 (en) | Method for direct attachment of a chip to a cooling member | |
| JPH0318338B2 (en) | ||
| WO1997015836A1 (en) | Temporary connection of semiconductor die using optical alignment techniques | |
| US20010032800A1 (en) | Method of manufacturing semiconductor device and tray used in the method | |
| US5691650A (en) | Apparatus for coupling a semiconductor device with a tester | |
| US4992987A (en) | Battery package for integrated circuits | |
| US6344737B1 (en) | Picker nest for holding an IC package with minimized stress on an IC component during testing | |
| WO1999054932A1 (en) | Leadless array package | |
| JPH0437587B2 (en) | ||
| US6191955B1 (en) | Encapsulation and enclosure of electronic modules | |
| JP2716663B2 (en) | Semiconductor die testing equipment | |
| US3105868A (en) | Circuit packaging module | |
| US5036381A (en) | Multiple electronic devices within a single carrier structure | |
| US3919709A (en) | Metallic plate-semiconductor assembly and method for the manufacture thereof | |
| US5291127A (en) | Chip-lifetime testing instrument for semiconductor devices | |
| EP0381054A2 (en) | Semiconductor device package | |
| US5221812A (en) | System for protecting leads to a semiconductor chip package during testing, burn-in and handling | |
| JPS58143541A (en) | Semiconductor device | |
| US4816896A (en) | Compliant standoff for semiconductor packages | |
| TW419767B (en) | Improved integrated circuit chip packaging method | |
| JP3833862B2 (en) | tray | |
| JPH05114661A (en) | Ic carrier | |
| KR960011856B1 (en) | Semiconductor packages, trays suitable for storage and test sockets suitable for testing |