Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0437628B2 - - Google Patents
[go: Go Back, main page]

JPH0437628B2 - - Google Patents

Info

Publication number
JPH0437628B2
JPH0437628B2 JP58096024A JP9602483A JPH0437628B2 JP H0437628 B2 JPH0437628 B2 JP H0437628B2 JP 58096024 A JP58096024 A JP 58096024A JP 9602483 A JP9602483 A JP 9602483A JP H0437628 B2 JPH0437628 B2 JP H0437628B2
Authority
JP
Japan
Prior art keywords
transfer
charge
floating junction
sides
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58096024A
Other languages
Japanese (ja)
Other versions
JPS59221176A (en
Inventor
Koichi Sekine
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP58096024A priority Critical patent/JPS59221176A/en
Publication of JPS59221176A publication Critical patent/JPS59221176A/en
Publication of JPH0437628B2 publication Critical patent/JPH0437628B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/30Transforming light or analogous information into electric information

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、一次元イメージセンサ等に用いられ
る電荷転送装置に関する。特に、2本のCCDシ
フトレジスタにより転送される信号電荷を1つの
読出し部により取出す出力部の構造に関するもの
である。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a charge transfer device used in one-dimensional image sensors and the like. In particular, it relates to the structure of an output section in which signal charges transferred by two CCD shift registers are taken out by one reading section.

〔発明の技術的背景〕 従来のCCDシフトレジスタを用いた一次元イ
メージセンサの例を第1図、第2図、第3図に示
す。第1図は全体図、第2図は出力部を詳細に示
した図、第3図はその縦断面図である。第1図に
おいて、一導電形半導体基板1上には複数の感光
画素が直線上に配列されて画素列2が形成されて
いる。その画素列2の両側に沿つてシフト電極3
が設けられている。このシフト電極3は画素列2
に蓄積された信号電荷を後述するCCDシフトレ
ジスタ4に転送する場合の制御を行う。さらに、
シフト電極3の両側に並列にCCDソフトレジス
タ4がそれぞれ設けられている。そして、これら
CCDシフトレジスタ4の最終段の転送電極4−
1,4′−1に隣接して一定電位に設定された出
力ゲート電極5が設けられている。この出力ゲー
ト電極5にはCCDシフトレジスタ4により順次
シリアルに転送されてきた信号電荷を取出すため
のフローテイング接合形電荷読出し部(以下、フ
ローテイング接合部)6が隣接して設けられてい
る。符号7はフローテイング接合部6の電位を定
期的に出力ドレイン8と同電位にリセツトするた
めのリセツト電極を示している。フローテイング
接合部6に生じる転送信号電荷による電位変化は
出力回路(一般にソースフオロア回路)9を介し
て出力信号端子OSから電圧の形で外部へ出力さ
れる。
[Technical Background of the Invention] Examples of one-dimensional image sensors using conventional CCD shift registers are shown in FIGS. 1, 2, and 3. FIG. 1 is an overall view, FIG. 2 is a detailed view of the output section, and FIG. 3 is a longitudinal sectional view thereof. In FIG. 1, a pixel column 2 is formed by arranging a plurality of photosensitive pixels in a straight line on a semiconductor substrate 1 of one conductivity type. Shift electrodes 3 along both sides of the pixel row 2
is provided. This shift electrode 3 is connected to the pixel column 2
It controls the transfer of the signal charges accumulated in the CCD shift register 4 to the CCD shift register 4, which will be described later. moreover,
CCD soft registers 4 are provided in parallel on both sides of the shift electrode 3, respectively. And these
Transfer electrode 4- of the final stage of CCD shift register 4
An output gate electrode 5 set at a constant potential is provided adjacent to 1 and 4'-1. A floating junction type charge readout section (hereinafter referred to as floating junction section) 6 is provided adjacent to the output gate electrode 5 for extracting signal charges sequentially and serially transferred by the CCD shift register 4. Reference numeral 7 indicates a reset electrode for periodically resetting the potential of the floating junction 6 to the same potential as the output drain 8. A potential change caused by the transfer signal charge occurring at the floating junction 6 is outputted to the outside in the form of a voltage from the output signal terminal OS via the output circuit (generally a source follower circuit) 9.

次に、第2図に示すように、CCDシフトレジ
スタ4の各転送電極4−1,4−2,…4−n,
4′−1,4′−2,…,4′−nは互に隣接して
配置され、終段部分においては単一のフローテイ
ング接合部6に向かつて順次集まるように配列さ
れている。ここで、最終段の転送電極4−1,
4′−1から読出される信号電荷がフローテイン
グ接合部6の一辺に集中するように配置されてい
ることに注意すべきである。図中、破線は信号電
荷の転送に有効な転送略を示している。
Next, as shown in FIG. 2, each transfer electrode 4-1, 4-2,...4-n,
4'-1, 4'-2, . Here, the final stage transfer electrode 4-1,
It should be noted that the arrangement is such that the signal charges read out from 4'-1 are concentrated on one side of the floating junction 6. In the figure, a broken line indicates a transfer scheme effective for transferring signal charges.

次に、以上の各部の断面構造を第3図に示す。
第3図において、各転送電極4−1,4−2,…
…,4−n、出力ゲート電極7、およびリセツト
電極7は絶縁酸化膜10を介して半導体基板1上
に形成され、各電極下部における半導体基板1の
表面には当該半導体基板1とは反対導電形の不純
物領域11が形成され、いわゆる埋込みチヤネル
形のCCDシフトレジスタ構造となつている。フ
ローテイング接合部6および出力ドレイン部8は
半導体基板1とは反対導電形の不純物領域であ
る。以上の各電極の電位変化の状態を第4図に示
す。
Next, FIG. 3 shows the cross-sectional structure of each of the above parts.
In FIG. 3, each transfer electrode 4-1, 4-2,...
..., 4-n, the output gate electrode 7, and the reset electrode 7 are formed on the semiconductor substrate 1 via the insulating oxide film 10, and the surface of the semiconductor substrate 1 below each electrode has a conductivity opposite to that of the semiconductor substrate 1. A shaped impurity region 11 is formed, forming a so-called buried channel type CCD shift register structure. The floating junction portion 6 and the output drain portion 8 are impurity regions having a conductivity type opposite to that of the semiconductor substrate 1. FIG. 4 shows the state of potential change of each electrode as described above.

第4図において、出力ドレイン部8は基板1に
対して一定の電位に逆バイアスされており、リセ
ツト電極7にハイレベルパルスが印加されると、
フローテイング接合部6が出力ドレイン部8と同
電位となる。次に、リセツト電極7の電位がロー
レベル“L”になると、フローテイング接合部6
はフローテイング状態となる。この状態で最終電
極4−1がローレベル“L”になると信号電荷
Qsigが出力ゲート電極5の下を通つてフローテイ
ング接合部6に流れ込みその電位をVsigだけ変化
させる。この電位変化Vsigが出力回路9を経て外
部に取出される。この電位変化Vsigは、信号電荷
量Qsig、フローテイング接合部6の静電容量CF
してVsig=Qsig/CFで表わされる。したがつて、
一定量の信号電荷量に対し出力電圧を増加させる
(電荷/電圧変換ゲインを上げる)には静電容量
CFを減らす必要がある。“H”はハイレベルを示
す。
In FIG. 4, the output drain section 8 is reverse biased to a constant potential with respect to the substrate 1, and when a high level pulse is applied to the reset electrode 7,
The floating junction 6 has the same potential as the output drain portion 8. Next, when the potential of the reset electrode 7 becomes low level "L", the floating junction 6
is in a floating state. In this state, when the final electrode 4-1 becomes low level "L", the signal charge
Q sig flows under the output gate electrode 5 into the floating junction 6 and changes its potential by V sig . This potential change Vsig is taken out to the outside via the output circuit 9. This potential change V sig is expressed by the signal charge amount Q sig and the capacitance C F of the floating junction 6 as V sig =Q sig / CF . Therefore,
To increase the output voltage for a certain amount of signal charge (increase the charge/voltage conversion gain), use capacitance.
CF needs to be reduced. "H" indicates high level.

なお、最終電極4−1,4′−1からの信号電
荷は互に混合しないように、最終電極4−1,
4′−1に互に逆相のパルスが印加されて読み出
される。
Note that in order to prevent signal charges from the final electrodes 4-1, 4'-1 from mixing with each other, the final electrodes 4-1, 4'-1
Pulses having mutually opposite phases are applied to 4'-1 and read out.

〔背景技術の問題点〕[Problems with background technology]

以上述べた従来の出力部の構造において問題と
なるのは、高速駆動が困難であり、またフローテ
イング接合部の面積の縮小化に限界があるという
点である。
The problems with the conventional structure of the output section described above are that high-speed driving is difficult and there is a limit to reducing the area of the floating junction.

すなわち、2本のCCDシフトレジスタの最終
転送電極4−1,4′−1はその電極下だけで
CCDシフトレジスタにより転送できる最大電荷
量を蓄積する必要があり、このため最終転送電極
4−1,4′−1の各面積L1×W1(第2図参照)
をCCDシフトレジスタの繰返し転送電極部4−
n…の面積L0×W0よりも大きくする必要がある。
しかし、両最終転送電極4−1,4′−1には逆
相のクロツクパルスを印加する必要があるため両
者の間隔Lには限界があつてあまり接近させるこ
とができない。間隔Lは通常数μm以上に設計さ
れる。一方、先に示したVsig=Qsig/CFからわか
るように、フローテイング接合部6の面積が極力
小さい方が出力信号の振幅を大きくとれる。
In other words, the final transfer electrodes 4-1 and 4'-1 of the two CCD shift registers are only under the electrodes.
It is necessary to accumulate the maximum amount of charge that can be transferred by the CCD shift register, so the area of each final transfer electrode 4-1, 4'-1 is L 1 ×W 1 (see Figure 2).
The repetitive transfer electrode part 4 of the CCD shift register
It is necessary to make the area of n... larger than L 0 ×W 0 .
However, since it is necessary to apply clock pulses of opposite phases to both final transfer electrodes 4-1 and 4'-1, there is a limit to the distance L between the two, and it is not possible to make them very close to each other. The spacing L is usually designed to be several μm or more. On the other hand, as can be seen from V sig =Q sig / CF shown above, the amplitude of the output signal can be increased if the area of the floating junction 6 is as small as possible.

このようなことから、従来では出力ゲート電極
5の下のチヤネル幅を第2図の破線で示すように
転送方向に進むに従つて順次狭くなるように設計
していた。
For this reason, in the past, the channel width under the output gate electrode 5 was designed to be gradually narrower as it progressed in the transfer direction, as shown by the broken line in FIG.

しかしながら、このような構成にすると、出力
ゲート電極5の下の信号電荷の転送路長が長くな
り、高速駆動する場合に問題となる。また、フロ
ーテイング接合部6側における出力ゲート電極端
での転送チヤネル幅をL2(第2図参照)とする
と、フローテイング接合部6の一辺は必ず2L2
上の長さとしなければならず、フローテイング接
合部6の断小化の妨げとなる。
However, with such a configuration, the length of the signal charge transfer path under the output gate electrode 5 becomes long, which poses a problem when driving at high speed. Furthermore, if the transfer channel width at the end of the output gate electrode on the floating junction 6 side is L 2 (see Figure 2), then one side of the floating junction 6 must always have a length of 2L 2 or more. This hinders the miniaturization of the floating joint portion 6.

〔発明の目的〕[Purpose of the invention]

そこで、本発明は出力ゲート電極下部の転送チ
ヤネル等を短くするとともに、フローテイング接
合部の面積を小さくすることができ、それによつ
て高速駆動、かつ高電荷電圧変換ゲインを実現す
る出力部構造を供えた電荷転装置を提供すること
を目的とする。
Therefore, the present invention has an output part structure that can shorten the transfer channel under the output gate electrode and reduce the area of the floating junction, thereby realizing high-speed drive and high charge-voltage conversion gain. The purpose of the present invention is to provide a charge inversion device with a built-in charge conversion device.

〔発明の概要〕[Summary of the invention]

上記目的を達成するために、本発明による電荷
転送装置は、 感光画素列から転送された信号電荷をそれぞれ
同方向に転送する2列の電荷転送レジスタと、各
レジスタの最終段から交互に信号電荷を読出すフ
ローテイング接合形電荷読出し部を有する電荷転
送装置において、 前記フローテイング接合形読出し部は、少なく
とも隣接する2辺を有する形状に形成され、前記
電荷転送レジスタの一方の列の最終段は前記2辺
の一辺と対向するように配置され、前記電荷転送
レジスタの他方の列の最終段は前記2辺の他辺と
対向するように配置されて、前記2辺の各々に当
該辺と略垂直な方向から前記信号電荷が転送され
るようにしたことを特徴とするものである。
In order to achieve the above object, a charge transfer device according to the present invention includes two columns of charge transfer registers that transfer signal charges transferred from a photosensitive pixel column in the same direction, and a charge transfer register that transfers signal charges transferred from the last stage of each register alternately. In a charge transfer device having a floating junction type charge readout section for reading out, the floating junction type readout section is formed in a shape having at least two adjacent sides, and the last stage of one column of the charge transfer register is The last stage of the other column of the charge transfer registers is arranged to face one side of the two sides, and the last stage of the charge transfer register is arranged to face the other side of the two sides. The present invention is characterized in that the signal charges are transferred from a vertical direction.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明による電荷転送装置の一実施例を
図面に基づいて説明する。
An embodiment of a charge transfer device according to the present invention will be described below with reference to the drawings.

第5図に本発明による電荷転送装置の出力部の
構造を示す。第5図において、第1図〜第3図に
示したものと同一の機能を有する部分には同一の
名称、同一の符号を附して以下説明する。
FIG. 5 shows the structure of the output section of the charge transfer device according to the present invention. In FIG. 5, parts having the same functions as those shown in FIGS. 1 to 3 are given the same names and symbols and will be described below.

第5図に示すように、フローテイング接合部6
は正方形状を有しており、ひし形状となるように
配置されている。その最終転送電極側の互に直角
をなす2辺に隣接して逆くの字形(又は、アング
ル状)の出力ゲート電極5が設けられている。そ
して、出力ゲート電極5の一方の部分に最終転送
電極4−1が、他方の部分に4′−1がそれぞれ
平行して隣接配置されている。したがつて、各最
終転送電極4−1,4′−1からフローテイング
接合部6に流入する信号電荷の流入方向は互に直
角をなすこととなり、かつ第2図とは異なつてフ
ローテイング接合部6の異なる2つの辺から流入
するようになつている。なお、12は出力回路9
に接続するためのコンタクト孔、13はAl配線
を示している。最終転送電極4−1,4′−1と
画素列2に沿つて配置される繰返し転送電極部4
−n,4′−nとの間は、例えばくさび形の電極
を用いてわん曲させた転送路を形成すればよい。
As shown in FIG.
has a square shape and are arranged in a diamond shape. An inverted dogleg (or angle) output gate electrode 5 is provided adjacent to two mutually perpendicular sides on the final transfer electrode side. A final transfer electrode 4-1 and a final transfer electrode 4'-1 are arranged in parallel and adjacent to one part of the output gate electrode 5 and the other part, respectively. Therefore, the directions of signal charges flowing into the floating junction 6 from each final transfer electrode 4-1, 4'-1 are at right angles to each other, and unlike in FIG. The water flows in from two different sides of the section 6. Note that 12 is the output circuit 9
A contact hole 13 indicates an Al wiring. Final transfer electrodes 4-1, 4'-1 and repetitive transfer electrode section 4 arranged along pixel row 2
-n and 4'-n, a curved transfer path may be formed using, for example, a wedge-shaped electrode.

このように、最終転送電極4−1,4′−1を
信号電荷が互に異なる直交する2方向からフロー
テイング接合部6に転送されるように配置したこ
とにより次の如き効果を得ることができる。
In this way, by arranging the final transfer electrodes 4-1 and 4'-1 so that signal charges are transferred to the floating junction 6 from two different orthogonal directions, the following effects can be obtained. can.

(1) 最終転送電極4−1,4′−1の相対間隔を
大きくすることができ、その場合でも出力ゲー
ト電極5の下の転送チヤネル形状に制約をもた
らすことがない。
(1) The relative spacing between the final transfer electrodes 4-1 and 4'-1 can be increased, and even in this case, the shape of the transfer channel under the output gate electrode 5 is not restricted.

(2) 出力ゲート電極5の下のフローテイング接合
部6側の転送チヤネル幅L2(第5図)を第2図
と同じくした場合、フローテイング接合部6の
面積を第2図の場合よりも小さくすることがで
き、したがつて電荷−電圧変換ゲインを高くす
ることができ、大きな出力信号を得ることがで
きる。
(2) If the transfer channel width L 2 (Fig. 5) on the side of the floating junction 6 under the output gate electrode 5 is the same as that in Fig. 2, the area of the floating junction 6 is changed from that in Fig. 2. Therefore, the charge-voltage conversion gain can be increased, and a large output signal can be obtained.

(3) 一般に、出力ゲート電極5下の転送チヤネル
(破線)の形状としては、第1図、第2図に示
すように、フローテイング接合部6側の端部に
おける転送チヤネル幅をL2とし、その反対側
の転送チヤネル幅をL1とした場合、フローテ
イング接合部6の面積を極力小さくするために
L2<L1となるように設計するのが普通である。
この場合において、従来の構造の下ではCCD
シフトレジスタ4,4′の各電極からフローテ
イング接合部6までの転送チヤネル(第2図破
線部)のうち片側の縁CH1のみで転送チヤネル
幅を狭めるしか方法がなかつたが、本発明の場
合には転送チヤネルがフローテイング接合部6
に対してそれぞれ直交する方向から進入する形
となるため、両側の縁CH1,CH2(第5図)で
均等に狭めることができる。その結果、出力ゲ
ート電極5の下部の転送チヤネルの縁CH1
CH2の長さを従来よりも短くすることができ、
したがつて転送時間の遅れを防止できるので高
速駆動が可能となる。
(3) Generally, the shape of the transfer channel (broken line) under the output gate electrode 5 is such that the width of the transfer channel at the end on the floating junction 6 side is L2, as shown in FIGS. 1 and 2 . , the width of the transfer channel on the opposite side is L 1 , in order to minimize the area of the floating joint 6.
It is common to design so that L 2 <L 1 .
In this case, under the conventional structure, CCD
The only way to reduce the width of the transfer channel from each electrode of the shift registers 4, 4' to the floating junction 6 (broken line in Figure 2) is to reduce the width of the transfer channel at only one edge CH1 . In case the transfer channel is a floating junction 6
Since it enters from a direction perpendicular to each other, it can be equally narrowed at both edges CH 1 and CH 2 (Fig. 5). As a result, the edges of the transfer channel below the output gate electrode 5 CH 1 ,
The length of CH 2 can be made shorter than before,
Therefore, delays in transfer time can be prevented, allowing high-speed driving.

〔発明の効果〕〔Effect of the invention〕

以上の通り、本発明によれば、電荷転送レジス
タの最終段を、信号電荷がフローテイング接合形
電荷読出し部に対して互に略直交して異なる2方
向から転送されるようにしたことにより、出力ゲ
ート電極下部の転送チヤネル長を短かくすること
ができ、かつ、2つの転送チヤネルが1つのフロ
ーテイング接合形電荷読出し部に対して異なる方
向から接することになるため当該フローテイング
接合形電荷読出し部の面積を小さくすることがで
きる。このことにより、高速駆動を可能とし、か
つ、高変換ゲインを得ることができる。
As described above, according to the present invention, the final stage of the charge transfer register is configured such that signal charges are transferred to the floating junction type charge readout section from two different directions substantially orthogonal to each other. The length of the transfer channel at the bottom of the output gate electrode can be shortened, and two transfer channels contact one floating junction charge readout section from different directions. The area of the section can be reduced. This makes it possible to drive at high speed and obtain a high conversion gain.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のCCDシフトレジスタを用いた
一次元イメージセンサの構造例を示す全体図、第
2図は従来イメージセンサの電荷転送装置の出力
部の詳細構造を示す部分拡大図、第3図は上記出
力部の断面構造を示す縦断面図、第4図は上記出
力部の電位の状態を示す説明図、第5図は本発明
による電荷転送装置の出力部の例を示す部分拡大
図である。 1……一導電形半導体基板、2……感光画素
列、4,4′……CCDシフトレジスタ、4−1,
4−2,…,4−n……転送電極、4′−1,
4′−2,…,4′−n……転送電極、5……出力
ゲート電極、6……フローテイング接合形電荷読
出し部。
Fig. 1 is an overall view showing an example of the structure of a one-dimensional image sensor using a conventional CCD shift register, Fig. 2 is a partially enlarged view showing the detailed structure of the output section of the charge transfer device of the conventional image sensor, and Fig. 3 4 is an explanatory diagram showing the potential state of the output section, and FIG. 5 is a partially enlarged view showing an example of the output section of the charge transfer device according to the present invention. be. 1... One conductivity type semiconductor substrate, 2... Photosensitive pixel column, 4, 4'... CCD shift register, 4-1,
4-2,...,4-n...Transfer electrode, 4'-1,
4'-2,...,4'-n...transfer electrode, 5...output gate electrode, 6...floating junction type charge readout section.

Claims (1)

【特許請求の範囲】 1 感光画素列から転送された信号電荷を夫々同
方向に転送する2列の電荷転送レジスタと、各レ
ジスタの最終段から交互に信号電荷を読出すフロ
ーテイング接合形電荷読出し部を有する電荷転送
装置において、 前記フローテイング接合形読出し部は、少なく
とも隣接する2辺を有する形状に形成され、 前記電荷転送レジスタの一方の列の最終段は前
記2辺の一辺と対向するように配置され、 前記電荷転送レジスタの他方の列の最終段は前
記2辺の他辺と対向するように配置されて、 前記2辺の各々に当該辺と略垂直な方向から前
記信号電荷が転送されるようにしたことを特徴と
する電荷転送装置。 2 前記フローテイング接合形読出し部の形状
は、正方形であることを特徴とする請求項1記載
の電荷転送装置。
[Claims] 1. Two columns of charge transfer registers that transfer the signal charges transferred from the photosensitive pixel columns in the same direction, and a floating junction type charge readout that reads out the signal charges alternately from the final stage of each register. In the charge transfer device, the floating junction type readout section is formed in a shape having at least two adjacent sides, and the final stage of one column of the charge transfer registers is arranged to face one side of the two sides. The last stage of the other column of the charge transfer registers is arranged to face the other sides of the two sides, and the signal charge is transferred to each of the two sides from a direction substantially perpendicular to the sides. A charge transfer device characterized in that: 2. The charge transfer device according to claim 1, wherein the floating junction type readout section has a square shape.
JP58096024A 1983-05-31 1983-05-31 charge transfer device Granted JPS59221176A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58096024A JPS59221176A (en) 1983-05-31 1983-05-31 charge transfer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58096024A JPS59221176A (en) 1983-05-31 1983-05-31 charge transfer device

Publications (2)

Publication Number Publication Date
JPS59221176A JPS59221176A (en) 1984-12-12
JPH0437628B2 true JPH0437628B2 (en) 1992-06-19

Family

ID=14153750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58096024A Granted JPS59221176A (en) 1983-05-31 1983-05-31 charge transfer device

Country Status (1)

Country Link
JP (1) JPS59221176A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62142861A (en) * 1985-12-17 1987-06-26 Japan Electronic Control Syst Co Ltd Internal combustion engine ignition timing control device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56116373A (en) * 1980-02-18 1981-09-12 Fujitsu Ltd Signal charge detection circuit for line sensor

Also Published As

Publication number Publication date
JPS59221176A (en) 1984-12-12

Similar Documents

Publication Publication Date Title
JPS634751B2 (en)
US5365093A (en) Solid-state imaging device with tapered channel regions
US5216489A (en) Solid state image sensor
JPS5916472A (en) Solid-state image pickup device
JP3297947B2 (en) Solid-state imaging device
JPH02211640A (en) Charge transfer device
JP2570464B2 (en) Charge detection circuit of charge transfer device
JPH0437628B2 (en)
JP2969702B2 (en) Solid-state imaging device
JP2545801B2 (en) Solid-state imaging device
EP0522436B1 (en) CCD linear sensor
JPH0588552B2 (en)
KR100261158B1 (en) Solid state image sensing device
GB1453341A (en) Charge-coupled linear imaging device
JPH0682693B2 (en) Charge transfer device
JPH01111376A (en) charge coupled device
JP3002365B2 (en) Charge transfer device and driving method thereof
JP2002280539A (en) Solid-state imaging device
JPH04118937A (en) Charge transfer device
JP2685436B2 (en) Driving method of solid-state imaging device
JPH0415667B2 (en)
JP2907841B2 (en) Line sensor
JPS59221177A (en) Charge transfer device
JPH0376072B2 (en)
JPH0436469B2 (en)