JPH0441378B2

JPH0441378B2 -

Info

Publication number: JPH0441378B2
Application number: JP58127524A
Authority: JP
Inventors: Hanto Guriin Hawaado
Original assignee: Unisys Corp
Current assignee: Unisys Corp
Priority date: 1982-07-14
Filing date: 1983-07-12
Publication date: 1992-07-08
Also published as: EP0099263A2; EP0099263A3; DE3379122D1; CA1193740A; US4484272A; EP0099263B1; JPS5998255A

Description

【発明の詳細な説明】発明の背景この発明は、比較的高レベルのソース言語の代
入文を比較的低レベルのオブジエクト言語の命令
に変換するコンピユータ化された方法に関し、低
レベルのオブジエクト言語の命令を実行するデイ
ジタルコンピユータに関する。

第１図は、高レベルのソース言語の代入文を低
レベルのオブジエクト言語の命令に変換する１つ
の従来技術の方法を概略的に示す。第１図におい
て、参照数字１０は変換されるべき代入文を示
し、参照数字１１は文１０を受けかつこれを変換
するデイジタルコンピユータを示し、参照数字１
２は文１０が変換される低レベルのオブジエクト
言語の命令の組を示し、また参照数字１〜４
７は組12における個々の命令を示す。

文１０のような代入文は、フオートラン、アル
ゴル、パスカル、コボル、Ｃ、PL１、および
PL／Ｍ−80と呼ばれる高レベル言語の一部であ
る。それらはプログラマ個人によつて書かれ、プ
ログラマがコンピユータに実行させたいと思う処
理を特定する手段を与える。

代入文の特徴は、変数に対し或る値を割当て、
その割当てられた値が１つ以上の変数および／ま
たは定数の数学的関数として表現されるというこ
とである。たとえば文１０において、変数ABLE
は、BAKER（Ｊ、Ｉ）＋CHARLIE(K)−DELTA
（J²＋Ｉ＋３）＋EASY−５＋FOX（Ｉ、Ｊ、Ｋ）
と表現される値を割当てられ、ここでBAKER、
CHARLIE、DELTA、EASY、およびFOXまた
は変数である。

デイジタルコンピユータは、一般的に、代入文
を直接に実行することはしない。なぜならば、代
入文のフオーマツトは非常に複雑だからである。
代入文は実行される前に、より簡単なフオーマツ
トを有する低レベルのオブジエクト言語の命令に
変換される。この変換は、コンパイラと呼ばれる
プログラムの指示の下でのコンピユータ化された
処理によつて実行される。

第１図において、コンパイラプログラムは参照
数字１３によつて示されている。コンパイラプロ
グラム１３はメモリ１４に記憶され、高レベルの
言語文が低レベルの言語命令に変換されるすべて
のステツプをコンピユータ１１が実行するように
指示する。

コンパイラ１３のタスクのうちの１つは、代入
文における変数の各々にメモリアドレスを与え
る。たとえば第１図において、命令Ｉ１〜Ｉ９は
BAKER（Ｊ、Ｉ）のアドレスを計算し、命令Ｉ
１１〜Ｉ１４はCHARLIE(K)のアドレスを計算
し、命令Ｉ１７〜Ｉ２３はDELTA（J²−Ｉ＋３）
のアドレスを計算し、また命令Ｉ３０〜Ｉ４３は
FOX（Ｉ、Ｊ、Ｋ）のアドレスを計算する。

変数BAKER、CHARLIE、DELTA、および
FOXは、すべて指標付け変数である。それらは
各々Ｎ次元マトリクスを表わし、ここでＮは変数
に関連する指標の数である。BAKERはＪおよび
Ｉの２つの指標を持つており、したがつて２次元
マトリクスを表わし、CHARLIEおよびDELTA
は１つの指標を持つており、したがつてそれらは
各々１次元マトリクスを表わし、またFOXは３
つの指標Ｉ、Ｊ、Ｋを持つており、したがつて３
次元マトリクスを表わす。

コンパイラ１３の他のタスクは、文１０に特定
される演算処理をアドレス指定された変数に実行
する低レベルのオブジエクト言語の命令を発生す
る。第１図は、変数Ｂがアドレス指定された後命
令Ｉ１０が変数BAKERを取出し、また変数
CHARLIEがアドレスされた後命令Ｉ１５〜Ｉ１
６が変数BAKERに変数CHARLIEを加算するこ
とを示す。同様に、変数DELTA、EASYおよび
FOXのそれぞれに対するアドレス計算に続いて、
命令Ｉ２４〜Ｉ２５、Ｉ２７〜Ｉ２９、およびＩ
４４〜Ｉ４７が、文１０に特定されるようにこれ
らの変数を数学的に結合する。

しかしながら、上述したコンパイラ発生命令Ｉ
１〜Ｉ４７は、原代入文１０に暗黙に含まれるあ
る種の情報がコンパイラ処理によつて失われると
いう問題を含む。たとえば、文１０における含意
は、変数BAKER、CHARLIE、DELTA、
EASYおよびFOXが任意の順序に結合され得る
という事実であり、また変数が並列サブオペレー
シヨンによつて結合され得るという事実である。
これらの事実はいずれも、コンパイルされた命令
Ｉ１〜Ｉ４７の検分からは現われてこない。した
がつて、コンパイルされた命令Ｉ１〜Ｉ４７は、
直列形式で一度に１つずつ実行され、その最小実
行時間が不運にも制限される。

発明の概要したがつて、この発明の主たる目的は、高レベ
ル言語の文を低レベル言語の命令に変換する改良
された方法および装置を提供することである。

この発明の他の目的は、高レベル言語の文を、
改良された速度で実行され得る複数の低レベル言
語の命令に変換する方法および装置を提供するこ
とである。

この発明において、上述の目的および他の目的
は、比較的高レベルのソース言語の文を、比較的
低レベルのオブジエクト言語の命令の第１、第
２、および第３の組に変換する、デイジタルコン
ピユータ化された方法によつて与えられ、またそ
の変換は、第１の組の命令が第２および第３の組
の命令とインターリーブされた形式で実行され、
第２および第３の組の命令が同時に実行されるよ
うに行なわれる。

この方法は、以下のステツプ(a)および(b)を含
む。すなわち、(a)変換されている文における演算
処理を特定し、かつ各アドレスが第２および第３
の組における命令のものであることを示す同一の
コードを有する２つのエンコードされたアドレス
を参照する第１の組の命令をコンピユータを通じ
て発生し、(b)第１の組の命令において特定された
処理によつて修正される、文における２つの変数
に対する各アドレスを計算することが同時に実行
可能である、エンコードされたアドレスでの個々
の記憶のための第２および第３の組の命令を、コ
ンピユータを通じて形成する。

さらに、上述のステツプと選択的にまたは結合
して、方法は以下のステツプを含む。すなわち、
(a)文における連算処理を特定し、かつアドレスが
第１の変数のものであることを示す第１のコード
を有するエンコードされたアドレスを参照しまた
アドレスが第２の組における命令のものであるこ
とを示す第２のコードを有する他のエンコードさ
れたアドレスを参照する、第１の組の命令を、コ
ンピユータを通じて発生し、(b)第１の組の命令に
おいて特定される処理によつてソース言語の文に
おいて第１の変数と結合される第２の変数のアド
レスを計算する、第２のエンコードされたアドレ
スでの記憶のための第２の組の命令を、コンピユ
ータを通じて形成する。

発明の詳細な説明ここで第２図を参照して、高レベルのソース言
語の文を低レベルのオブジエクト言語の命令に変
換するこの発明による１つの好ましい方法を詳細
に説明する。この方法においては、言語変換処理
のすべてのステツプは、メモリ２０に記憶されて
いる新規なコンピユータプログラム２１の指示の
下で、コンピユータ１１によつて実行される。

コンパイラプログラム２１がコンピユータ１１
に実行するように指示するステツプには、ネーム
テーブルを発生すること、および低レベルのオブ
ジエクト言語の命令の３つの異なつた組を発生す
ることが含まれる。オブジエクト言語の命令のこ
れらの３つの組は、第２図においてＸコード、Ｙ
コード、およびＺコード命令として識別され、そ
れらはＸコード命令がＹコードおよびＺコード命
令とインターリーブされた形式で実行可能であ
り、ＹコードおよびＺコード命令が同時に実行可
能であるように発生される。

ネームテーブルを発生するために、個々のネー
ムテーブルエントリ（NTE）が、変換されるべ
き代入文における各変数に対して発生される。各
ネームテーブルエントリは、エンコードされたア
ドレスの形式である。コード11は、アドレスが対
応する変数のアドレスを計算する命令のものであ
ることを示すが、コード00は、アドレスが対応す
る変数それ自体のものであることを示す。

たとえば、第２図のネームテーブルにおいて、
エントリ２２は変数CHARLIE(K)に対応する。エ
ントリ２２は、コード11およびアドレスＺ１０を
有する。これは、アドレスＺ１０が、変数
CHARLIE(K)のアドレスを計算する命令の組の開
始アドレスであることを示す。これに対しエント
リ２６は変数EASYに対応し、コード00およびア
ドレスＹ１５を有する。これは、アドレスＹ１５
が変数EASYのアドレスであることを示す。

好ましくは、もしそのエントリに対応する変数
が指標付けされているなら、コード11はネームテ
ーブルエントリに割当てられる。したがつて、エ
ントリ２２，２３，２４および２５はすべて、対
応する変数のCHARLIE、BAKER、FOX、およ
びDELTAがすべて指標付けされているので、コ
ード11を有する。これに対しコード00は、好まし
くは、もし対応する変数が指標付けされていない
なら、ネームテーブルにおけるエントリに割当て
られる。したがつて、エントリ２６，２７，２８
および２９はすべて、対応する変数のEASY、
Ｉ、Ｊ、およびＫがすべて指標付けされていない
ので、コード00を有する。

コンパイル処理の他のステツプとして、コンパ
イラ２１はコンピユータ１１にＹコードおよびＺ
コード命令を発生するように指示する。１組のこ
れらの命令は、コード11を有するネームテーブル
内の各エントリに対し発生される。これらの命令
はネームテーブルにおいて与えられたアドレスで
各メモリに記憶され、それらは対応する変数のア
ドレスを計算する。

たとえば、ネームテーブルにおけるエントリ２
２は、コード11を有する。またそのエントリは変
数CHARLIE(K)に対応し、アドレスＺ１０を有す
る。したがつてコンパイラ２１は、コンピユータ
１１に、アドレス１０で開始するメモリＺにおけ
る記憶のためにオブジエクトコードの命令を発生
するように指示し、その命令は変数CHARLIE(K)
のアドレスを計算する。

同様に、ネームテーブルにおけるエントリ２３
は11コードを有し、変数BAKER（Ｊ、Ｉ）に対
応する。またエントリ２３はアドレスＹ１５を有
し、したがつてコンパイラ２１は、コンピユータ
１１に、アドレス１０で開始するメモリＹにおけ
る命令を発生するように指示し、その命令は変数
BAKER（Ｊ、Ｉ）のアドレスを計算する。同様
にして、コンパイラ２１はコンピユータ１１にア
ドレス３０で開始するメモリＺに命令を発生する
ように指示し、その命令は変数FOX（Ｉ、Ｊ、
Ｋ）のアドレスを計算し、また、コンピユータ１
１にメモリＹにおけるアドレス４０で開始する命
令を発生するように指示し、その命令は変数
DELTA（J²−＋３）のアドレスを計算する。

各ＸコードおよびＹコード命令の組の一部とし
て、コンパイラは、プロセツサP_Xに計算された
アドレスを送り、次に制御を予め定められた状態
に戻す１対の命令を発生する。。この１対の命令
は、命令の組の末尾に位置決めされる。たとえ
ば、メモリＹにおけるアドレス１０で開始する命
令の組において、この１対の命令は１９および
２０として識別される。

コンパイル処理のさらに他のステツプとして、
コンパイラ２１はコンピユータ１１にＸコード命
令を発生するように指示する。このステツプの間
に、コンパイルされている代入文において生じる
変数の対を結合し、かつその結果を一時的な記憶
位置に記憶する命令が発生される。すべての変数
の対が結合されてしまつた後、代入文によつて特
定される方法で中間結果の対を結合する他のＸコ
ード命令が発生される。このような対結合ステツ
プによつて、最終結果に到達し、そしてその結果
は新しい値を割当てられている変数のアドレスで
記憶される。

たとえば第２図において、命令Ｘ１は変数
BAKERおよびCHARLIEを結合してその結果を
一時的な記憶位置Ｔ１に記憶し、命令Ｘ２は変数
DELTAおよびFOXを結合してその結果を一時
的な記憶位置Ｔ２に記憶し、また命令Ｘ３は残り
の変数EASYを定数「５」と結合してその結果を
一時的な記憶位置Ｘ３に記憶する。その後記憶位
置Ｔ１，Ｔ２，およびＴ３での中間結果は命令Ｘ
４およびＸ５によつて対に結合され、最終結果に
到達し、その最終結果は変数ABLEのアドレスで
記憶される。

変数の対を結合するこれらのＸコード命令は、
ネームテーブルにおける適切なエントリを参照す
ることによつて結合されている変数を識別する。
たとえば命令Ｘ１は変数BAKERおよび
CHARLEIを結合し、したがつてネームテーブル
エントリ２２および２３を参照する。同様に命令
Ｘ２は変数DELTAおよびFOXを結合し、した
がつてネームテーブルエントリ２４および２５を
参照する。また同様に命令Ｘ３は変数EASYを定
数と結合し、したがつてネームテーブルエントリ
２６を参照する。

好ましくはＸコード命令は、可能なときはいつ
でも指標付けされている変数の対を結合するよう
に発生される。たとえば、代入文１０において合
計４つの指標付き変数が存在し、そのうちの１つ
の対は命令Ｘ１によつて結合され、また他の対は
命令Ｘ２によつて結合される。また命令Ｘ２にお
いて参照される指標付き変数の対は、それらが文
１０において指標付きでない変数EASYおよび定
数「５」によつて分離されていても結合される。

上述の説明から、各Ｘコード命令が、２つのア
イテムが結合されて別のアイテムとして記憶され
る、および各アイテムがネームテーブルエントリ
または一時的な記憶位置または定数に対する参照
であつてもよい、非常に規則的なフオーマツトを
有するということが明らかである。適宜に、特定
のアイテムの特徴は、アイテムに対する識別子ビ
ツトを含むことによつてＸコード命令において示
される。また適宜に、ネームテーブルエントリを
参照するＸコード命令におけるアイテムは、その
アイテムの一部として所望のエントリの記憶位置
を含むことによつて示される。

コンパイラ１３によつて実行される上述したス
テツプおよびシーケンスのすべては、第３図のフ
ローチヤートに非常に詳細に示されている。第１
のステツプとして、コンパイラ１３は、コンピユ
ータ１１にソースコードから文を読出すように指
示する。このステツプは、参照数字４１によつて
示される。その後コンパイラは、コンピユータ１
１に、変数または文の末尾のいずれかが検出され
るまで読出された文をスキヤンするように指示す
る。このステツプは、参照数字４２によつて示さ
れる。

変数が検出されると、コンパイラ１３は、コン
ピユータ１１に、ネームテーブルをスキヤンして
同一の変数が以前にエントリを割当てられたかど
うかを決定するように指示する。もし既にエント
リが存在すれば、コンパイラ１３は、コンピユー
タ１１に、他の変数に対する文をスキヤンし続け
るように指示する。これらのステツプは、参照数
字４３および４４によつて示される。

一方、もし変数がネームテーブルにエントリを
持たなければ、コンパイラ１３は、コンピユータ
１１に、エントリを発生するように指示する。こ
の処理の一部として、コンパイラ１３は、コンピ
ユータ１１に、変数が指標付けされているかどう
かを決定するように指示する。もし変数が指標付
けされていなければ、そのときはコンパイラ１３
は、コンピユータ１１に、アドレスが変数それ自
身のものでありかつコードが値00を有するコー
ド・アドレス対を発生するように指示する。この
ステツプは、参照数字４５および４６によつて示
される。

しかしもし変数が指標付けされておれば、コン
パイラ１３は、コンピユータ１１に、実行される
ときに指標付き変数のアドレスを計算するＹコー
ドまたはＺコード命令を発生するように指示す
る。またコンパイラ１３は、コンピユータ１１
に、アドレスがＹコードまたはＺコード命令の開
始アドレスでありかつコードが値１１を有するコ
ード・アドレス対を発生するように指示する。こ
のステツプは、参照数字４７および４８によつて
示される。

すべての上述のステツプは、処理されている文
の末尾が検出されるまで反復形式で繰返される。
文の末尾が検出されると、コンパイラ１３は、コ
ンピユータ１１に、文を再スキヤンして指標付き
変数の対を検出するように指示する。このステツ
プは、参照数字４９によつて示される。

指標付き変数の対が検出されると、コンパイラ
１３は、コンピユータ１１に、代入文によつて命
令された方法でこれらの変数を結合しその結果を
一時的に記憶するＸコード命令を発生するように
指示する。その後コンピユータ１１は、指標付き
変数の他の対が検出される（この場合において他
のＸコード命令が発生されて指標付き変数のこの
対を結合する）まで、または文の末尾が検出され
るまで、その文をスキヤンし続ける。これらのス
テツプは参照数字５０および５１によつて示され
る。

文の末尾が検出されると、コンパイラ１３は、
コンピユータ１１に、任意の一時的に記憶された
結果を文における任意の指標付きでない変数およ
び定数と結合するＸコード命令を発生するように
指示する。この結合は２つのアイテムにより一時
に実行され、それによつて各Ｘコード命令のフオ
ーマツトは規則的なまま残る。次に最後のＸコー
ド命令は、新たな値を指定されている変数のアド
レスでその最終結果を記憶する。このステツプ
は、参照数字５２によつて示される。

その後コンパイラ１３は、コンピユータ１１
に、高レベルのソーソ言語において処理されるよ
うにのこつてる他の文が存在するかどうかを決定
するように指示する。もし他の文が残つておれ
ば、全シーケンスが繰返され、そうでなければコ
ンパイル処理は終了する。このステツプは、参照
数字５３によつて示される。

上述したステツプを実行するためのコンパイラ
のコンピユータリストは、本願明細書第43頁ない
し第46頁に表１として示されている。このコンパ
イラは準アルゴン言語で書かれており、機械読取
可能な形式で、磁気デイスクのようなメモリ２０
に記憶され、そこから必要に応じコンピユータ１
１に読出される。メモリ２０にコンパイラを記憶
するための適当な方法が、米国特許第3108261号
および4007335号および4234897号に説明されてい
る。

ここで第４図を参照して、コンパイルされた低
レベルのＸコード、Ｙコード、およびＺコード命
令を実行するためのコンピユータシステムの好ま
しい一実施例を説明する。このコンピユータに
は、４つのプロセツサP_X、P_YZ1、P_YZ2、およびP_X
が含まれており、これらのすべてはバス６０およ
び６１の対を通じてシステムとして相互接続され
る。特定的に、バス６０は、プロセツサP_YZ1およ
びP_YZ2上の各出力ポート６２および６３をプロセ
ツサP_X上の入力ポート６４に相互接続し、一方
バス６１は、プロセツサP_X上の出力ポート６５
をプロセツサP_YZ1、P_YZ2、およびP_X′上の各入力
ポート６６，６７および６８に相互接続する。

好ましくは、入力ポート６４および６８の各々
は、バス６０および６１からの数個のメツセージ
をバツフアするための待ち行列を含む。

第４図のデイジタルコンピユータにはまた、メ
モリ７０〜７６が含まれる。メモリ７０はＸコー
ド命令を含み、プロセツサP_Xに接続される。メ
モリ７１および７２はそれぞれ、Ｙコードおよび
Ｚコード命令を含み、プロセツサP_YZ1に接続され
る。同様にメモリ７３および７４はそれぞれ、Ｙ
コードおよびＺコード命令を含み、プロセツサ
P_YZ2に接続される。

メモリ７５はネームテーブルを含み、各バスを
通じてプロセツサP_X、P_YZ1およびP_YZ2に接続され
る。また最後にメモリ７６はデータを含み、各バ
スを通じてプロセツサP_YZ1、P_YZ2、およびP_X′に
接続される。メモリ７０〜７６とプロセツサとの
間のすべての上述のバスは、単に矢印に付いたラ
インとして第４図に示されている。

適宜に、各プロセツサP_X、P_YZ1、P_YZ2、および
P_X′は「相互接続マトリクスを有するデイジタル
装置」という名称の米国特許第4327355号に示さ
れる型式のものであつてもよく、また1979年10月
24日に出願された「プログラマブル構造を有する
デイジタルコンピユータ」という名称の係属中の
特許出願番号第087666号において説明された型式
のものであつてもよく、両出願はいずれも本願の
譲受人に譲渡されている。また適宜に、メモリ７
０〜７７の各々は、本願の譲受人に譲渡されてい
る「安定化サブストレートバイアスおよび低スレ
ツシヨルド狭幅転送ゲートを有するRAM」とい
う名称の米国特許第4262298号に説明された型式
のものであつてもよい。

プロセツサP_XおよびP_X′は、各Ｘコード命令の
実行を共用するために、分離された各時間間隔の
間に動作する。これに対し、プロセツサP_YZ1およ
びP_YZ2は、プロセツサP_XおよびP_X′が動作する時
間間隔の間に並列に動作して、各Ｙコードおよび
Ｚコード命令を実行する。ここで第５Ａ図および
第５Ｂ図を参照して、この動作をより詳細に説明
する。

第５Ａ図および第５Ｂ図は、数個の行および列
を有する図表の形式に書かれている。各行はそれ
ぞれ時間間隔を表わし、ｔ１，ｔ２，…ｔ４０の
記号が付けられている。また４つの列はIP_X、
IP_YZ1、IP_YZ2、およびIP_X′の記号が付けられてお
り、種々の時間間隔の間にプロセツサP_X、P_YZ1、
P_YZ2、およびP_X′によつてそれぞれ実行される低
レベル言語の命令を示す。これらの列の隣には、
この低レベル言語の命令がいかに実行されるかと
いうことを示す他の４つの列が存在する。

第５Ａ図および第５Ｂ図において、リストされ
ているＸコード、Ｙコード、およびＺコード命令
は、第２図における文１０のコンパイル処理の間
に発生されたものである。第５Ａ図および第５Ｂ
図を参照することによつて、プロセツサP_Xは時
間間隔ｔ１〜ｔ６の間にコンパイルされた命令Ｘ
１の一部を実行し、一方プロセツサP_Xは時間間
隔ｔ１１〜ｔ１６の間にその同一の命令の残りの
部分を実行するということがわかる。

一方、プロセツサP_XおよびP_X′がＸ１命令を処
理している時間間隔の間の時間に、プロセツサ
P_YZ1およびP_YZ2はＹコードおよびＺコード命令の
各組を実行する。特定的に、プロセツサP_YZ1は時
間間隔ｔ５〜ｔ１５の間に命令Ｙ１０〜Ｙ２０を
実行し、一方プロセツサP_YZ2は時間間隔ｔ７〜ｔ
１２の間に命令Ｚ１０〜Ｚ１５を実行する。

同様に、プロセツサP_Xは時間間隔ｔ７〜ｔ１
６の間に命令Ｘ２の一部を実行し、一方プロセツ
サP_X′は時間間隔ｔ２４〜ｔ３０の間にその命令
の残りの部分を実行する。そしてプロセツサP_X
およびP_X′が命令Ｘ２を処理している時間間隔の
間の時間に、プロセツサP_YZ1およびP_YZ2は同時に
別々のＹコードおよびＺコード命令を実行する。
特定的に、プロセツサP_YZ1は時間間隔ｔ１７およ
びｔ２５の間に命令Ｙ４０〜Ｙ４８を実行し、一
方プロセツサP_YZ2は時間間隔ｔ１４〜ｔ２９の間
に命令Ｚ３０〜Ｚ４０を実行する。

ここでプロセツサP_X、P_YZ1、P_YZ2、および
P_X′がＸコード、Ｙコード、およびＺコード命令
を実行するシーケンスを詳細に考察する。まず始
めに、時間間隔ｔ１の間に、プロセツサP_Xは命
令Ｘ１を取出す。次に、時間間隔ｔ２の間に、プ
ロセツサP_Xは、命令Ｘ１において参照される指
標付き変数Ｂ（Ｊ、Ｉ）のネームテーブルエント
リを取出す。その後時間間隔ｔ３の間に、プロセ
ツサP_Xは、変数Ｂ（Ｊ、Ｉ）に対するネームテー
ブルエントリがコード11を持つていることを決定
し、したがつてプロセツサP_XはプロセツサP_YZ1に
バス６０を介して対応するネームテーブルエント
リアドレスを送る。

時間間隔ｔ４の間に、プロセツサP_YZ1はプロセ
ツサP_Xによつて送られたアドレスを受け、時間
間隔ｔ５の間に、そのアドレスはプログラムカウ
ンタにロードされる。そのアドレスは命令Ｙ１０
のものであり、したがつてプロセツサP_YZ1は次の
時間間隔ｔ５の間に命令Ｙ１０を実行する。その
後、プロセツサP_YZ1は、時間間隔ｔ６〜ｔ１３の
間に命令Ｙ１１〜Ｙ１８を順に実行して、指標付
き変数Ｂ（Ｊ、Ｉ）のアドレスを計算する。

続く時間間隔ｔ１４の間に、プロセツサP_YZ1は
プロセツサP_Xに対し変数Ｂ（Ｊ、Ｉ）のアドレス
を送る。次に時間間隔ｔ１５の間に、プロセツサ
P_YZ1は、プロセツサP_Xからの他のアドレスを受け
る準備ができている状態に戻る。

一方、時間間隔ｔ４の間に戻つて、プロセツサ
P_Xは、変数Ｃ(K)のネームテーブルエントリを取
出すことによつて命令Ｘ１を実行し続ける。次
に、時間間隔ｔ５の間に、プロセツサP_Xは、ネ
ームテーブルエントリがコード11を持つことを決
定し、したがつてプロセツサP_YZ2に対しバス６０
を介して対応するネームテーブルエントリアドレ
スを送る。

そのアドレスは時間間隔ｔ５の間にプロセツサ
P_YZ2によつて受取られ、時間間隔ｔ６の間にその
プロセツサのプログラムカウンタにロードされ
る。次に時間間隔ｔ７の間に、プロセツサP_YZ2は
アドレスされた命令を実行し、その命令は命令Ｚ
１０である。

その後時間間隔ｔ８〜ｔ１０の間に、プロセツ
サP_YZ2は、命令Ｚ１１〜Ｚ１３を順に実行し、指
標付き変数Ｃ(K)のアドレスを計算する。次に時間
間隔ｔ１１の間に、プロセツサP_YZ2はプロセツサ
P_X′に対し変数Ｃ(K)のアドレスを送り、また時間
間隔ｔ１２の間に、プロセツサP_Xから他のアド
レスを受ける準備ができている状態に戻る。

一方、時間間隔ｔ５の間に戻つて、プロセツサ
P_Xは命令Ｘ１の処理を完了した。したがつて次
の時間間隔ｔ６の間に、プロセツサP_Xは、プロ
セツサP_X′に対しバス６０を介して命令Ｘ１を転
送する。その後時間間隔ｔ７の間に、プロセツサ
P_Xは、次のＸコード命令の実行を開始する状態
に戻る。

プロセツサP_X′は、時間間隔ｔ６の間に、プロ
セツサP_Xから命令Ｘ１を受ける。しかしプロセ
ツサP_X′は、プロセツサP_YZ1またはプロセツサ
P_YZ2のうちの一方がアドレスを受けるまで、命令
Ｘ１の実行を開始しない。このことは時間間隔ｔ
１１の間に起こり、そこにおいてはプロセツサ
P_X′はプロセツサP_YZ2から変数Ｃ(K)のアドレスを
受ける。

続く時間間隔ｔ１２の間に、プロセツサP_Xは
データメモリ７７から変数Ｃ(K)を取出し、また時
間間隔ｔ１３の間に、一時的レジスタＲ１にその
結果を記憶する。次に時間間隔ｔ１４の間に、プ
ロセツサP_X′は、プロセツサP_YZ1から変数Ｂ（Ｊ、
Ｉ）のアドレスを受ける。

時間間隔ｔ１５において、プロセツサP_X′は変
数Ｂ（Ｊ、Ｉ）を取出す。次の時間間隔ｔ１６の
間に、プロセツサP_X′は変数Ｂ（Ｊ、Ｉ）を受け、
それを変数Ｃ(K)に加え、またその結果をレジスタ
Ｒ１に記憶する。この加算処理は、時間間隔ｔ６
の間にプロセツサP_XからプロセツサP_X′によつて
前もつて受取られたＸ１命令によつて特定され
る。

プロセツサP_X′による加算処理によつて、命令
Ｘ１の実行は完了する。したがつて、次の時間間
隔ｔ１７の間に、プロセツサP_X′は、プロセツサ
P_Xからの他のＸコード命令を受ける準備ができ
ている状態に戻る。

一方、時間間隔ｔ７の間に戻つて、プロセツサ
P_Xは、命令Ｘ２である次のＸコード命令を取出
す。次に、時間間隔ｔ８の間に、プロセツサP_X
は変数FOX（Ｉ、Ｊ、Ｋ）のネームテーブルエン
トリを取出す。次に時間間隔ｔ９の間に、プロセ
ツサP_Xは、取出したネームテーブルエントリを
調べ、それが11コードを持つていることを決定
し、そしてプロセツサP_YZ1またはプロセツサP_YZ2
のうちの１つに対しネームテーブルエントリのア
ドレス部分を送ることを試みる。

しかしながら、両プロセツサP_YZ1およびプロセ
ツサP_YZ2は時間間隔ｔ９の間に各アドレスを計算
して既に使用中であるので、それらはプロセツサ
P_Xからのアドレスを受けるようにフリーではな
い。したがつて、プロセツサP_Xは、後続の時間
間隔の間にそのアドレスを送ることを再び試み
る。そして、時間間隔ｔ１２の間に、プロセツサ
P_YZ2は変数Ｃ(K)のアドレスの計算を完了し、した
がつてプロセツサP_Xからネーテーブルエントリ
アドレスを受ける。その後、時間間隔ｔ１３の間
に、プロセツサP_YZ2は、変数FOX（Ｉ、Ｊ、Ｋ）
のアドレスを計算するＺコード命令にブランチす
る。プロセツサP_YZ2は、時間間隔ｔ１４〜ｔ２７
の間にこれらの命令を実行する。次に時間間隔ｔ
２８の間に、プロセツサP_YZ2は計算されたアドレ
スをプロセツサP_X′に送り、また時間間隔ｔ２９
の間に、プロセツサP_YZ2は、他のＹコードまたは
Ｚコード命令の組の実行を開始する準備ができて
いる状態に戻る。

一方、時間間隔ｔ１３の間に戻つて、プロセツ
サP_Xは、変数Ｄ（I²−Ｊ＋３）のネームテーブル
エントリを取出すことによつて、命令Ｘ２の実行
を続ける。その後時間間隔ｔ１４の間に、プロセ
ツサP_Xは、取出されたネームテーブルエントリ
が11コードを持つていることを決定し、したがつ
てプロセツサP_YZ1またはプロセツサP_YZ2のうちの
一方に対しネームテーブルエントリアドレスを送
ることを試みる。

いずれのプロセツサP_YZ1またはプロセツサP_YZ2
もフリーではなく、時間間隔ｔ１４の間にプロセ
ツサP_Xからのネームテーブルエントリアドレス
は許されないので、プロセツサP_Xは時間間隔ｔ
１５の間にそのネームテーブルエントリアドレス
を送ることを再び試みる。次に時間間隔ｔ１６の
間に、プロセツサP_XはプロセツサP_X′に命令Ｘ２
を送り、また時間間隔ｔ１７の間に、プロセツサ
P_Xは、他のＸコード命令の実行を開始する状態
に戻る。

しかし時間間隔ｔ１６の間に、プロセツサP_YZ1
は、プロセツサP_Xから受けたアドレスでのＹコ
ード命令にブランチする。その後時間間隔ｔ１７
〜ｔ２３の間に、プロセツサP_YZ1は、変数Ｄ（J²
−Ｉ＋３）のアドレスを計算するＹコード命令を
実行する。次に、次の２つの時間間隔の間に、プ
ロセツサP_YZ1はプロセツサP_X′に計算されたアド
レスを送り、プロセツサP_Xから他のアドレスを
受ける準備ができている状態に戻る。

一方、時間間隔ｔ１７の間に、プロセツサ
P_X′は、プロセツサP_Xから前もつて受けたＸ２命
令の実行を開始する準備ができている。したがつ
て、プロセツサP_X′は、命令Ｘ２において処理さ
れる変数のアドレスを受けるまで待機する。これ
らのアドレスのうちの１つが時間間隔ｔ２４の間
にプロセツサP_YZ1によつて送られ、また他のアド
レスが時間間隔ｔ２８の間にプロセツサP_YZ2によ
つて送られる。次にこれらのアドレスは、アドレ
スされた変数を取出し、かつＸ２命令に示される
ようにそれらの処理を実行するために、時間間隔
ｔ２５〜ｔ３０の間にプロセツサP_X′によつて利
用される。

時間間隔ｔ１７の間に戻つて、プロセツサP_X
は、命令Ｘ３を取出すことによつてその命令Ｘ３
の実行を開始する。次に時間間隔ｔ１８の間に、
プロセツサP_Xは変数EASYに対するネームテー
ブルエントリを取出し、また次の時間間隔の間
に、プロセツサP_Xは、ネームテーブルエントリ
におけるコードが00であるので、変数EASYが指
標付けされていないということを決定する。

その後時間間隔ｔ２０の間に、プロセツサP_X
は命令Ｘ３における第２のアイテムを調べ、それ
が定数であることを決定する。したがつて、次の
時間間隔ｔ２１の間に、プロセツサP_Xは、プロ
セツサP_Xに対し変数EASYのアドレスとともに
それを送ることによつて、命令Ｘ３の処理を完了
する。

次に時間間隔ｔ２２の間に、プロセツサP_Xは
命令Ｘ４の実行を開始する。時間間隔ｔ２３にお
いて、プロセツサP_Xは命令をデコードして、そ
の命令におけるアイテムT1またはT2のいずれも
ネームテーブルからの取出しを必要としないとい
うことを決定する。したがつて時間間隔ｔ２４の
間に、プロセツサP_XはプロセツサP_X′に命令Ｘ４
を送る。

次に時間間隔ｔ２５の間に、プロセツサP_Xは
命令Ｘ５の実行を開始する。この実行は、変数
ABLEに対するネームテーブルエントリの取出し
を含み、これは時間間隔ｔ２６の間に起こる。時
間間隔ｔ２７の間に、プロセツサP_Xは、変数
ABLEのネームテーブルエントリとともにその命
令をプロセツサP_X′に送ることによつて、命令Ｘ
５の実行を完了する。

一方時間間隔ｔ３１の間に、プロセツサP_X′は
命令Ｘ５の実行を開始する。この実行は、時間間
隔ｔ３２の間に変数EASYを取出すこと、および
時間間隔ｔ３３の間に定数−５にその変数を加算
することからなる。

次に時間間隔ｔ３４の間に、プロセツサP_X′は
命令Ｘ４の実行を開始する。この実行は、レジス
タＲ１およびＲ２に記憶されている２つの前もつ
て計算された中間結果の加算を含む。

その後時間間隔ｔ３６の間に、プロセツサP_X
は、命令Ｘ５の実行を開始する。この実行は、レ
ジスタＲ１およびＲ３における中間結果を結合す
ること、およびその最終結果を変数ABLEに対応
するアドレスでデータメモリ７７に記憶すること
を含む。

上述のシーケンスの変形として、代わりに定数
が指標付き変数であり、ネームテーブルエントリ
におけるコード11を有しているとする。この場合
においては、プロセツサP_Xは、ネームテーブル
エントリにおけるアドレスを、プロセツサP_YZ1ま
たはプロセツサP_YZ2のうちの一方に転送し、その
プロセツサは次に他の指標付き変数に関し上述し
たようにその指標付き変数のアドレスを計算す
る。

以上の説明から、第４図のデータ処理システム
は、第２図のオブジエクトコードを、第１図の対
応するオブジエクトコードが実行され得るよりも
実質的に速く実行するということは明らかであ
る。なぜならば、第４図の処理システムは、Ｙコ
ードおよびＺコード命令を並列に実行する一方、
同時にＸコード命令の実行をインターリーブして
いるからである。

第５図を参照すると、プロセツサP_Xは時間間
隔ｔ１〜ｔ２７の間に第２図のオブジエクトコー
ドを実行するということがわかる。これは統計27
時間間隔であるが、これに対し第１図の対応する
オブジエクトコードはその実行のために総計47時
間間隔を必要とする。したがつてこの比較によつ
て、（47−27）÷27の改良が得られ、これは74パー
セントの改良である。

改良の他の測定として、第５図を調べると、プ
ロセツサP_Xは時間間隔ｔ１１〜ｔ３８の間に第
２図のオブジエクトコードを実行するということ
がわかる。これは総計28時間間隔である。したが
つてこの比較によつて、（47−28）÷28の改良が得
られ、これは69パーセントの改良である。

この発明の種々の好ましい実施例が詳細に説明
されてきた。しかしながら、多くの修正および変
更がこの発明の精神から逸脱することなくなされ
得る。したがつて、この発明は実施例に限定され
るものではなく、添付の特許請求の範囲によつて
のみ規定されるべきものであるということを理解
されたい。

【図面の簡単な説明】

第１図は、変換が先行技術のコンパイル処理に
よつて実行される場合の、比較的高レベルのソー
ス言語の文から比較的低レベルの言語命令への変
換を示すブロツク図である。第２図は、変換がこ
の発明により実行される場合の、高レベルのソー
ス言語の文から複数の比較的低レベルのオブジエ
クト言語の命令の組への変換を示すブロツク図で
ある。第２Ａ図は、第２図のブロツク図の一部を
示すブロツク図である。第２Ｂ図は、第２図のブ
ロツク図の一部を示すブロツク図である。第３図
は、第２図の言語変換処理の主要ステツプを示す
フローチヤートである。第３Ａ図は、第３図のフ
ローチヤートの一部を示すフローチヤートであ
る。第３Ｂ図は、第３図のフローチヤートの一部
を示すフローチヤートである。第４図は、インタ
ーリーブされた並列形式で、第２図の処理によつ
て発生される複数の低レベルの言語の命令の組を
実行するための、この発明により構成されたデイ
ジタルコンピユータシステムを示す。第５図は、
第４図のシステムにおける各プロセツサが第２図
の処理によつて発生される複数の命令の組におけ
る種々の命令を実行するシーケンスを示すブロツ
ク図である。第５Ａ図は、第５図のブロツク図の
一部を示すブロツク図である。第５Ｂ図は、第５
図のブロツク図の一部を示すブロツク図である。
第５Ｃ図は、第５図のブロツク図の一部を示すブ
ロツク図である。図において、１０は文、１１はデイジタルコン
ピユータ、１３はコンパイラプログラム、１４，
２０，７０〜７６はメモリ、２１は新規なコンパ
イラプログラム、２２〜２９はエントリ、６０，
６１はバスをそれぞれ示す。

Claims

【特許請求の範囲】１代入文からなるプログラムをコンパイルし、
かつ第１の命令の組を第２および第３の命令の組
とインターリーブ態様で実行するためのデイジタ
ルコンピユータであつて、前記第２および第３の
命令の組は同時に実行され、前記プログラムにおける各代入文を読出し、ネ
ームテーブルと、第１、第２および第３の組の命
令とを格納する読出／格納手段を備え、前記ネー
ムテーブルは前記第１、第２および第３の組の命
令を格納するメモリ手段の各項目の位置を示す複
数のエンコードされたアドレスと関連のコードビ
ツトとを含み、前記コードビツトの少なくとも１
つの値は関連のアドレスが前記第２および第３の
組に含まれる命令のアドレスであることを示す予
め定められたコードを示し、前記第１の組の前記
命令は前記ネームテーブルのエンコードされたア
ドレスを参照する命令を含み、かつ前記第２およ
び第３の組の命令は変数のアドレスを計算する命
令であり、前記読出／格納手段による前記プログラムのす
べての代入文に対する前記第１、第２および第３
の組の命令の前記メモリ手段への格納の後、前記
第１の組の命令を前記メモリ手段からフエツチ
し、該フエツチされた命令が、共に前記予め定め
られたコードに関連する２つのエンコードされた
アドレスを参照しているか否かを判別するための
第１の処理手段、前記参照された２つのエンコードされたアドレ
スが前記予め定められたコードを共に有している
ときには、前記第１の処理手段による前記第１の
組の前記フエツチされた命令の処理を一時的に中
断させる中断手段、前記予め定められたコードを有する前記２つの
エンコードされたアドレスのアドレスビツトが示
す前記第２および第３の組の命令を第２および第
３の処理手段で並列に実行して２つの変数のアド
レスを計算するため、前記２つのエンコードされ
たアドレスを前記第２および第３の処理手段へ転
送する転送手段、および前記第２および第３の処理手段による前記第２
および第３の組の命令の同時実行の後、前記フエ
ツチされた命令により特定された数学的演算を前
記第２および第３の処理手段により計算されたア
ドレスにより示される２つの変数に対して施すこ
とにより、前記第１の組の前記フエツチされた命
令の処理を続行するための処理続行手段を備え
る、デイジタルコンピユータ。２前記第１の処理手段、前記中断手段、前記第
２および第３の処理手段、並びに前記処理続行手
段を直列に結合するための１対の互いに独立なバ
ス手段をさらに含む、特許請求の範囲第１項記載
のデイジタルコンピユータ。３前記２つのエンコードされたアドレスに関連
する前記コードビツトが前記予め定められたコー
ドと異なり、各エンコードされたアドレスが直接
前記メモリ手段における前記２つの変数の位置を
表していることを示す別のコードの場合には、前
記第２および第３の組の命令の実行をバイパスし
かつ前記第１の組の前記フエツチされた命令の処
理に対する中断を禁止するための手段をさらに備
える、特許請求の範囲第１項記載のデイジタルコ
ンピユータ。４前記第２および第３の処理手段は、前記２つ
の変数のアドレスとして指標付変数のアドレスを
計算するための手段を含む、特許請求の範囲第１
項記載のデイジタルコンピユータ。５前記指標付変数は、Ａ(I)の形を有し、ここで
Ａ（）はリストを示し、Ａ(I)はリストにおける
指標ＩにあるＩ番目の項目を示し、またはＡ（I1、
I2、…IN）の形を有し、ここでＡ（、、…）
はＮ次元のマトリクスを示し、Ａ（I1、I2、…
IN）は該マトリクスにおける指標I1ないしINの
特定の項目を示し、またはＡ（ｆ(I)）の形を有し、
ここでＡ（ｆ（））は指標付項目の組を示し、ｆ
(I)は該組の指標ＩにあるＩ番目の項目を識別する
式を示す、特許請求の範囲第４項記載のデイジタ
ルコンピユータ。６代入文からなるプログラムをコンパイルし、
かつ第１および第２の命令の組をインターリーブ
態様で実行するためのデイジタルコンピユータで
あつて、前記プログラムにおける各代入文を読出し、ネ
ームテーブルと、第１、第２および第３の組の命
令を格納する格納手段を備え、前記ネームテーブ
ルは、前記第１、第２および第３の組の命令を格
納するメモリにおける各項目の位置を示す複数の
エンコードされたアドレスと関連のコードビツト
とを含み、前記コードビツトは関連の項目が変数
であることを示す第１の予め定められたコード
と、関連のアドレスが前記第２および第３の組の
命令のアドレスであることを示す第２の予め定め
られたコードとを含み、前記第１の予め定められ
たコードと前記第２の予め定められたコードとは
互いに異なる値を有し、前記第１の組の命令は前
記ネームテーブル内のエンコードされたアドレス
を参照する命令を含み、かつ前記第２および第３
の組の命令は変数のアドレスを算出する命令であ
り、前記プログラムのすべての代入文に対する前記
第１、第２および第３の組の命令が前記メモリ内
に格納された後、前記第１の組の命令を前記メモ
リからフエツチし、かつ前記ネームテーブルを参
照して、前記第２および第３の組内の命令のアド
レスを求め、かつ該フエツチされた命令が前記第
１および第２の予め定められたコードにそれぞれ
関連する２つのエンコードされたアドレスを参照
しているか否かを判別する第１の処理手段、前記２つのエンコードされたアドレスが前記第
１および前記第２の予め定められたコードを有し
ている場合には、前記フエツチされた命令の処理
を一時的に中断させるための中断手段、前記エンコードされたアドレスを受け、前記第
２の予め定められたコードを有するエンコードさ
れたアドレスにより位置の示された前記第２の組
の命令を並列に実行して変数のアドレスを並列に
計算するための第２および第３の処理手段、およ
び前記第１の処理手段からの前記第１の組の前記
フエツチされた命令と前記第２および第３の処理
手段から該計算された変数のアドレスとを受け、
前記第２の組の前記命令の実行の後、前記フエツ
チされた命令により特定された数学的演算を前記
計算されたアドレスに従つて求められた前記変数
に施すことにより前記第１の組の前記フエツチさ
れた命令に対する処理を続行し、これにより前記
第１の組のフエツチされた命令を実行するための
第４の処理手段を備える、デイジタルコンピユー
タ。７前記第１の処理手段、前記中断手段、前記第
２および第３の処理手段、および前記第４の処理
手段を直列に結合する１対の互いに独立なバス手
段をさらに備える、特許請求の範囲第６項記載の
デイジタルコンピユータ。８前記第２および第３の処理手段は、前記変数
のアドレスとして指標付変数のアドレスを計算す
る手段を含む、特許請求の範囲第６項記載のデイ
ジタルコンピユータ。９前記指標付変数はＡ(I)の形を有し、ここでＡ
（）はリストを示し、Ａ(I)は該リストの指標
にある番目の項目を表し、またはＡ（I1、I2、
…IN）の形を有し、ここでＡ（、、…）はＮ
次元マトリクスを示し、かつ（I1、I2、…IN）
は該マトリクスにおける指標I1ないしINの特定
の項目を示し、またはＡ（ｆ(I)）の形を有し、こ
こでＡ（ｆ（））は指標付項目の組を表し、ｆ(I)
は該組の指標ＩにあるＩ番目の項目を識別する式
を示す、特許請求の範囲第８項記載のデイジタル
コンピユータ。