JPH0442833B2 - - Google Patents
Info
- Publication number
- JPH0442833B2 JPH0442833B2 JP54148700A JP14870079A JPH0442833B2 JP H0442833 B2 JPH0442833 B2 JP H0442833B2 JP 54148700 A JP54148700 A JP 54148700A JP 14870079 A JP14870079 A JP 14870079A JP H0442833 B2 JPH0442833 B2 JP H0442833B2
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- melting point
- molybdenum
- high melting
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法にかかり、と
くにゲート電極材料が高融点金属よりなるMOS
集積回路装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing a semiconductor device, and in particular to a MOS in which the gate electrode material is made of a high melting point metal.
The present invention relates to integrated circuit devices.
従来ゲート電極材料としては、多結晶シリコン
が用いられてきたが、多結晶シリコンは、抵抗が
高く、半導体集積回路装置の高速化が困難であつ
た。一方、高融点金属材料は、多結晶シリコンに
比して、抵抗が1/100程度小さく、MOS集積回路
装置の高速化に適したゲート電極材料である。し
かしながら、高融点金属をゲート電極として用
い、ソース・ドレインをイオン注入で形成する高
融点金属ゲートMOSトランジスタにおいては、
熱処理方法によつて大きく特性が変化し、安定な
特性を得るのが困難であつた。 Conventionally, polycrystalline silicon has been used as a gate electrode material, but polycrystalline silicon has a high resistance, making it difficult to increase the speed of semiconductor integrated circuit devices. On the other hand, high melting point metal materials have a resistance about 1/100 lower than polycrystalline silicon, and are suitable gate electrode materials for increasing the speed of MOS integrated circuit devices. However, in refractory metal gate MOS transistors that use refractory metal as the gate electrode and form the source and drain by ion implantation,
The properties vary greatly depending on the heat treatment method, making it difficult to obtain stable properties.
この発明の目的は、安定した特性を有する、高
融点金属ゲートMOSトランジスタの製造方法を
提供することにある。 An object of the present invention is to provide a method for manufacturing a high melting point metal gate MOS transistor having stable characteristics.
この発明による高融点金属ゲートMOSトラン
ジスタの製造方法は、モリブデンからなる高融点
金属材料成長後写真蝕刻法により、窒化シリコン
膜からなるイオン注入マスク材で表面をおおつた
高融点金属ゲート電極の形成を行い、ひき続きソ
ース・ドレインの形成をイオン注入で行う工程
と、前記ソース・ドレインのイオン注入の形成
後、高融点金属上のイオン注入マスク材を除去
し、ひき続き、不活性ガス中で熱処理を行う工程
を含むことを特徴としている。 The method for manufacturing a high-melting point metal gate MOS transistor according to the present invention involves forming a high-melting point metal gate electrode whose surface is covered with an ion implantation mask material made of a silicon nitride film by photolithography after growing a high-melting point metal material made of molybdenum. After forming the source and drain by ion implantation, the ion implantation mask material on the high melting point metal is removed, followed by heat treatment in an inert gas. It is characterized by including the step of performing.
この発明よれば、安定な特性をもつ高融点金属
ゲートMOSトランジスタを得ることができる。 According to this invention, a high melting point metal gate MOS transistor with stable characteristics can be obtained.
次に図面を用いて、この発明の一実施例を説明
する。第１図に示すように、窒化シリコン膜を用
いた通常の選択酸化法により、Ｐ型シリコン基板
１０１の不活性領域に、膜厚1μｍのフイールド
酸化膜１０２を形成し、活性領域には、400Åの
ゲート酸化膜１０３を形成する。なお、１０２フ
イールド酸化膜下には、１０２ＡのＰ型不純物
が、チヤネル・ストツパーとしてひきつづき、全
面に膜厚3000Åのモリブデン膜１０４Ａを、スパ
ツタ法により成長させ、さらに、モリブデン上
に、窒化シリコン膜１０４Ｂを2000Å成長させ
る。窒化シリコン膜１０４Ｂ成長後、写真蝕刻法
により、ゲート電極形状を成長し、モリブデン１
０４Ａ上に窒化シリコン膜１０４Ｂがある状態
で、ｎ型不純物をイオン注入し、ソース・ドレイ
ン１０５を形成する（第２図）。ソース・ドレイ
ン１０５の形成後、モリブデン１０４Ａ上の、窒
化シリコン膜１０４Ｂを除去し、1000℃程度の不
活性ガス中で熱処理（以後アニールと呼ぶ）を行
う。モリブデンのアニールは、本実施例で示した
ごとく、ソース・ドレイン形成する為のｎ型不純
物のイオン注入後に行なう必要がある。モリブデ
ンのアニールを、ソース・ドレイ形成のイオン注
入前に行い、モリブデン上のイオ注入マスク材な
しで、イオン注入を行なうならば、第３図に示す
ごとく、MOSトランジスタの閾値電圧VTH（Ｖ）
は、ｎ型不純物のsi基板中への拡散により非常に
小さくなり、バラツキもきわめて大きくなる。第
３図の結果は、比抵抗13Ω・cmのＰ型シリコン基
板で、ゲート酸化膜厚400ÅのMOSトランジスタ
についてのものであるが、モリブデンとシリコン
基板の仕事函数差、シリコン基板濃度等より、
MOSトランジスタの閾値電圧は、1.0V程度にな
ることは理論的に予想され、本発明のごとく、モ
リブデンのアニールは、ソース・ドレイン形成用
のイオン注入後に行なう必要がある。 Next, one embodiment of the present invention will be described with reference to the drawings. As shown in FIG. 1, a field oxide film 102 with a thickness of 1 μm is formed in the inactive region of a P-type silicon substrate 101 by a conventional selective oxidation method using a silicon nitride film, and a field oxide film 102 with a thickness of 400 Å is formed in the active region. A gate oxide film 103 is formed. Note that under the 102 field oxide film, a P-type impurity of 102A continues as a channel stopper, and a molybdenum film 104A with a thickness of 3000 Å is grown on the entire surface by sputtering, and then a silicon nitride film 104B is grown on the molybdenum. Grow 2000Å. After growing the silicon nitride film 104B, a gate electrode shape is grown by photolithography, and molybdenum 1
With the silicon nitride film 104B on the silicon nitride film 104A, n-type impurity ions are implanted to form the source/drain 105 (FIG. 2). After forming the source/drain 105, the silicon nitride film 104B on the molybdenum 104A is removed, and heat treatment (hereinafter referred to as annealing) is performed in an inert gas at about 1000°C. As shown in this embodiment, molybdenum annealing must be performed after ion implantation of n-type impurities for forming sources and drains. If molybdenum is annealed before the ion implantation for source/drain formation and the ion implantation is performed without an ion implantation mask material on the molybdenum, the threshold voltage of the MOS transistor V TH (V) as shown in Figure 3.
becomes extremely small due to the diffusion of n-type impurities into the Si substrate, and the variation becomes extremely large. The results shown in Figure 3 are for a MOS transistor using a P-type silicon substrate with a resistivity of 13 Ω・cm and a gate oxide film thickness of 400 Å.
The threshold voltage of a MOS transistor is theoretically predicted to be approximately 1.0V, and as in the present invention, molybdenum annealing must be performed after ion implantation for forming the source and drain.
すなわち第３図の右側のデータは第４頁記載の
従来技術の方法であり、同図の左側のデータは本
発明の方法によるものである。 That is, the data on the right side of FIG. 3 is based on the prior art method described on page 4, and the data on the left side of the same figure is based on the method of the present invention.
次に第４図に示すように、モリブデンのアニー
ル後、層間膜のリンガラス膜１０６を、気相成長
によりシリコン基板表面に成長し、必要な開孔を
写真蝕刻法で行なつた後、金属配線１０７を形成
し、装置は完成する。 Next, as shown in FIG. 4, after annealing the molybdenum, a phosphorous glass film 106 as an interlayer film is grown on the surface of the silicon substrate by vapor phase growth, and the necessary holes are formed by photolithography. Wiring 107 is formed, and the device is completed.
第１図、第２図および第４図は、本発明の一実
施例を工程順に示した断面図であり、第３図は本
発明による実施例の結果と、他の方法による結果
を比較した図である。
図中、１０１……Ｐ型シリコン基板、１０２…
…フイールド酸化膜、１０２Ａ……P+不純物よ
りなるチヤネル・ストツパー、１０３……ゲート
酸化膜、１０４Ａ……モリブデンによるゲート電
極、１０４Ｂ……イオン注入マスク材のブラズマ
窒化シリコン膜、１０５……ソース・ドレインの
n+拡散層、１０６……リンドープのシリコン酸
化膜、１０７……金属配線である。
Figures 1, 2, and 4 are cross-sectional views showing an example of the present invention in the order of steps, and Figure 3 compares the results of the example of the present invention with the results of other methods. It is a diagram. In the figure, 101...P-type silicon substrate, 102...
...Field oxide film, 102A... Channel stopper made of P + impurity, 103... Gate oxide film, 104A... Gate electrode made of molybdenum, 104B... Plasma silicon nitride film as ion implantation mask material, 105... Source... of the drain
n + diffusion layer, 106... phosphorus-doped silicon oxide film, 107... metal wiring.
Claims (1)
電極材料を用いるMOS電界効果トランジスタを
有する半導体装置の製造方法において、前記高融
点金属ゲート材料を成長する工程と、その後窒化
シリコン膜からなるイオン注入マスク材を形成す
る工程と、前記モリブデンからなる高融点金属と
前記窒化シリコン膜からなるイオン注入マスク材
を写真蝕刻法によりゲート電極形状にする工程
と、その後イオン注入によりソース・ドレインを
形成し、このイオン注入後、前記ゲート電極形状
の高融点金属上のイオン注入マスク材を除去する
工程と、しかる後不活性ガス中で熱処理を行なう
工程とを有することを特徴とする半導体装置の製
造方法。1. A method for manufacturing a semiconductor device having a MOS field effect transistor using a high melting point electrode material made of molybdenum as a gate electrode material, which includes a step of growing the high melting point metal gate material, and then an ion implantation mask material made of a silicon nitride film. forming a gate electrode shape by photolithography using an ion implantation mask material made of the high melting point metal made of molybdenum and the silicon nitride film, and then forming a source and drain by ion implantation, and forming the ion implantation mask material by photolithography. A method for manufacturing a semiconductor device, comprising the steps of: removing the ion implantation mask material on the high melting point metal in the shape of the gate electrode; and then performing heat treatment in an inert gas.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14870079A JPS5671973A (en) | 1979-11-16 | 1979-11-16 | Preparation method of semiconductor system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14870079A JPS5671973A (en) | 1979-11-16 | 1979-11-16 | Preparation method of semiconductor system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5671973A JPS5671973A (en) | 1981-06-15 |
| JPH0442833B2 true JPH0442833B2 (en) | 1992-07-14 |
Family
ID=15458635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14870079A Granted JPS5671973A (en) | 1979-11-16 | 1979-11-16 | Preparation method of semiconductor system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5671973A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4628588A (en) * | 1984-06-25 | 1986-12-16 | Texas Instruments Incorporated | Molybdenum-metal mask for definition and etch of oxide-encapsulated metal gate |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52104879A (en) * | 1976-03-01 | 1977-09-02 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS53139985A (en) * | 1977-05-13 | 1978-12-06 | Nippon Telegr & Teleph Corp <Ntt> | Production of mis type transistors |
| JPS5481082A (en) * | 1977-12-12 | 1979-06-28 | Fujitsu Ltd | Manufacture of semiconductor |
-
1979
- 1979-11-16 JP JP14870079A patent/JPS5671973A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5671973A (en) | 1981-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6246989B2 (en) | ||
| JPH05109737A (en) | Method of manufacturing thin film transistor | |
| JPS61187224A (en) | Method of making electric field effect device on silicon substrate | |
| JP2633873B2 (en) | Method for manufacturing semiconductor BiCMOS device | |
| JPS6276772A (en) | Manufacture of field effect transistor | |
| JPH03227516A (en) | Manufacture of semiconductor device | |
| JPH0442833B2 (en) | ||
| JPS5856467A (en) | Manufacture of semiconductor device | |
| JP2718757B2 (en) | MOS type semiconductor device and method of manufacturing the same | |
| JP2904095B2 (en) | Method of manufacturing single electronic device | |
| JP2811763B2 (en) | Method for manufacturing insulated gate field effect transistor | |
| JPS63181378A (en) | Manufacture of semiconductor device | |
| JP2838315B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2565192B2 (en) | Method for manufacturing semiconductor device | |
| JPH05299349A (en) | Method for manufacturing SOI substrate | |
| JP2501451B2 (en) | Thin film transistor and manufacturing method thereof | |
| JPS59138363A (en) | Semiconductor device and manufacture thereof | |
| JPS6238869B2 (en) | ||
| JPH05121744A (en) | Soi semiconductor device and manufacture thereof | |
| JPH0730114A (en) | Method for manufacturing MOS transistor | |
| JPH02137373A (en) | Manufacture of semiconductor device | |
| JPS59182570A (en) | Semiconductor device | |
| JPH04257267A (en) | Manufacture of soi-structured semiconductor device | |
| JP3346060B2 (en) | Method for manufacturing thin film semiconductor device | |
| JPS6395664A (en) | Semiconductor device and manufacture thereof |