JPH0447487B2 - - Google Patents
Info
- Publication number
- JPH0447487B2 JPH0447487B2 JP57038320A JP3832082A JPH0447487B2 JP H0447487 B2 JPH0447487 B2 JP H0447487B2 JP 57038320 A JP57038320 A JP 57038320A JP 3832082 A JP3832082 A JP 3832082A JP H0447487 B2 JPH0447487 B2 JP H0447487B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- supplied
- circuit
- input terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
トーンコントロール回路として第１図に示すよ
うなものが考えられている。DETAILED DESCRIPTION OF THE INVENTION A tone control circuit as shown in FIG. 1 has been considered.
すなわち、第１図において、オーデイオ信号
Eioが、入力端子T1を通じて加算回路１に供給さ
れると共に、ローパスフイルタ２に供給されて低
域成分ELが取り出される。そして、この低域成
分ELが差動アンプ３を通じて乗算回路４に供給
されると共に、端子T3から低域レスポンスの制
御信号KL（−0.68≦KL≦2.16）が乗算回路４に供
給されて乗算回路４からは、乗算信号KL，ELが
取り出され、この信号が加算回路１に供給され、
加算信号E1
E1＝Eio＋KL・EL
が取り出される。 That is, in FIG. 1, the audio signal
E io is supplied to the adder circuit 1 through the input terminal T 1 and is also supplied to the low-pass filter 2 to extract the low frequency component E L . This low frequency component E L is supplied to the multiplier circuit 4 through the differential amplifier 3, and a low frequency response control signal K L (-0.68≦K L ≦2.16) is supplied to the multiplier circuit 4 from the terminal T 3 . Then, multiplication signals K L and E L are taken out from the multiplication circuit 4, and these signals are supplied to the addition circuit 1.
The added signal E 1 E 1 =E io +K L ·E L is taken out.
従つて、第２図に示すように、信号KLの符号
及び大きさに対応して信号E1の低域は±10dBの
範囲で変化させることができる。 Therefore, as shown in FIG. 2, the low frequency range of the signal E1 can be changed within a range of ±10 dB depending on the sign and magnitude of the signal KL .
そして、この信号E1が、差動アンプ５に供給
されると共に、ローパスフイルタ６に供給されて
中低域成分（E1−EH）が取り出され、この中低
域成分（E1−EH）が差動アンプ５に供給され、
差動アンプ５からは２つの入力信号の差信号EH、
すなわち、高域成分EHが取り出される。そして、
この高域成分EHが乗算回路７に供給されると共
に、端子T4から高域レスポンスの制御信号KH（−
0.68≦KH≦2.16）が乗算回路７に供給されて乗算
回路７からは、乗算信号KH，EHが取り出され、
この信号KH・EHと信号E1とが加算回路８に供給
されて加算信号Eput
Eput＝E1＋KH・EH
が出力端子T2に取り出される。 Then, this signal E 1 is supplied to the differential amplifier 5 and also to the low-pass filter 6 to extract the middle and low frequency components (E 1 -E H ). H ) is supplied to the differential amplifier 5,
The differential amplifier 5 outputs a difference signal E H between the two input signals,
That is, the high frequency component E H is extracted. and,
This high frequency component E H is supplied to the multiplier circuit 7, and the high frequency response control signal K H (-
0.68≦K H ≦2.16) is supplied to the multiplication circuit 7, and the multiplication signals K H and E H are taken out from the multiplication circuit 7.
The signal K H ·E H and the signal E 1 are supplied to the adder circuit 8, and the added signal E put E put =E 1 +K H ·E H is taken out to the output terminal T 2 .
従つて、第２図に示すように、信号KHの符号
及び大きさに対応して信号Eputの高域は±10dBの
範囲で変化させることができる。 Therefore, as shown in FIG. 2, the high frequency range of the signal E put can be varied within a range of ±10 dB depending on the sign and magnitude of the signal K H.
こうして、第１図のトーンコントロール回路で
は、信号KL，KHの制御により第２図に示す特性
を得ることができる。 In this manner, the tone control circuit shown in FIG. 1 can obtain the characteristics shown in FIG. 2 by controlling the signals K L and K H.
ところが、この場合、このトーンコントロール
回路では、第３図からも明らかなように、低域ま
たは高域のブースト時のカツトオフ周波数と、カ
ツト時のカツトオフ周波数とが異なつてしまう。 However, in this case, in this tone control circuit, as is clear from FIG. 3, the cutoff frequency when boosting the low or high range is different from the cutoff frequency when cutting.
また、第３図に示すように、信号KL，KHに対
する低域及び高域のレスポンスの変化が非直線と
なつてしまう。 Furthermore, as shown in FIG. 3, the changes in the low and high frequency responses to the signals K L and K H become non-linear.
この発明は、これらの問題点を解決しようとす
るものである。 This invention attempts to solve these problems.
本考案は、例えば、第４図に示すように、第１
および第２の入力端子を有し、上記第１の入力端
子に入力オーデイオ信号Eioが供給されて出力端
子から出力オーデイオ信号E11が取り出される第
１の加算回路１１と、入力オーデイオ信号Eioが
第１の入力端子に供給されるとともに出力オーデ
イオ信号E11が第２の入力端子に供給される第２
の加算回路１２と、この第２の加算回路１２の出
力信号Eio＋E11が供給されるフイルタ１３と、こ
のフイルタ１３の出力信号E13が第１の入力端子
に供給され、第２の入力端子に制御信号KLが供
給されて、出力信号KL・E13が第１の加算回路１
１の第２の入力端子に供給される乗算回路１４と
を備え、乗算回路１４に供給される制御信号KL
の大きさを変化させることにより第１の加算回路
１１から取り出される出力オーデイオ信号E11の
大きさを変化するようにしたものである。 For example, as shown in FIG.
and a second input terminal, the input audio signal E io is supplied to the first input terminal and the output audio signal E 11 is taken out from the output terminal ; is applied to the first input terminal and the output audio signal E 11 is applied to the second input terminal.
an adder circuit 12, a filter 13 to which the output signal E io +E 11 of this second adder circuit 12 is supplied, an output signal E 13 of this filter 13 is supplied to a first input terminal, and a second input terminal A control signal K L is supplied to the terminal, and the output signal K L・E 13 is sent to the first adder circuit 1.
1, and a control signal KL supplied to the multiplication circuit 14.
By changing the magnitude of the output audio signal E11 taken out from the first adder circuit 11, the magnitude of the output audio signal E11 is changed.
また、この発明は、例えば、第４図に示すよう
に、第１および第２の入力端子を有し、上記第１
の入力端子に入力オーデイオ信号E11が供給され
て出力端子から出力オーデイオ信号Eputが取り出
される第１の加算回路２１と、入力オーデイオ信
号E11が第１の入力端子に供給されるとともに出
力オーデイオ信号Eputが第２の入力端子に供給さ
れる第２の加算回路２２と、この第２の加算回路
２２の出力信号E11＋Eputが供給されるフイルタ
２３と、このフイルタ２３の出力信号E23が第１
の入力端子に供給され、第２の入力端子に制御信
号KHが供給されて、出力信号KH，E23が第１の加
算回路２１の第２の入力端子に供給される乗算回
路２４とを備え、乗算回路２４に供給される制御
信号KHの大きさを変化させることにより第１の
加算回路２１から取り出される出力オーデイオ信
号Eputの大きさを変化するようにしたものであ
る。 Further, the present invention has, for example, a first input terminal and a second input terminal, as shown in FIG.
a first adder circuit 21 to which an input audio signal E 11 is supplied to an input terminal and an output audio signal E put is taken out from an output terminal; A second adding circuit 22 to which the signal E put is supplied to a second input terminal, a filter 23 to which the output signal E 11 +E put of this second adding circuit 22 is supplied, and an output signal E of this filter 23 23 is the first
a multiplier circuit 24 which is supplied to an input terminal of the first adder circuit 21, a control signal K H is supplied to a second input terminal, and output signals K H , E 23 are supplied to a second input terminal of the first adder circuit 21; By changing the magnitude of the control signal K H supplied to the multiplication circuit 24, the magnitude of the output audio signal E put taken out from the first addition circuit 21 is changed.
さらに、この発明は、例えば、第８図に示すよ
うに、第１および第２の入力端子を有し、上記第
１の入力端子に入力オーデイオ信号Eioが供給さ
れて出力端子から出力オーデイオ信号Eputが取り
出される第１の加算回路１１と、入力オーデイオ
信号Eioが第１の入力端子に供給されるとともに
出力オーデイオ信号Eputが第２の入力端子に供給
される第２の加算回路１２と、この第２の加算回
路１２の出力信号が供給されるフイルタ１３と、
このフイルタ１３の出力信号が第１の入力端子に
供給され、第２の入力端子に制御信号KLが供給
されて、出力信号が第１の加算回路１１の第２の
入力端子に供給される乗算回路１４とを備え、乗
算回路１４に供給される制御信号KLの大きさを
変化させることにより第１の加算回路１１から取
り出される出力オーデイオ信号Eputの大きさを変
化するようにしたものである。 Furthermore, the present invention has a first and a second input terminal, as shown in FIG. A first adder circuit 11 from which E put is taken, and a second adder circuit 12 from which an input audio signal E io is supplied to a first input terminal and an output audio signal E put is supplied to a second input terminal. and a filter 13 to which the output signal of the second adder circuit 12 is supplied.
The output signal of this filter 13 is supplied to a first input terminal, the control signal K L is supplied to a second input terminal, and the output signal is supplied to a second input terminal of the first addition circuit 11. a multiplier circuit 14, and is configured to change the magnitude of the output audio signal E put taken out from the first adder circuit 11 by changing the magnitude of the control signal K L supplied to the multiplier circuit 14. It is.
以下その一例について詳しく説明しよう。 Let's explain one example in detail below.
第４図において、オーデイオ信号Eioが、入力
端子T1を通じて加算回路１１，１２に供給され
ると共に、加算回路１１から出力信号E11が取り
出されて加算回路１２に供給されて加算回路１２
からは加算信号
（Eio＋E11）が取り出される。そして、この信号
（Eio＋E11）が、
１／１＋SL
（SL＝jωCLRL）
の伝達特性を有するローパスフイルタ１３に供給
されて低域成分E13
E13＝１／１＋SL（Eio＋E11）
が取り出され、この低域成分E13が乗算回路１４
に供給されると共に、端子T3を通じて低域レス
ポンスの制御信号KL（−0.52≦KL≦0.52）が乗算
回路１４に供給されて乗算回路１４からは乗算信
号KL，E13が取り出され、この信号が加算回路１
１に供給される。 In FIG. 4, an audio signal E io is supplied to adder circuits 11 and 12 through an input terminal T 1 , and an output signal E 11 is taken out from the adder circuit 11 and supplied to the adder circuit 12 .
An addition signal (E io +E 11 ) is taken out from. Then, this signal (E io +E 11 ) is supplied to the low-pass filter 13 having a transfer characteristic of 1/1+S L (S L =jωC L R L ), and the low-frequency component E 13 E 13 =1/1+S L ( E io +E 11 ) is extracted, and this low frequency component E 13 is sent to the multiplier circuit 14.
At the same time, a low frequency response control signal K L (-0.52≦K L ≦0.52) is supplied to the multiplier circuit 14 through the terminal T 3 , and multiplied signals K L and E 13 are taken out from the multiplier circuit 14 . , this signal is added to adder circuit 1
1.
従つて、加算回路１１の出力信号E11は、 E11＝Eio＋KL・E13 ＝Eio＋KL・１／１＋SL（Eio＋E11） となるので、 E11＝（１＋KL）＋SL／（１−KL）＋SLEio となる。 Therefore, the output signal E 11 of the adder circuit 11 is E 11 =E io +K L・E 13 =E io +K L・1/1+S L (E io +E 11 ), so E 11 =(1+K L ) +S L /(1-K L )+S L E io .
すなわち、もとの信号Eioに対して、回路１２
〜１４を通じて信号E11がフイードバツクされる
と共に、信号Eioがフイードフオワードされてい
ることになり、その帰還の周波数特性がフイルタ
１３で与えられ、帰還量が信号KLにより制御さ
れていることになる。 That is, for the original signal E io , the circuit 12
The signal E 11 is fed back through 14, and the signal E io is also fed back, and the frequency characteristics of the feedback are given by the filter 13, and the amount of feedback is controlled by the signal KL . It turns out.
そして、この信号E11が加算回路２１，２２に
供給されると共に、加算回路１２から出力信号
Eputが取り出され、この信号Eputが加算回路２２
に供給されて加算回路２２からは加算信号（E11
＋Eput）が取り出される。そして、この信号
（E11＋Eput）が、
SH／１＋SH
（SH＝jωCHRH）
の伝達特性を有するハイパスフイルタ２３に供給
されて高域成分E23
E23＝SH／１＋SH（E11＋Eput）
が取り出され、この高域成分E23が乗算回路２４
に供給されると共に、端子T4を通じて高域レス
ポンスの制御信号KH（−0.52≦KH≦0.52）が乗算
回路２４に供給されて乗算回路２４からは乗算信
号KH・E23が取り出され、この信号が加算回路２
１に供給される。 Then, this signal E 11 is supplied to the adder circuits 21 and 22, and the output signal from the adder circuit 12 is
E put is taken out, and this signal E put is sent to the adder circuit 22.
and from the adder circuit 22, the adder signal (E 11
+E put ) is taken out. This signal (E 11 +E put ) is then supplied to the high-pass filter 23 having a transfer characteristic of S H /1+S H (S H =jωC H R H ), and the high-frequency component E 23 E 23 =S H /1+S H (E 11 + E put ) is taken out, and this high frequency component E 23 is sent to the multiplier circuit 24.
At the same time, a high frequency response control signal K H (-0.52≦K H ≦0.52) is supplied to the multiplication circuit 24 through the terminal T 4 , and a multiplication signal K H ·E 23 is taken out from the multiplication circuit 24 . , this signal is added to the adder circuit 2
1.
従つて、加算回路２１の出力信号Eputは、
Eput＝E11＋KH・E23
＝E11＋KHSH／１＋SH（E11＋Eput）
となるので、
Eput＝１＋（１＋KH）SH／１＋（１−KH）SHE11
＝（１＋KL）＋SL／（１−KL）＋SL・１＋（１＋KH）
／１＋（１−KH）Eio
……（）
となる。 Therefore, the output signal E put of the adder circuit 21 is E put = E 11 + K H · E 23 = E 11 + K H S H /1 + S H (E 11 + E put ), so E put = 1 + (1 + K H )S H /1+(1-K H )S H E 11 = (1+K L )+S L /(1-K L )+S L・1+(1+K H )
/1+(1- KH ) Eio ...().
すなわち、信号E11に対しても回路２１〜２４
によりフイードバツク及びフイードフオワードが
行われて信号Eputが形成される。そして、この信
号Eputが出力端子T2に取り出される。 That is, the circuits 21 to 24 are also connected to the signal E11 .
A signal Eput is formed by performing feedback and forwarding. This signal Eput is then taken out to the output terminal T2 .
そして、この（）式によれば、第５図に示す
ように、信号KLを±0.52の範囲で変化させること
により、信号Eputの低域のレスポンスが±10dBの
範囲で変化し、信号KHを±0.52の範囲で変化させ
ることにより、信号Eputの高域のレスポンスが±
10dBの範囲で変化する。 According to this equation (), as shown in Figure 5, by changing the signal K L in the range of ±0.52, the low frequency response of the signal E put changes in the range of ±10 dB, and the signal By changing K H within the range of ±0.52, the high-frequency response of the signal E put can be adjusted to ±0.52.
Varies in a range of 10dB.
そして、この場合、第５図にも示すように、信
号Eputの低域及び高域がブーストあるいはカツト
される場合、そのカツトオフ周波数が変化するこ
とがない。また、信号KL，KHに対する信号Eput
の低域及び高域のレスポンスＡとの関係は、
Ａ＝20log10１＋Ｋ／１−Ｋ
Ｋ：KLまたはKH
で示され、これは第６図にも示すように−0.52≦
Ｋ≦0.52の範囲ではほぼ直線となり、すなわち、
信号KL，KHを変化させたとき、信号Eputの低域
及び高域のレスポンスはほぼ直線的に変化する。 In this case, as shown in FIG. 5, when the low and high frequencies of the signal E put are boosted or cut, the cutoff frequency does not change. Also, the signal E put for the signals K L and K H
The relationship between the response A of the low and high frequencies is shown as A=20log 10 1+K/1-K K:K L or KH , which is -0.52≦ as shown in Figure 6.
In the range of K≦0.52, it becomes almost a straight line, that is,
When the signals K L and K H are changed, the low and high frequency responses of the signal E put change almost linearly.
また、すべての回路１１〜２４を電流動作とす
ることができるので、IC化したとき、フイルタ
１３，２３を構成する抵抗器のばらつきが問題に
なることがなく、さらに、フイルタ１３，２３を
構成するコンデンサも40pF程度と小容量にでき、
従つて、IC化に適していると共に、IC化の効果
が大きい。 In addition, since all the circuits 11 to 24 can be current-operated, when integrated into an IC, variations in the resistors that make up the filters 13 and 23 do not become a problem; The capacity of the capacitor can be as small as 40 pF.
Therefore, it is suitable for IC implementation, and the effect of IC implementation is large.
第７図は乗算回路１４，２４の一例を示すもの
で、ダブルバランス型に構成され、その乗算出力
はカレントミラー回路により取り出される。 FIG. 7 shows an example of the multiplication circuits 14 and 24, which are constructed in a double-balanced type, and the multiplication output thereof is taken out by a current mirror circuit.
第８図に示す例においては、回路２３，２４の
信号ラインが、回路１３，１４の信号ラインに並
列に設けられた場合である。 In the example shown in FIG. 8, the signal lines of circuits 23 and 24 are provided in parallel with the signal lines of circuits 13 and 14.
従つて、この場合には、
Eput＝１＋SH／１＋SHKH＋１／１＋SLKL／１−SH／１
＋SHKH−１／１＋SLKLEio
となる。 Therefore, in this case, E put =1+S H /1+S H K H +1/1+S L K L /1-S H /1
+S H K H -1/1 + S L K L E io .
また、第９図に示す例において、３１は減算回
路、３２は加算回路、３３〜３６は乗算回路を示
し、乗算回路３３，３４及び３５，３６は例えば
第１０図に示すように構成される。 In the example shown in FIG. 9, 31 is a subtraction circuit, 32 is an addition circuit, and 33 to 36 are multiplication circuits, and the multiplication circuits 33, 34 and 35, 36 are configured as shown in FIG. .
従つて、この場合には、
Eput＝１＋aKHSH／１＋SH＋aKL１／１＋SL／１
＋ａ（１−KH）SH／１＋SH＋ａ（１−KL）１／１＋SLEi
o
となる。 Therefore, in this case, E put = 1 + aK H S H /1 + S H + aK L 1/1 + S L /1
+a(1-K H )S H /1+S H +a(1-K L )1/1+S L E i
o .
さらに、第１１図に示す例において４１〜４３
は加算回路、４４は複合フイルタを示し、このフ
イルタ４４は例えば第１２図に示すように構成さ
れる。 Furthermore, in the example shown in FIG.
Reference numeral 44 indicates an adder circuit, and 44 indicates a composite filter, which is constructed as shown in FIG. 12, for example.
従つて、フイルタ４４の端子Ｌ，Ｍ，Ｈの入力
信号をＬ，Ｍ，Ｈとし、端子Ｔの出力信号をＴと
すると共に、図のように各値を定めると、
Ｘ＝Ｌ−Ｔ／RL・１／jωCL＋Ｍ
Ｔ＝Ｘ−Ｔ／RH・１／jωCH＋Ｈ
となるので、
Ｔ＝Ｌ＋MSL＋HSLSH／１＋SL＋SL・SH
となる。 Therefore, if the input signals of the terminals L, M, and H of the filter 44 are L, M, and H, and the output signal of the terminal T is T, and each value is determined as shown in the figure, then X=L−T/ Since R L・1/jωC L +M T=X−T/R H・1/jωC H +H, T=L+MS L +HS L S H /1+S L +S L・S H.
従つて、第１１図のトーンコントロール回路で
は、
Eput＝１＋KL／SL＋１＋（１＋KH）SH／１−KL／SL＋
１＋（１−KH）SHEio
となる。 Therefore, in the tone control circuit of Fig. 11, E put = 1 + K L / S L + 1 + (1 + K H ) S H /1 - K L / S L +
1+(1−K H ) S H E io .
第１３図においては、中域について乗算回路５
３及び加算回路５４が設けられた場合である。 In FIG. 13, for the middle range, the multiplier circuit 5
3 and an adder circuit 54 are provided.
従つて、この場合には、
Eput＝１＋KL／SL＋（１＋KM）＋（１＋KH）SH
／１−KL／SL＋（１−KM）＋（１−KH）SHEio
となり、第１４図にも示すように、制御信号KM
により中域のレスポンスも制御できる。 Therefore, in this case, E put = 1 + K L / S L + (1 + K M ) + (1 + K H ) S H
/1-K L /S L + (1-K M ) + (1-K H ) S H Eio , and as shown in Fig. 14, the control signal K M
This allows you to control midrange response.
第１５図に示す例においては、オーデイオ帯域
を５分割し、それぞれの帯域のレスポンスを任意
に制御できるようにした場合で、７０，８１〜８
５は加算回路、７１〜７５は乗算回路、９０は複
合フイルタを示す。 In the example shown in Fig. 15, the audio band is divided into five parts, and the response of each band can be controlled arbitrarily.
5 is an adder circuit, 71 to 75 are multiplication circuits, and 90 is a composite filter.
そして、このフイルタ９０は例えば第１６図に
示すように構成され、その特性は、
Ｔ＝Ａ＋BS1＋CS1S2＋DS1S2S3＋ES1S2S3S4／１＋S1＋S2
S3＋S1S2S3＋S1S2S3S4
で示される。 This filter 90 is configured as shown in FIG. 16, for example, and its characteristics are as follows: T=A+BS 1 +CS 1 S 2 +DS 1 S 2 S 3 +ES 1 S 2 S 3 S 4 /1+S 1 +S 2
It is shown as S 3 +S 1 S 2 S 3 +S 1 S 2 S 3 S 4 .
従つて、第１５図のトーンコントロール回路に
おいては、
Eput＝分子／分母Eio
分子＝（１＋KA）＋（１＋KB）S1＋（１−KC）S1
S2
＋（１＋KD）S1S2S3＋（１＋KE）S1S2S3S4
分母＝（１−KA）＋（１−KB）S1＋（１＋KC）S1
S2
＋（１−KD）S1S2S3＋（１−KE）S1S2S3S4
となる。 Therefore, in the tone control circuit of Fig. 15, E put = numerator/denominator E io numerator = (1 + K A ) + (1 + K B ) S 1 + (1-K C ) S 1
S 2 + (1 + K D ) S 1 S 2 S 3 + (1 + K E ) S 1 S 2 S 3 S 4 Denominator = (1-K A ) + (1-K B ) S 1 + (1 + K C ) S 1
S 2 + (1-K D ) S 1 S 2 S 3 + (1-K E ) S 1 S 2 S 3 S 4 .
第１図〜第３図、第５図〜第７図、第１０図、
第１２図、第１４図、第１６図はこの発明を説明
するための図、第４図、第８図、第９図、第１１
図、第１３図、第１５図はこの発明の一例の系統
図である。
１３，２３，４４，９０はフイルタである。
Figures 1 to 3, Figures 5 to 7, Figure 10,
Figures 12, 14, and 16 are diagrams for explaining this invention, Figures 4, 8, 9, and 11.
13 and 15 are system diagrams of an example of the present invention. 13, 23, 44, and 90 are filters.
Claims (1)
の入力端子に入力オーデイオ信号が供給されて出
力端子から出力オーデイオ信号が取り出される第
１の加算回路と、 上記入力オーデイオ信号が第１の入力端子に供
給されるとともに上記出力オーデイオ信号が第２
の入力端子に供給される第２の加算回路と、 この第２の加算回路の出力信号が供給されるフ
イルタと、 このフイルタの出力信号が第１の入力端子に供
給され、第２の入力端子に制御信号が供給され
て、出力信号が上記第１の加算回路の第２の入力
端子に供給される乗算回路とを備え、 上記乗算回路に供給される上記制御信号の大き
さを変化させることにより上記第１の加算回路か
ら取り出される上記出力オーデイオ信号の大きさ
を変化するようにしたことを特徴とするトーンコ
ントロール回路。[Scope of Claims] 1 having a first and a second input terminal;
a first adder circuit to which an input audio signal is supplied to an input terminal and an output audio signal is taken out from an output terminal;
a second adder circuit that is supplied to an input terminal of the filter; a filter that is supplied with an output signal of the second adder circuit; a filter that has an output signal of the filter that is supplied to a first input terminal; and a multiplier circuit whose output signal is supplied to a second input terminal of the first adder circuit, the control signal being supplied to the multiplier circuit. A tone control circuit characterized in that the magnitude of the output audio signal taken out from the first adder circuit is changed by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57038320A JPS58156209A (en) | 1982-03-11 | 1982-03-11 | Tone control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57038320A JPS58156209A (en) | 1982-03-11 | 1982-03-11 | Tone control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58156209A JPS58156209A (en) | 1983-09-17 |
| JPH0447487B2 true JPH0447487B2 (en) | 1992-08-04 |
Family
ID=12521988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57038320A Granted JPS58156209A (en) | 1982-03-11 | 1982-03-11 | Tone control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58156209A (en) |
-
1982
- 1982-03-11 JP JP57038320A patent/JPS58156209A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58156209A (en) | 1983-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4394536A (en) | Sound reproduction device | |
| US3755749A (en) | Sound reenforcement equalization system | |
| US4700389A (en) | Stereo sound field enlarging circuit | |
| JPH0946796A (en) | Voice enhancement circuit | |
| JP2520055B2 (en) | Polarized Leapfrog Filter | |
| JPH0435499A (en) | Sound attaching circuit | |
| JPH0447487B2 (en) | ||
| US4271398A (en) | Tone control device | |
| JP2712923B2 (en) | SAT phase shift circuit | |
| US4210874A (en) | Gain control amplifier circuit | |
| JP2520056B2 (en) | Polarized Leapfrog Filter | |
| JP2707476B2 (en) | FM detection circuit | |
| JPS6133407B2 (en) | ||
| JPS6127216Y2 (en) | ||
| JPS5925822U (en) | Frequency characteristic adjustment circuit | |
| JPH0653777A (en) | Polarized Leapfrog Filter | |
| JPS61116414A (en) | Variable emphasis circuit | |
| JPS58124315A (en) | Band division type tone controlling circuit | |
| JPH083056Y2 (en) | Balanced volume control circuit | |
| JPS5929003B2 (en) | Frequency characteristic adjustment circuit | |
| JPS5918728Y2 (en) | signal branch circuit | |
| JPS6133484B2 (en) | ||
| JPS62159923A (en) | Emphasis circuit device | |
| JPS6123858Y2 (en) | ||
| JPS6336567B2 (en) |