JPH0447493B2 - - Google Patents
Info
- Publication number
- JPH0447493B2 JPH0447493B2 JP21019188A JP21019188A JPH0447493B2 JP H0447493 B2 JPH0447493 B2 JP H0447493B2 JP 21019188 A JP21019188 A JP 21019188A JP 21019188 A JP21019188 A JP 21019188A JP H0447493 B2 JPH0447493 B2 JP H0447493B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- mode switching
- circuit
- demodulated
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 1
Landscapes
- Noise Elimination (AREA)
- Circuits Of Receivers In General (AREA)
Description
本発明は、複数の復調器からの復調信号が入力
され、これらの復調信号を選択するためのモード
切り替え信号の入力により対応する復調信号が選
択切り替えられる受信モード切り替え回路に関す
る。
The present invention relates to a receiving mode switching circuit that receives demodulated signals from a plurality of demodulators and selects and switches the corresponding demodulated signals by inputting a mode switching signal for selecting these demodulated signals.
従来の受信モード切り替え回路は、第2図に示
すように、SSB復調器21、AM復調器22、
FM復調器23、トランジスタによる復調器出力
に応じて3系列のバツフアアンプが構成されたモ
ード切り換え回路24、アナログスイツチによつ
て構成されたミユート回路27から構成され、
SSB選択信号A、AM選択信号B、FM選択信号
Cによつて、対応する復調信号が選択され、受信
されるべき信号が所定の信号強度レベル以下のと
きは、スケルチ信号によりミユート回路27が作
動し、信号を通過させないように構成されてい
た。
As shown in FIG. 2, the conventional reception mode switching circuit includes an SSB demodulator 21, an AM demodulator 22,
It is composed of an FM demodulator 23, a mode switching circuit 24 configured with three series of buffer amplifiers according to the output of the demodulator by transistors, and a mute circuit 27 configured with an analog switch.
The corresponding demodulated signal is selected by the SSB selection signal A, AM selection signal B, and FM selection signal C, and when the signal to be received is below a predetermined signal strength level, the squelch signal activates the mute circuit 27. and was configured to not allow signals to pass through.
しかし、前述したような従来の受信モード切り
替え回路は、モード切り替え回路24とミユート
回路27とを独立して備えているので、ミユート
回路の回路構成が複雑になるとともに、低周波信
号に対して直接制御するので、安定性が悪く、高
速に応答しないという欠点がある。
However, since the conventional reception mode switching circuit described above includes the mode switching circuit 24 and the mute circuit 27 independently, the circuit configuration of the mute circuit becomes complicated, and it is difficult to directly respond to low frequency signals. Since it is controlled, it has disadvantages of poor stability and lack of high-speed response.
本発明は、上記課題を解決するために、複数の
復調器からの復調信号が入力され、これらの復調
信号を選択するためのモード切り替え信号の入力
により対応する復調信号が選択切り替えられる受
信モード切り替え回路において、各モードのモー
ド切り換え回路とスケルチ信号とそれぞれ論理積
演算してモード切り換え制御信号を出力する論理
回路と、
前記各モード切り換え制御信号によつて、該当
するモードの復調器からの復調信号のみを択一的
に選択出力するという手段を講じた。
In order to solve the above problems, the present invention provides reception mode switching in which demodulated signals from a plurality of demodulators are input and a corresponding demodulated signal is selectively switched by inputting a mode switching signal for selecting these demodulated signals. The circuit includes a logic circuit that performs an AND operation with the mode switching circuit of each mode and the squelch signal to output a mode switching control signal, and a demodulated signal from the demodulator of the corresponding mode according to each mode switching control signal. We took a measure to selectively output only the following.
本発明によれば、
複数の復調器からの復調信号が入力され、これ
らの復調信号を選択するためのモード切り替え信
号の入力により対応する復調信号が選択切り替え
られる受信モード切り替え回路において、モード
切り替え信号とスケルチ信号とを論理積演算して
モード切り換え制御信号を出力する論理回路と、
前記各モード切り換え制御信号によつて、該当す
るモードの復調器からの復調信号のみを択一的に
選択出力する復調信号選択制御回路とを備えたの
で、スケルチ信号が出力されるときは、モード切
り換え信号に対応するモード切り換え制御信号が
前記論理回路から出力され、前記復調信号選択制
御回路においては、前記モード切り換え制御信号
に該当するモードの復調信号が択一的に選択通過
する。
そして、スケルチ信号が出力されないときは、
モード切り換え信号が前記論理回路に入力されて
いても、何れのモード切り換え制御信号も前記論
理回路からは出力されず、前記復調信号選択制御
回路においては、全てのモードの復調信号が遮断
される。
According to the present invention, in the receiving mode switching circuit, in which demodulated signals from a plurality of demodulators are input, and a corresponding demodulated signal is selectively switched by inputting a mode switching signal for selecting these demodulated signals, the mode switching signal is inputted. and a squelch signal, and a logic circuit that performs an AND operation on the signal and the squelch signal to output a mode switching control signal;
The demodulated signal selection control circuit selectively outputs only the demodulated signal from the demodulator of the corresponding mode according to each mode switching control signal, so that when the squelch signal is output, the mode A mode switching control signal corresponding to the switching signal is output from the logic circuit, and the demodulating signal of the mode corresponding to the mode switching control signal is selectively passed through the demodulating signal selection control circuit. And when the squelch signal is not output,
Even if a mode switching signal is input to the logic circuit, no mode switching control signal is output from the logic circuit, and demodulation signals of all modes are blocked in the demodulation signal selection control circuit.
以下に、本発明にかかる受信モード切り換え回
路を図面に基づいて詳細に説明する。
第1図は本発明にかかる受信モード切り換え回
路の一実施例のブロツク図である。
図面において、
1はSSB復調器、2はAM復調器、3はFM復
調器、4あ復調信号選択制御回路、5は切り替え
制御回路、6はコンパレータ、7はモード切り替
え回路、AはSSB選択信号、BはAM選択信号、
CはFM選択信号、Dはスケルチ信号である。モ
ード切り替え回路7は、前記復調信号選択制御回
路4と前記切り替え制御回路5とから構成されて
いる。
前記復調信号選択制御回路4は、第1図に示し
たように、各受信モードに対応して電界効果トラ
ンジスタによる3組のアナログスイツチ41,4
2,43を備えている。そして、各アナログスイ
ツチ41,42,43の制御端子へ入力されるモ
ード切り換え制御回路によつて、復調信号はオ
ン/オフ制御され、前記モード切り換え信号に対
応するモードの復調信号のみが復調信号選択制御
回路4から出力されるように構成されている。
SSB選択信号Aが入力され且つスケルチ信号が
しきい値より大きければ、コンパレータ6の出力
がロジツクレベルの〔HIGH〕レベルとなるの
で、SSB切り替え制御信号A′のみが〔HIGH〕レ
ベルとなり、前記アナログスイツチ41はオン状
態となる。よつて、SSB復調器1からの復調信号
のみが復調信号選択制御回路4にて選択通過され
る。
当然、他のアナログスイツチ42,43はオフ
状態となつているので、AM復調器2およびFM
復調器3からの信号は復調信号選択制御回路4を
通過しない。
そして、SSB選択信号Aが入力されてもスケル
チ信号がしきい値より小さければ、コンパレータ
6の出力がロジツクレベルの〔LOW〕レベルと
なるので、SSB切り替え制御信号A′も〔LOW〕
レベルとなり、前記アナログスイツチ41はオフ
状態となる。よつて、SSB復調器1からの復調信
号も復調信号選択制御回路4を通過しない。
AM選択信号B、FM選択信号Cが出力される
ときも上述と同様に、スケルチ信号がしきい値よ
り大きいときのみ、それぞれのモード切り換え制
御信号B′,C′が出力され、それに該当するアナロ
グスイツチ42,43はオン状態となり、それぞ
れに対応する復調信号が復調信号選択制御回路4
を通過するのである。
コンパレータ6に限らず、シユミツトトリガー
等のようにスケルチ信号のレベルによつて、ロジ
ツク信号を出力できるものであれば他の手段でも
良い。
また、切り替え制御回路5はアンド素子に限る
ものでは無い。
このようにして、本願発明によれば、従来のよ
うにミユート回路を必要としないので、回路構成
が簡略化され、スペース的にも、コスト的にもメ
リツトが得られるのである。
また、スケルチ信号によつてロジツクレベルの
モード選択信号に対して論理積演算を行いミユー
トするので、制御が容易且つ確実であるととも
に、応答が高速にできるという効果も得られる。
Below, the reception mode switching circuit according to the present invention will be explained in detail based on the drawings. FIG. 1 is a block diagram of an embodiment of a reception mode switching circuit according to the present invention. In the drawing, 1 is an SSB demodulator, 2 is an AM demodulator, 3 is an FM demodulator, 4 is a demodulation signal selection control circuit, 5 is a switching control circuit, 6 is a comparator, 7 is a mode switching circuit, and A is an SSB selection signal. , B is the AM selection signal,
C is an FM selection signal, and D is a squelch signal. The mode switching circuit 7 includes the demodulated signal selection control circuit 4 and the switching control circuit 5. As shown in FIG. 1, the demodulated signal selection control circuit 4 includes three sets of analog switches 41, 4 using field effect transistors corresponding to each reception mode.
It is equipped with 2,43. Then, the demodulated signal is controlled on/off by a mode switching control circuit input to the control terminal of each analog switch 41, 42, 43, and only the demodulated signal of the mode corresponding to the mode switching signal is selected as the demodulated signal. The signal is configured to be output from the control circuit 4. When the SSB selection signal A is input and the squelch signal is larger than the threshold, the output of the comparator 6 becomes the logic level [HIGH] level, so only the SSB switching control signal A' becomes the [HIGH] level, and the analog switch 41 is turned on. Therefore, only the demodulated signal from the SSB demodulator 1 is selectively passed through the demodulated signal selection control circuit 4. Naturally, since the other analog switches 42 and 43 are off, the AM demodulator 2 and FM
The signal from the demodulator 3 does not pass through the demodulated signal selection control circuit 4. Even if the SSB selection signal A is input, if the squelch signal is smaller than the threshold, the output of the comparator 6 will be at the logic level [LOW] level, so the SSB switching control signal A' will also be [LOW].
level, and the analog switch 41 is turned off. Therefore, the demodulated signal from the SSB demodulator 1 also does not pass through the demodulated signal selection control circuit 4. When the AM selection signal B and the FM selection signal C are output, the respective mode switching control signals B' and C' are output only when the squelch signal is larger than the threshold value, and the corresponding analog The switches 42 and 43 are turned on, and the corresponding demodulated signals are sent to the demodulated signal selection control circuit 4.
It passes through. The comparator 6 is not limited to the comparator 6, but any other means such as a squelch trigger or the like may be used as long as it can output a logic signal depending on the level of the squelch signal. Further, the switching control circuit 5 is not limited to an AND element. In this manner, the present invention does not require a mute circuit as in the prior art, thereby simplifying the circuit configuration and providing advantages in terms of space and cost. Furthermore, since the squelch signal performs an AND operation on the logic level mode selection signal and mutes it, control is easy and reliable, and the response can be made faster.
本願発明によれば、従来のようにミユート回路
を必要としないので、回路構成が簡略化され、ス
ペース的にも、コスト的にもメリツトが得られる
のである。
また、スケルチ信号によつてロジツクレベルの
モード選択信号に対して論理積演算を行い、得ら
れたモード切り換え制御信号によつて各モードに
対応する復調信号を択一的に選択して出力するの
で、制御が容易且つ確実であるとともに、応答が
高速にできるという効果も得られる。
According to the present invention, unlike the conventional art, a mute circuit is not required, so the circuit configuration is simplified and advantages are obtained in terms of space and cost. Furthermore, the squelch signal performs an AND operation on the logic level mode selection signal, and the obtained mode switching control signal selectively selects and outputs the demodulated signal corresponding to each mode. Control is easy and reliable, and the response is fast.
第1図は本発明にかかる受信モード切り替え回
路の一実施例のブロツク図、第2図は従来の受信
モード切り替え回路の一実施例のブロツク図であ
る。
1……SSB復調器、2……AM復調器、3……
FM復調器、4……復調信号選択制御回路、5…
…切り替え制御回路(論理回路)、6……コンパ
レータ、7……モード切り換え回路、A……SSB
選択信号、B……AM選択信号、C……FM選択
信号、D……スケルチ信号、A′,B′,C′……モ
ード切り換え制御信号。
FIG. 1 is a block diagram of an embodiment of a reception mode switching circuit according to the present invention, and FIG. 2 is a block diagram of an embodiment of a conventional reception mode switching circuit. 1...SSB demodulator, 2...AM demodulator, 3...
FM demodulator, 4... Demodulated signal selection control circuit, 5...
...Switching control circuit (logic circuit), 6...Comparator, 7...Mode switching circuit, A...SSB
Selection signal, B...AM selection signal, C...FM selection signal, D...squelch signal, A', B', C'...mode switching control signal.
Claims (1)
れらの復調信号を選択するためのモード切り換え
信号の入力により対応する復調信号が選択切り換
えられる受信モード切り換え回路において、各モ
ードのモード切り換え信号とスケルチ信号とをそ
れぞれ論理積演算してモード切り換え制御信号を
出力する論理回路と、 前記各モード切り換え制御信号によつて、該当
するモードの復調器からの復調信号のみを択一的
に選択出力する復調信号選択制御回路と を備えたことを特徴とする受信モード切り換え回
路。[Claims] 1. A receiving mode switching circuit in which demodulated signals from a plurality of demodulators are input and a corresponding demodulated signal is selectively switched by inputting a mode switching signal for selecting these demodulated signals. a logic circuit that performs an AND operation on the mode switching signal and the squelch signal and outputs a mode switching control signal; 1. A reception mode switching circuit comprising: a demodulation signal selection control circuit for selectively outputting a demodulated signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21019188A JPH0258935A (en) | 1988-08-24 | 1988-08-24 | Receiving mode switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21019188A JPH0258935A (en) | 1988-08-24 | 1988-08-24 | Receiving mode switching circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0258935A JPH0258935A (en) | 1990-02-28 |
| JPH0447493B2 true JPH0447493B2 (en) | 1992-08-04 |
Family
ID=16585292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21019188A Granted JPH0258935A (en) | 1988-08-24 | 1988-08-24 | Receiving mode switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0258935A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4674190B2 (en) * | 2006-07-13 | 2011-04-20 | Okiセミコンダクタ株式会社 | Multimode receiver circuit |
| JP5059512B2 (en) * | 2007-02-28 | 2012-10-24 | 株式会社神戸製鋼所 | High strength, high ductility Al alloy and method for producing the same |
-
1988
- 1988-08-24 JP JP21019188A patent/JPH0258935A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0258935A (en) | 1990-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6223235A (en) | Diversity reception radio equipment | |
| JPS62230125A (en) | Diversity receiver | |
| US4598426A (en) | Variable intermediate bandwidth AM receiver | |
| JPH0447493B2 (en) | ||
| US4438405A (en) | Frequency discriminating device | |
| JPS6238353Y2 (en) | ||
| JPH0270131A (en) | Vehicle mounted tv receiver | |
| JPH0314387A (en) | Television system switching device | |
| JPS5850059B2 (en) | Reception signal control circuit | |
| JPS62152087A (en) | Multiplication circuit | |
| JPS5958925A (en) | Antenna diversity system | |
| JPH04130829A (en) | Diversity receiver | |
| JPH04297136A (en) | Antenna amplifier | |
| JP2881788B2 (en) | Video signal switching device | |
| JP2568428B2 (en) | High sensitivity diversity receiver | |
| JPS625717A (en) | Control circuit of television receiver | |
| JPS62239717A (en) | Signal switching circuit | |
| JPS6016732A (en) | Receiving machine | |
| JPS633672U (en) | ||
| JPH03178273A (en) | Specific channel automatic video detection stage peaking circuit | |
| JPS6430973U (en) | ||
| JPS6317397B2 (en) | ||
| JPH036390U (en) | ||
| JPH0182531U (en) | ||
| JPS6329446B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |