JPH044827B2 - - Google Patents
Info
- Publication number
- JPH044827B2 JPH044827B2 JP19071085A JP19071085A JPH044827B2 JP H044827 B2 JPH044827 B2 JP H044827B2 JP 19071085 A JP19071085 A JP 19071085A JP 19071085 A JP19071085 A JP 19071085A JP H044827 B2 JPH044827 B2 JP H044827B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- voltage
- capacitor
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 29
- 238000001514 detection method Methods 0.000 claims description 8
- 238000009499 grossing Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000002266 amputation Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 102220067365 rs143592561 Human genes 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電源回路に関し、特にスロースタート
回路を有する直流安定化スイツチング電源回路に
関するものである。
回路を有する直流安定化スイツチング電源回路に
関するものである。
従来、この種の電源回路は第２図に示す様に単
相交流AC200Vを電源入力整流平滑回路５で整流
平滑し、メイン・スイツチング回路１の入力電源
として供給し、直流安定化して出力する電源回路
においてメイン・スイツチング回路１を制御する
出力電圧検出制御回路６の電源＋15Vは制御用電
源２より供給される。
相交流AC200Vを電源入力整流平滑回路５で整流
平滑し、メイン・スイツチング回路１の入力電源
として供給し、直流安定化して出力する電源回路
においてメイン・スイツチング回路１を制御する
出力電圧検出制御回路６の電源＋15Vは制御用電
源２より供給される。
電源入力整流平滑回路５は単相交流AC200Vを
電源トランスＴ１にて降圧し、整流スタツフRC
１及びコンデンサＣ１にて整流平滑してメイン・
スイチツング回路１に供給するとともに整流スタ
ツフRC１から分岐して制御用電源２にも供給す
る。
電源トランスＴ１にて降圧し、整流スタツフRC
１及びコンデンサＣ１にて整流平滑してメイン・
スイチツング回路１に供給するとともに整流スタ
ツフRC１から分岐して制御用電源２にも供給す
る。
スロースタート回路３においては、制御用電源
２の出力線の一方（15V）から他方地気にツエナ
ーダイオードＤ１と抵抗Ｒ３が直列に、又抵抗Ｒ
４とトランジスタＱ１が直列に接続され、ツエナ
ーダイオードＤ１と抵抗Ｒ３の接続点はトランジ
スタＱ１のベースに接続されている。また出力電
圧検出制御回路６内のスイツチングレギユレータ
集積回路Ｚ１のピンVRから制御用電源２の出力
線の他方へ直列に抵抗８，７ダイオードＤ２およ
びトランジスタＱ２が接続され、抵抗Ｒ４とトラ
ンジスタＱ１のコレクタの接続点がトランジスタ
Ｑ２のベースに接続されている。またスイツチン
グレギユレータ集積回路Ｚ１の入力ピンNAにダ
イオードＤ３が接続され、ダイオードＤ３と制御
用電源２の出力線の他方の間に抵抗Ｒ６と直列接
続の抵抗Ｒ５と電解コンデンサＣ３が設けられ、
トランジスタＱ３がベースを抵抗Ｒ７，Ｒ８の接
続点にエミツタをスイツチング・レギユレータ集
積回路Ｚ１のピンVRにコレクタをダイオードＤ
３、抵抗Ｒ５，Ｒ６の接続点に接続させて設けら
れている。
２の出力線の一方（15V）から他方地気にツエナ
ーダイオードＤ１と抵抗Ｒ３が直列に、又抵抗Ｒ
４とトランジスタＱ１が直列に接続され、ツエナ
ーダイオードＤ１と抵抗Ｒ３の接続点はトランジ
スタＱ１のベースに接続されている。また出力電
圧検出制御回路６内のスイツチングレギユレータ
集積回路Ｚ１のピンVRから制御用電源２の出力
線の他方へ直列に抵抗８，７ダイオードＤ２およ
びトランジスタＱ２が接続され、抵抗Ｒ４とトラ
ンジスタＱ１のコレクタの接続点がトランジスタ
Ｑ２のベースに接続されている。またスイツチン
グレギユレータ集積回路Ｚ１の入力ピンNAにダ
イオードＤ３が接続され、ダイオードＤ３と制御
用電源２の出力線の他方の間に抵抗Ｒ６と直列接
続の抵抗Ｒ５と電解コンデンサＣ３が設けられ、
トランジスタＱ３がベースを抵抗Ｒ７，Ｒ８の接
続点にエミツタをスイツチング・レギユレータ集
積回路Ｚ１のピンVRにコレクタをダイオードＤ
３、抵抗Ｒ５，Ｒ６の接続点に接続させて設けら
れている。
出力電圧検出制御回路６はスイツチング・レギ
ユレータ集積回路Ｚ１、抵抗Ｒ１，Ｒ２、可変抵
抗器RV１およびメイン・スイツチング回路１の
出力線間に設けられたコンデンサＣ２を有する。
ユレータ集積回路Ｚ１、抵抗Ｒ１，Ｒ２、可変抵
抗器RV１およびメイン・スイツチング回路１の
出力線間に設けられたコンデンサＣ２を有する。
スイツチングレギユレータ集積回路Ｚ１は内蔵
の基準電圧＋5VをピンVRより外部へ制御用とし
て出力し、この電圧を可変抵抗器RV１により調
整し、集積回路Ｚ１の入力ピンIAに加えた電圧
と出力電圧を抵抗器Ｒ１とＲ２にて分割してレギ
ユレータ集積回路Ｚ１の入力ピンNAに加えた電
圧を比較検出し、レギユレータ集積回路Ｚ１の出
力ピンＣにて、メイン・スイツチング回路１へ制
御パルス信号を送出し、出力電圧＋5Vを安定に
供給する。ところで、メイン・ブレーカCB１
（単相交流AC200Vと電源トランスＴ１の間に接
続）をONし電源投入した時、制御用電源２の出
力電圧が除々に上昇するに従い、レギユレータ集
積回路Ｚ１の基準電圧も上昇していく。
の基準電圧＋5VをピンVRより外部へ制御用とし
て出力し、この電圧を可変抵抗器RV１により調
整し、集積回路Ｚ１の入力ピンIAに加えた電圧
と出力電圧を抵抗器Ｒ１とＲ２にて分割してレギ
ユレータ集積回路Ｚ１の入力ピンNAに加えた電
圧を比較検出し、レギユレータ集積回路Ｚ１の出
力ピンＣにて、メイン・スイツチング回路１へ制
御パルス信号を送出し、出力電圧＋5Vを安定に
供給する。ところで、メイン・ブレーカCB１
（単相交流AC200Vと電源トランスＴ１の間に接
続）をONし電源投入した時、制御用電源２の出
力電圧が除々に上昇するに従い、レギユレータ集
積回路Ｚ１の基準電圧も上昇していく。
制御用電源２の出力電圧がツエナーダイオード
Ｄ１の電圧以下の時、トランジスタＱ１はOFF
（遮断）であり、トランジスタＱ２は抵抗器Ｒ４
を介してON（導通）し、トランジスタＱ３をド
ライブする。トランジスタＱ３はONし、抵抗器
Ｒ５を通して電解コンデンサＣ３は充電を開始
し、レギユレータ集積回路Ｚ１の基準電圧5Vま
で充電する。
Ｄ１の電圧以下の時、トランジスタＱ１はOFF
（遮断）であり、トランジスタＱ２は抵抗器Ｒ４
を介してON（導通）し、トランジスタＱ３をド
ライブする。トランジスタＱ３はONし、抵抗器
Ｒ５を通して電解コンデンサＣ３は充電を開始
し、レギユレータ集積回路Ｚ１の基準電圧5Vま
で充電する。
制御用電源２の出力電圧が、ツエナーダイオー
ドＤ１の電圧を越えるとトランジスタＱ１はON
し始め、トランジスタＱ２はOFFとなり、トラ
ンジスタＱ３をOFFする。この状態でレギユレ
ータ集積回路Ｚ１の入力ピンNAはピンIAより電
圧が高い為、メイン・スイツチング回路１へ送出
する制御パルス信号は出力電圧が最小の状態にな
る様にパルス信号を送出する。トランジスタＱ３
がOFFすると、コンデンサＣ３は抵抗器Ｒ５と
抵抗器Ｒ６を通して放電をしていく。
ドＤ１の電圧を越えるとトランジスタＱ１はON
し始め、トランジスタＱ２はOFFとなり、トラ
ンジスタＱ３をOFFする。この状態でレギユレ
ータ集積回路Ｚ１の入力ピンNAはピンIAより電
圧が高い為、メイン・スイツチング回路１へ送出
する制御パルス信号は出力電圧が最小の状態にな
る様にパルス信号を送出する。トランジスタＱ３
がOFFすると、コンデンサＣ３は抵抗器Ｒ５と
抵抗器Ｒ６を通して放電をしていく。
抵抗器Ｒ５とＲ６の定数はＲ５＜Ｒ６と設定し
ておき、レギユレータ集積回路Ｚ１は入力ピン
NAにダイオードＤ３を通して、コンデンサＣ３
の放電電圧を検出し、その電圧に従つて出力電圧
を立上げていく。
ておき、レギユレータ集積回路Ｚ１は入力ピン
NAにダイオードＤ３を通して、コンデンサＣ３
の放電電圧を検出し、その電圧に従つて出力電圧
を立上げていく。
コンデンサＣ３の電圧が減小して、出力電圧が
上昇し、抵抗器Ｒ１，Ｒ２の分割電圧がコンデン
サＣ３の電圧を抵抗Ｒ５，Ｒ６で分割したものよ
り大きくなると、制御は出力電圧側を検出して行
ない、安定な出力電圧を供給する様に動作する。
上昇し、抵抗器Ｒ１，Ｒ２の分割電圧がコンデン
サＣ３の電圧を抵抗Ｒ５，Ｒ６で分割したものよ
り大きくなると、制御は出力電圧側を検出して行
ない、安定な出力電圧を供給する様に動作する。
上述した従来の電源回路では、スロースタート
回路がメインブレーカCB１をONした時、制御
用電源２の出力電圧の立上がり時間が速いと、ト
ランジスタＱ１が速くONする為、トランジスタ
Ｑ２及びＱ３はOFFの状態であり、コンデンサ
Ｃ３は充電されないことになる。
回路がメインブレーカCB１をONした時、制御
用電源２の出力電圧の立上がり時間が速いと、ト
ランジスタＱ１が速くONする為、トランジスタ
Ｑ２及びＱ３はOFFの状態であり、コンデンサ
Ｃ３は充電されないことになる。
集積回路Ｚ１の入力ピンNAは0Vであり、入
力ビンIAの電圧に比較して小さい為集積回路Ｚ
１は出力ピンＣより制御パルス信号を出力電圧が
最大になる様にメイン・スイツチング回路１へ送
出する。
力ビンIAの電圧に比較して小さい為集積回路Ｚ
１は出力ピンＣより制御パルス信号を出力電圧が
最大になる様にメイン・スイツチング回路１へ送
出する。
メイン・スイツチング回路１は制御パルス信号
に従い、出力電圧を急激に立上げる様に動作する
ので、突入電流が大きく、入力ヒユーズＦ１（電
源トランスＴ１と整流スタツクRC１の間に接続）
の切断に至る事がある。又、出力電圧の立上がり
時におけるオバーシユートに依る過電圧検出で電
源異常切断が起きる等の欠点がある。
に従い、出力電圧を急激に立上げる様に動作する
ので、突入電流が大きく、入力ヒユーズＦ１（電
源トランスＴ１と整流スタツクRC１の間に接続）
の切断に至る事がある。又、出力電圧の立上がり
時におけるオバーシユートに依る過電圧検出で電
源異常切断が起きる等の欠点がある。
本発明は、電源入力整流平滑回路５と、この電
源入力整流平滑回路５で整流され平滑化された電
流が供給されるメイン・スイツチング回路１と、
入力端子NAより入力する前記メイン・スイツチ
ング回路１の出力電圧に比例する電圧と基準電圧
端子VRに出力する基準電圧に比例し他の入力端
子IAより入力する電圧との比較状態に応じて制
御信号を送出して前記メイン・スイツチング回路
１の出力電圧を安定化させる出力電圧検出制御回
路６と、前記出力電圧検出制御回路に電力を供給
する制御用電源２と、前記メイン・スイツチング
経路１の出力電圧を徐々に立上げるためのスロー
スタート回路３を有し、 前記スロースタート回路３は、一端が接地され
他端が第１のトランジスタＱ３を介して前記基準
電圧端子VRに接続された第１のコンデンタＣ３
と、前記制御用電源２の出力電圧の立ち上がり時
に導通して第１の抵抗Ｒ８を介して前記基準電圧
端子VRに接続された前記第１のトランジスタＱ
３のベースの電圧を地気側に変位させて前記第１
のトランジスタＱ３を導通させ前記第１のコンデ
ンサＣ３を充電させ前記制御用電源２の出力前圧
が一定電圧以上に立ち上がつた後は遮断して前記
第１のトランジスタＱ３も遮断させ前記第１のコ
ンデンサＣ３を並列する第２の抵抗Ｒ６を通して
放電させる第２のトランジスタＱ２と、前記第１
のコンデンサＣ３及び前記第１のトランジスタＱ
３間の電圧を前記入力端子NAに伝えるダイオー
ドＤ３とを備えた電源回路において、 前記基準電圧端子VRと地気の間に直列に接続
された第３及び第４の抵抗Ｒ９，Ｒ１０と、前記
第３の抵抗Ｒ９と並列に接続された第２のコンデ
ンサＣ４と、前記第１のトランジスタＱ３のベー
スと地気の間に設けられベースが第５の抵抗Ｒ１
１を介して前記第３及び第４の抵抗Ｒ９，Ｒ１０
間に接続された第３のトランジスタＱ４とを備
え、前記基準電圧端子VRから出力される基準電
圧の立ち上がり時に前記第３及び第５の抵抗Ｒ
９，Ｒ１１並びに前記第２のコンデンサＣ４を通
る電流により前記第３のトランジスタＱ４が導通
して前記第１のトランジスタＱ３を導通させるス
ロースタート・ドライブ回路４を付加したことを
特徴とする。
源入力整流平滑回路５で整流され平滑化された電
流が供給されるメイン・スイツチング回路１と、
入力端子NAより入力する前記メイン・スイツチ
ング回路１の出力電圧に比例する電圧と基準電圧
端子VRに出力する基準電圧に比例し他の入力端
子IAより入力する電圧との比較状態に応じて制
御信号を送出して前記メイン・スイツチング回路
１の出力電圧を安定化させる出力電圧検出制御回
路６と、前記出力電圧検出制御回路に電力を供給
する制御用電源２と、前記メイン・スイツチング
経路１の出力電圧を徐々に立上げるためのスロー
スタート回路３を有し、 前記スロースタート回路３は、一端が接地され
他端が第１のトランジスタＱ３を介して前記基準
電圧端子VRに接続された第１のコンデンタＣ３
と、前記制御用電源２の出力電圧の立ち上がり時
に導通して第１の抵抗Ｒ８を介して前記基準電圧
端子VRに接続された前記第１のトランジスタＱ
３のベースの電圧を地気側に変位させて前記第１
のトランジスタＱ３を導通させ前記第１のコンデ
ンサＣ３を充電させ前記制御用電源２の出力前圧
が一定電圧以上に立ち上がつた後は遮断して前記
第１のトランジスタＱ３も遮断させ前記第１のコ
ンデンサＣ３を並列する第２の抵抗Ｒ６を通して
放電させる第２のトランジスタＱ２と、前記第１
のコンデンサＣ３及び前記第１のトランジスタＱ
３間の電圧を前記入力端子NAに伝えるダイオー
ドＤ３とを備えた電源回路において、 前記基準電圧端子VRと地気の間に直列に接続
された第３及び第４の抵抗Ｒ９，Ｒ１０と、前記
第３の抵抗Ｒ９と並列に接続された第２のコンデ
ンサＣ４と、前記第１のトランジスタＱ３のベー
スと地気の間に設けられベースが第５の抵抗Ｒ１
１を介して前記第３及び第４の抵抗Ｒ９，Ｒ１０
間に接続された第３のトランジスタＱ４とを備
え、前記基準電圧端子VRから出力される基準電
圧の立ち上がり時に前記第３及び第５の抵抗Ｒ
９，Ｒ１１並びに前記第２のコンデンサＣ４を通
る電流により前記第３のトランジスタＱ４が導通
して前記第１のトランジスタＱ３を導通させるス
ロースタート・ドライブ回路４を付加したことを
特徴とする。
次に、本発明について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の回路図である。第
１図においては、第２図に示す電源回路にスロー
スタート・ドライブ回路４が追加されている。ス
ロースタート・ドライブ回路４には、集積回路Ｚ
１のピンVRと地気の間に直列に接続された抵抗
Ｒ９，Ｒ１０と、スロースタート回路３内の抵抗
Ｒ７とダイオードＤ２の接続点と地気の間に設け
られベースが抵抗Ｒ１１を介して抵抗Ｒ９，Ｒ１
０の接続点に接続されたトランジスタＱ４と、抵
抗Ｒ９と並列に接続されたコンデンサＣ４が設け
られている。メイン・ブレーカCB１をONした
時、制御用電源２の出力電圧の立上がり時間が速
い場合でも、スロースタート・トライブ回路４が
追加されているのでコンデンサＣ４が充電されて
なくてトランジスタＱ４がOFFの時はトランジ
スタＱ３はOFFとなり、スイツチング・レギユ
レータ集積回路Ｚ１の基準電圧電源からコンデン
サＣ４及び抵抗器Ｒ９とＲ１１を介して、トラン
ジスタＱ４をONするとスロースタート回路３の
トランジスタＱ３をドライブして、トランジスタ
Ｑ３をONし、コンデンサＣ３を充電する。この
時、スロースタート・ドライブ回路の抵抗器の定
数はR9≫R10＝R11でありR10／R9＋R10＜0.7／５の関 係にあり、コンデンサＣ４が充電され、トランジ
スタＱ４がOFFする。すると、トランジスタＱ
３は同時にOFFし、前記コンデンサＣ３は放電
に移り、スロースタート回路１は正常に動作す
る。
１図においては、第２図に示す電源回路にスロー
スタート・ドライブ回路４が追加されている。ス
ロースタート・ドライブ回路４には、集積回路Ｚ
１のピンVRと地気の間に直列に接続された抵抗
Ｒ９，Ｒ１０と、スロースタート回路３内の抵抗
Ｒ７とダイオードＤ２の接続点と地気の間に設け
られベースが抵抗Ｒ１１を介して抵抗Ｒ９，Ｒ１
０の接続点に接続されたトランジスタＱ４と、抵
抗Ｒ９と並列に接続されたコンデンサＣ４が設け
られている。メイン・ブレーカCB１をONした
時、制御用電源２の出力電圧の立上がり時間が速
い場合でも、スロースタート・トライブ回路４が
追加されているのでコンデンサＣ４が充電されて
なくてトランジスタＱ４がOFFの時はトランジ
スタＱ３はOFFとなり、スイツチング・レギユ
レータ集積回路Ｚ１の基準電圧電源からコンデン
サＣ４及び抵抗器Ｒ９とＲ１１を介して、トラン
ジスタＱ４をONするとスロースタート回路３の
トランジスタＱ３をドライブして、トランジスタ
Ｑ３をONし、コンデンサＣ３を充電する。この
時、スロースタート・ドライブ回路の抵抗器の定
数はR9≫R10＝R11でありR10／R9＋R10＜0.7／５の関 係にあり、コンデンサＣ４が充電され、トランジ
スタＱ４がOFFする。すると、トランジスタＱ
３は同時にOFFし、前記コンデンサＣ３は放電
に移り、スロースタート回路１は正常に動作す
る。
以上説明したように本発明は、第２のコンデン
サ、第２および第３の抵抗、並びに第３のトラン
ジスタからなるスロースタート・ドライブ回路を
追加することにより、メイン・ブレーカ等による
整流回路への電源投入時における、制御用電源の
出力電圧の立上がり時間が速い場合でも、第１お
よび第２のトランジスタ並びに第１のコンデンサ
等からなるスロースタート回路をドライブして正
常に動作させ、起動時の突入電流を抑え、出力電
圧をスムーズに立上げることができる効果があ
る。
サ、第２および第３の抵抗、並びに第３のトラン
ジスタからなるスロースタート・ドライブ回路を
追加することにより、メイン・ブレーカ等による
整流回路への電源投入時における、制御用電源の
出力電圧の立上がり時間が速い場合でも、第１お
よび第２のトランジスタ並びに第１のコンデンサ
等からなるスロースタート回路をドライブして正
常に動作させ、起動時の突入電流を抑え、出力電
圧をスムーズに立上げることができる効果があ
る。
第１図は本発明の一実施例を示す回路図であ
り、第２図は従来の電源回路の回路図である。 CB１……サーキツトブレーカ、Ｔ１……電源
トランス、Ｆ１……ヒユーズ、Ｃ１〜Ｃ４……コ
ンデンサ、Ｒ１〜Ｒ１１……抵抗、Ｄ１……ツエ
ナーダイオード、Ｄ２，Ｄ３……ダイオード、Ｑ
１〜Ｑ４……トランジスタ、RV１……可変抵
抗、Ｚ１……スイツチングレギユレータIC、１
……メインスイツチング回路、２……制御用電
源、３……スロースタート回路、４……スロース
タート・ドライブ回路。
り、第２図は従来の電源回路の回路図である。 CB１……サーキツトブレーカ、Ｔ１……電源
トランス、Ｆ１……ヒユーズ、Ｃ１〜Ｃ４……コ
ンデンサ、Ｒ１〜Ｒ１１……抵抗、Ｄ１……ツエ
ナーダイオード、Ｄ２，Ｄ３……ダイオード、Ｑ
１〜Ｑ４……トランジスタ、RV１……可変抵
抗、Ｚ１……スイツチングレギユレータIC、１
……メインスイツチング回路、２……制御用電
源、３……スロースタート回路、４……スロース
タート・ドライブ回路。
Claims (1)
- 【特許請求の範囲】 １ 電源入力整流平滑回路５と、この電源入力整
流平滑回路５で整流され平滑化された電流が供給
されるメイン・スイツチング回路１と、入力端子
NAより入力する前記メイン・スイツチング回路
１の出力電圧に比例する電圧と基準電圧端子VR
に出力する基準電圧に比例し他の入力端子IAよ
り入力する電圧との比較状態に応じて制御信号を
送出して前記メイン・スイツチング回路１の出力
電圧を安定化させる出力電圧検出制御回路６と、
前記出力電圧検出制御回路に電力を供給する制御
用電源２と、前記メイン・スイツチング回路１の
出力電圧を徐々に立上げるためのスロースタート
回路３を有し、 前記スロースタート回路は、一端が接地され他
端が第１のトランジスタＱ３を介して前記基準電
圧端子VRに接続された第１のコンデンサＣ３
と、前記制御用電源２の出力電圧の立ち上がり時
に導通して第１の抵抗Ｒ８を介して前記基準電圧
端子VRに接続された前記第１のトランジスタＱ
３のベースの電圧を地気側に変位させて前記第１
のトランジスタＱ３を導通させて前記第１のコン
デンサＣ３を充電させ前記制御用電源２の出力電
圧が一定電圧以上に立ち上がつた後は遮断して前
記第１のトランジスタＱ３も遮断させ前記第１の
コンデンサＣ３を並列する第２の抵抗Ｒ６を通し
て放電させる第２のトランジスタＱ２と、前記第
１のコンデンサＣ３及び前記第１のトランジスタ
Ｑ３間の電圧を前記入力端子NAに伝えるダイオ
ードＤ３とを備えた電源回路において、 前記基準電圧端子VRと地気の間に直列に接続
された第３及び第４の抵抗Ｒ９，Ｒ１０と、前記
第３の抵抗Ｒ９と並列に接続された第２のコンデ
ンサＣ４と、前記第１のトランジスタＱ３のベー
スと地気の間に設けられベースが第５の抵抗Ｒ１
１を介して前記第３及び第４の抵抗Ｒ９，Ｒ１０
間に接続された第３のトランジスタＱ４とを備
え、前記基準電圧端子VRから出力される基準電
圧の立ち上がり時に前記第３及び第５の抵抗Ｒ
９，Ｒ１１並びに前記第２のコンデンサＣ４を通
る電流により前記第３のトランジスタＱ４が導通
して前記第１のトランジスタＱ３を導通させるス
ロースタート・ドライブ回路４を付加したことを
特徴とする電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19071085A JPS6253172A (ja) | 1985-08-28 | 1985-08-28 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19071085A JPS6253172A (ja) | 1985-08-28 | 1985-08-28 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6253172A JPS6253172A (ja) | 1987-03-07 |
| JPH044827B2 true JPH044827B2 (ja) | 1992-01-29 |
Family
ID=16262545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19071085A Granted JPS6253172A (ja) | 1985-08-28 | 1985-08-28 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6253172A (ja) |
-
1985
- 1985-08-28 JP JP19071085A patent/JPS6253172A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6253172A (ja) | 1987-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112152459B (zh) | 具有次级侧控制和同步整流器感测架构的ac-dc转换器 | |
| US4564767A (en) | Uninterruptible switching power supply system | |
| EP0580742B1 (en) | Universal input voltage power supply | |
| CN1132299C (zh) | 具有电流和电压限制的开关模式电源 | |
| US5570277A (en) | Switching power supply apparatus | |
| US12289052B2 (en) | Integrated circuit and power supply circuit | |
| WO1998049766A1 (en) | Switched-mode power supply having an improved start-up circuit | |
| EP0806076B1 (en) | Power-supply circuit | |
| JPH09261958A (ja) | 無停電性スイッチングレギュレータ | |
| US4744020A (en) | Switching mode power supply | |
| JPH044827B2 (ja) | ||
| JP6109976B1 (ja) | 自動電圧調整器 | |
| EP3596816B1 (en) | Startup control circuit | |
| JPH0270268A (ja) | スイッチングレギュレータ | |
| JPH09215331A (ja) | スイッチング電源装置 | |
| EP0824781B1 (en) | Power-supply circuit | |
| JPS6349107Y2 (ja) | ||
| JP2736059B2 (ja) | インバータ装置 | |
| JP3436463B2 (ja) | スイッチング電源装置 | |
| JP2605304Y2 (ja) | スイツチングレギユレータの保護回路 | |
| JPS62239861A (ja) | 電源回路 | |
| JP2545612B2 (ja) | 携帯型発電機の出力電圧制御装置 | |
| JP3240773B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP3114251B2 (ja) | 電源回路 | |
| US20210050771A1 (en) | Neutral-less power supply |