JPH0451967B2 - - Google Patents
Info
- Publication number
- JPH0451967B2 JPH0451967B2 JP62123863A JP12386387A JPH0451967B2 JP H0451967 B2 JPH0451967 B2 JP H0451967B2 JP 62123863 A JP62123863 A JP 62123863A JP 12386387 A JP12386387 A JP 12386387A JP H0451967 B2 JPH0451967 B2 JP H0451967B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- area
- substrate
- alignment marks
- alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は比較的大面積の連続的又はとぎれない
パターンが形成されたパターン形成基板に関し、
特に液晶、集積回路、CCD、ラインセンサ等の
製造に使用する連続パターンが形成される比較的
大面積なパターン形成基板に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a patterned substrate on which a continuous or uninterrupted pattern of a relatively large area is formed.
In particular, the present invention relates to a relatively large-area pattern-formed substrate on which continuous patterns are formed for use in manufacturing liquid crystals, integrated circuits, CCDs, line sensors, and the like.
近年、上述した液晶、集積回路、CCD、ライ
ンセンサ等の製造分野においては、大面積の連続
或いは途切れのないパターンを形成することが望
まれている。
In recent years, in the field of manufacturing the above-mentioned liquid crystals, integrated circuits, CCDs, line sensors, etc., it has been desired to form continuous or uninterrupted patterns over large areas.
特にCCD、ラインセンサの分野においては、
大面積で且つ矩形の連続パターンを形成すること
が強く望まれている。 Especially in the field of CCD and line sensors,
It is strongly desired to form a continuous rectangular pattern over a large area.
パターンの連続性を保証するために、同一サイ
ズの単一のマスクを光学的リソグラフイー法等に
より大面積の基板に集積パターンを形成するのが
最も都合良い。 To ensure pattern continuity, it is most convenient to form an integrated pattern on a large area substrate using a single mask of the same size, such as by optical lithography.
しかしながら、大面積の基板は特別困難なく作
ることができるけれども大きなマスクの製造は実
現が困難である。これは主として技術的難易およ
びそれに伴う製造コストの上昇のためである。 However, although large-area substrates can be made without particular difficulty, manufacturing large masks is difficult to realize. This is mainly due to technical difficulties and the associated increase in manufacturing costs.
本発明の目的は、比較的大面積の連続的パター
ンを形成したパターン形成基板を提供すうことに
ある。 An object of the present invention is to provide a patterned substrate on which a continuous pattern of relatively large area is formed.
本発明は前述の目的を達成するために、連続パ
ターンが形成される基板の領域を少なくとも2つ
の区域に分割し、且つこれらの区域用のアライメ
ントマークを前記領域外に前記区域ごとに形成
し、基板の各区域に転写されるパターンの構成部
分を互いに整合させている。
In order to achieve the above-mentioned object, the present invention divides a region of a substrate where a continuous pattern is formed into at least two regions, and forms alignment marks for these regions for each region outside the region, Components of the pattern transferred to each area of the substrate are aligned with each other.
前述の通り大面積マスクの製造は未だ実用段階
ではない。このため本発明では、現在製造可能な
マスクのような比較的小面積なマスクが、基板に
連続的なパターンを形成するために使用される。
連続パターンが転写される同一基板内の領域(以
下パターン転写領域と称する)は、少なくとも2
つの区域に分割され、パターン転写は例えば異な
るパターン構成部分を有する少なくとも2つのマ
スクを介して区域に対して続けて行なわれる。そ
の結果一つの完全なパターンが基板に転写され
る。 As mentioned above, manufacturing of large-area masks is not yet at a practical stage. Therefore, in the present invention, a relatively small area mask, such as currently available masks, is used to form a continuous pattern on a substrate.
There are at least two areas within the same substrate where continuous patterns are transferred (hereinafter referred to as pattern transfer areas).
The pattern is transferred successively to the areas, for example via at least two masks with different pattern parts. As a result, one complete pattern is transferred to the substrate.
従来知られているように半導体回路デバイスの
製造は、異なる回路パターンを有する異なるマス
クの使用によりウエハのような基板の同一区域に
対してパターン転写を繰り返す必要がある。パタ
ーン転写を繰り返す際、これらの異なるパターン
をお互いに高い重ね合わせ精度を重ね合わせなけ
ればならない。しかしながらマスクを使用した最
初のパターン転写に関し本質的には位置合わせ精
度は必要とされない。なぜならば、最初のパター
ン転写のときにいかなるパターンもウエハに形成
されず、且つ又転写されるマスクのパターンはそ
れ自体一体であり、一つの完全なパターンの一構
成部分ではない。 As is known in the art, the manufacture of semiconductor circuit devices requires repeated pattern transfer to the same area of a substrate, such as a wafer, through the use of different masks having different circuit patterns. When pattern transfer is repeated, these different patterns must be superimposed on each other with high superposition accuracy. However, alignment accuracy is not essentially required for initial pattern transfer using a mask. This is because no pattern is formed on the wafer during the initial pattern transfer, and the pattern of the mask that is transferred is itself integral and not a component of a complete pattern.
他方基板のパターン転写領域は複数の区域に分
割され、異なるパターン構成部分を有する異なる
マスクの使用により複数の区域にパターン転写を
連続的に行なうならば、それぞれ基板内の区域に
まず転写されるパターン構成部分の間でアライメ
ントを確立しなければならない。言いかえれば基
板内の複数の区域に関して第1のパターン転写す
るとき、パターン構成部分のアライメントが、基
板に形成されるべきパターンの連続性を保証する
ために望まれる。 On the other hand, if the pattern transfer area of the substrate is divided into a plurality of areas, and if the pattern is transferred successively to the plurality of areas by using different masks having different pattern components, then the pattern that is first transferred to each area in the substrate will be different. Alignment must be established between the components. In other words, when transferring the first pattern for multiple areas within the substrate, alignment of the pattern components is desired to ensure continuity of the pattern to be formed on the substrate.
これを達成するならば、継続的なパターン転写
工程の間基板内の区域に続けて転写されるパター
ン構成部分間のアライメントは、基板内の同一区
域に転写されるパターン構成部分と既に転写され
たパターン構成部分との間の重ね合わせ精度を追
求することによつてのみ自動的に保証される。 If this is achieved, the alignment between pattern components that are subsequently transferred to areas within the substrate during successive pattern transfer steps is consistent with pattern components that are transferred to the same area within the substrate and those that have already been transferred. This can only be guaranteed automatically by pursuing overlay accuracy between the pattern components.
第1図を参照するとガラス板、シリコンウエハ
等のような基板は、連続的なパターンが転写され
るパターン転写領域1を面上に有する。基板の外
側境界は図面を簡略化するために図示されていな
い。パターン転写領域1の中心は記号Cで示され
ている。パターン転写領域1は中心Cに関して上
側半分区域および下側半分区域に分割されてい
る。パターン転写領域1の長さの半分に略等しい
長さ又は幅を有するマスクが記号2で示されてい
る。マスク2の面上には、アライメントマーク3
〜6のみがお互いに関して且つマスク2の中心に
関して予め定められた位置関係に形成されてい
る。回路パターンはマスク2に形成されていな
い。アライメントマーク3および4はパターン転
写領域1の上半分区域用のものであり、アライメ
ントマーク5および6は領域1の下半分区域用の
ものである。
Referring to FIG. 1, a substrate such as a glass plate, a silicon wafer, etc. has a pattern transfer area 1 on its surface onto which a continuous pattern is transferred. The outer boundaries of the substrate are not shown to simplify the drawing. The center of the pattern transfer area 1 is indicated by symbol C. The pattern transfer area 1 is divided about the center C into an upper half area and a lower half area. A mask having a length or width approximately equal to half the length of the pattern transfer area 1 is indicated by the symbol 2 . Alignment mark 3 is placed on the surface of mask 2.
.about.6 are formed in a predetermined positional relationship with respect to each other and with respect to the center of the mask 2. No circuit pattern is formed on the mask 2. Alignment marks 3 and 4 are for the upper half area of pattern transfer area 1, and alignment marks 5 and 6 are for the lower half area of area 1.
パターン転写領域1に対してパターンを転写す
るに先立つて、マスク2の中心がパターン転写領
域1の中心Cと一致し、アライメントマーク3お
よび5或いは4および6を連結する方向がパター
ン転写領域1の長さ方向と実質的に平行になるよ
うに、マスク2を基板の上又は上方に置く。この
配置によつてアライメントマーク3および4は、
中心Cに関して基板の上半分区域の上又は上方で
且つパターン転写領域1より他の区域の上又は上
方の位置におかれ、一方アライメントマーク5お
よび6は、パターン転写領域1より他の基板の下
半分区域の上又は上方の位置におかれる。 Prior to transferring the pattern to the pattern transfer area 1, the center of the mask 2 is aligned with the center C of the pattern transfer area 1, and the direction in which alignment marks 3 and 5 or 4 and 6 are connected is aligned with the center C of the pattern transfer area 1. The mask 2 is placed on or above the substrate, substantially parallel to the length direction. With this arrangement, alignment marks 3 and 4 are
The alignment marks 5 and 6 are located on or above the upper half area of the substrate with respect to the center C and on or above the area other than the pattern transfer area 1, while the alignment marks 5 and 6 are located below the area of the substrate other than the pattern transfer area 1. Placed above or above the half area.
次にマスク2は照射源によつて照射され基板上
に塗布されたフオトレジストは、マスク2を通し
て伝達された光ビームにさらされる。これによつ
てアライメントマーク3〜6はパターン転写領域
1より他の基板の区域に転写される。アライメン
トマーク3〜6の像は既知の現像法によつて可視
化される。 Mask 2 is then irradiated by a radiation source and the photoresist coated on the substrate is exposed to the light beam transmitted through mask 2. As a result, the alignment marks 3 to 6 are transferred from the pattern transfer area 1 to other areas of the substrate. Images of alignment marks 3 to 6 are visualized by a known developing method.
上述の作業によつて実素子パターンを有する実
素子マスクと基板の間のアライメントを可能にす
るためのアライメントマークが基板に設けられ
る。 By the above-described operation, alignment marks are provided on the substrate to enable alignment between the actual device mask having the actual device pattern and the substrate.
第2〜4図を参照してパターン転写領域1に対
するパターン転写を説明する。 Pattern transfer to the pattern transfer area 1 will be explained with reference to FIGS. 2 to 4.
本実施例において、一つの完全なパターンの相
補的な半分部を有する2つの実素子マスク7およ
び8は、パターン転写領域1の区域の数に従つて
使用される。マスク7および8はそれぞれ、回路
パターンの構成部分に加えて、基板のアライメン
トマーク3および4(又は5および6)に対応す
るアライメントマーク11を備えている。 In this example, two real element masks 7 and 8 with complementary halves of one complete pattern are used according to the number of areas of the pattern transfer area 1. Masks 7 and 8 each include, in addition to the constituent parts of the circuit pattern, alignment marks 11 corresponding to alignment marks 3 and 4 (or 5 and 6) on the substrate.
アライメントマーク3,4,5,6および11
間の位置関係は予め次のとおり決定される。マス
ク7および8を並べて配置するとき確立されるマ
スク7および8のアライメントマーク11間の位
置関係は、マスクのパターン構成部分が正確な連
続パターンを画定するために正確に接続されるよ
うなものであり、アライメントマーク3〜6の間
の位置関係と正確に同一又は厳密に一致する。既
知のエレクトロンビームパターニング法等を使用
することによつて、アライメントマーク3〜6,
11をそれぞれマスク2,7および8上に、上述
の位置関係を正確に維持して容易に形成すること
ができる。 Alignment marks 3, 4, 5, 6 and 11
The positional relationship between them is determined in advance as follows. The positional relationship between the alignment marks 11 of masks 7 and 8 that is established when masks 7 and 8 are placed side by side is such that the pattern components of the masks are precisely connected to define a precise continuous pattern. The positional relationship between the alignment marks 3 to 6 is exactly the same or exactly matches the positional relationship between the alignment marks 3 to 6. By using a known electron beam patterning method etc., alignment marks 3 to 6,
11 can be easily formed on the masks 2, 7 and 8, respectively, while accurately maintaining the above-mentioned positional relationship.
例えばパターン転写領域1の上半分区域へのパ
ターン転写を最初に望む場合、マスク7は基板の
上半分区域の上又は上方におかれ、しかる後アラ
イメントマーク間の間隔が第4図に示されるよう
にお互いに等しくなるまで特開昭53−090872号に
開示されているような既知の方法で、基板に対す
るマスク7の位置合わせがアライメントマーク
3,4および11を介して適宜行なわれる。この
位置合わせ作業が終わつたら、マスク7と基板の
上半分区域との間に正確な位置関係が確立され、
かくて基板の上半分区域の露光が行なわれる。こ
の露光中アライメントマーク11の区域と同じく
基板の下半分区域は、適当な遮蔽部材によつて露
光ビームに対して保護される。 For example, if it is desired to first transfer the pattern to the upper half area of the pattern transfer area 1, the mask 7 is placed on or above the upper half area of the substrate and then the spacing between the alignment marks is adjusted as shown in FIG. The mask 7 is suitably aligned with the substrate via the alignment marks 3, 4 and 11 in a known manner as disclosed in JP-A-53-090872 until they are equal to each other. After this alignment operation is completed, an accurate positional relationship is established between the mask 7 and the upper half area of the substrate,
The upper half area of the substrate is thus exposed. During this exposure, the area of the alignment mark 11 as well as the area of the lower half of the substrate are protected from the exposure beam by suitable shielding elements.
その後類似パターン転写法がパターン転写領域
1の下半分区域に対して行なわれる。このこと
は、領域1の上半分区域に対してフオトレジスト
材料の処理をするに先立つてあるいは処理した後
のいずれかで行なうのが良い。 A similar pattern transfer method is then performed on the lower half area of the pattern transfer area 1. This may be done either prior to or after processing the photoresist material on the upper half of region 1.
パターン転写領域1上へ転写されるパターン構
成部分の連続性の程度は、(もし現実に製造でき
るならば)領域1を覆う大面積を備えた単一のマ
スクで達成される連続性に対しわずかに劣るもの
である。しかしかかるわずかな劣りは以下の理由
から十分無視することができる。液晶、或る種の
IC,CCD、ラインセンサ等に必要な製造精度は
VLSIのような大面積ICに必要な精度と比べてそ
れ程きびしくない。パターン構成部分間の十分な
程度のアライメントはアライメントマーク3〜6
によつて満足される。 The degree of continuity of the pattern components transferred onto pattern transfer area 1 is only a fraction of the continuity achieved with a single mask with a large area covering area 1 (if it can be practically manufactured). It is inferior to However, such slight inferiority can be completely ignored for the following reasons. liquid crystal, some kind
The manufacturing precision required for IC, CCD, line sensors, etc.
The precision required for large-area ICs such as VLSI is not as severe. Alignment marks 3 to 6 indicate a sufficient degree of alignment between pattern constituent parts.
satisfied by.
パターン転写領域1の区域の各々に対してパタ
ーン転写を繰り返すことを要求される場合に、基
板に形成されるアライメントマーク3〜6および
アライメントマーク11と類似の方法で次のマス
クに形成されるアライメントマークによつて、既
に転写されるパターンとのアライメントを達成し
ながら、次のマスクを通してパターン転写を繰り
返す。 alignment marks 3 to 6 and alignment marks 11 formed on the substrate in a similar manner to alignment marks 11 formed on the next mask when pattern transfer is required to be repeated for each of the areas of pattern transfer area 1; The pattern transfer is repeated through the next mask, achieving alignment with the pattern already transferred by the marks.
第5図は、アライメントマークの位置を決定す
るときなされる考慮を説明するための図面であ
る。第5図の配置において、アライメントマーク
5および6は互いに距離Dだけ離れており、アラ
イメントマーク3および6はそれぞれ距離L4お
よびL5だけ領域1の中心線9から離れている。
L4とL5の和はL2である。同じくアライメントマ
ーク3および6はそれぞれ距離L1およびL3だけ
領域1の対応する縁から離れている。アライメン
トマーク3および4により達成されるアライメン
トが誤差±Δを含むならば、回転方向の誤差即ち
Δθはtan-1(2Δ/D)で与えられる。このとき第
5図で領域1の上縁は距離L1だけアライメント
マーク3から離れているので、X方向にL1・sin
(Δθ)およびY方向にL1[1−cos(Δθ)]だけず
れることとなる。 FIG. 5 is a drawing for explaining the considerations made when determining the position of the alignment mark. In the arrangement of FIG. 5, alignment marks 5 and 6 are separated from each other by a distance D, and alignment marks 3 and 6 are separated from the centerline 9 of region 1 by distances L 4 and L 5 , respectively.
The sum of L 4 and L 5 is L 2 . Similarly, alignment marks 3 and 6 are spaced from the corresponding edges of region 1 by distances L 1 and L 3 respectively. If the alignment achieved by alignment marks 3 and 4 includes an error ±Δ, then the error in the rotational direction, Δθ, is given by tan −1 (2Δ/D). At this time, in Fig. 5, the upper edge of region 1 is separated from alignment mark 3 by distance L 1 , so L 1 · sin
(Δθ) and is shifted by L 1 [1−cos(Δθ)] in the Y direction.
この場合アライメントマークの位置が不等式D
>L1を満足するように決定されるならば問題は
ないが、通常、特に細長い形状のラインセンサの
場合には領域1の寸法限定により不等式D<L1
が成り立つ。このためパターン転写領域の縁部に
おいて±Δ以下の位置ずれが発生する。特にL4
=L5=0(2つのアライメントマークのみが形成
されることを意味する)が満足される場合縁部で
の重ね合わせ精度は最も悪くなる。上記の観点か
ら距離Dを大きくし、アライメントマークを区域
の対応する中心の近くの位置に即ち第5図におい
てL1=L4およびL3=L5を満足する位置に配置す
るのが好ましい。 In this case, the position of the alignment mark is determined by the inequality D
There is no problem if it is determined to satisfy >L 1 , but usually, especially in the case of elongated line sensors, the inequality D<L 1 is satisfied due to the limited dimensions of region 1.
holds true. Therefore, a positional shift of ±Δ or less occurs at the edge of the pattern transfer area. Especially L 4
If =L 5 =0 (meaning that only two alignment marks are formed) is satisfied, the overlay accuracy at the edge is the worst. In view of the above, it is preferable to increase the distance D and to place the alignment marks at positions close to the corresponding centers of the areas, ie at positions satisfying L 1 =L 4 and L 3 =L 5 in FIG.
以上の如く、本発明の基板によれば、比較的大
面積で連続的なパターンをその表面に有すること
ができる。
As described above, according to the substrate of the present invention, a continuous pattern with a relatively large area can be provided on its surface.
第1図は、本発明に従つて基板にアライメント
マークを形成するとき基板とマスクとの位置関係
を概略的に示した平面図である。第2図および第
3図は本発明の基板に対するパターン転写の方法
を概略的に示した平面図である。第4図はアライ
メントを達成するときアライメントマークを示す
拡大図である。第5図は、アライメントマークの
位置を決定する際なされる考慮を説明するための
図である。
1……パターン転写領域、3,4,5,6……
アライメントマーク。
FIG. 1 is a plan view schematically showing the positional relationship between a substrate and a mask when forming alignment marks on a substrate according to the present invention. FIGS. 2 and 3 are plan views schematically showing the method of pattern transfer to a substrate according to the present invention. FIG. 4 is an enlarged view showing the alignment marks when achieving alignment. FIG. 5 is a diagram for explaining the considerations made when determining the position of the alignment mark. 1... Pattern transfer area, 3, 4, 5, 6...
Alignment mark.
Claims (1)
ているアライメントマーク領域と、実素子を構成
するためのパターンの第1部分が前記第1アライ
メントマークを用いて位置決めされ、所定の状態
で焼付けられている第1実素子領域と、前記パタ
ーンの第2部分が前記第2アライメントマークを
用いて位置決めされ、前記第1部分に対して所定
の状態で焼付けられている第2実素子領域を有
し、前記第1並び第2実素子領域は前記アライメ
ントマーク領域を挟まないように配置されている
ことを特徴とするパターン形成基板。1. An alignment mark area in which the first and second alignment marks are formed and a first part of a pattern for forming an actual device are positioned using the first alignment mark and are printed in a predetermined state. a first real element region; and a second real element region in which a second part of the pattern is positioned using the second alignment mark and is printed in a predetermined state with respect to the first part; A pattern-formed substrate characterized in that the first and second rows of real element regions are arranged so as not to sandwich the alignment mark region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62123863A JPS6312133A (en) | 1987-05-22 | 1987-05-22 | Pattern forming substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62123863A JPS6312133A (en) | 1987-05-22 | 1987-05-22 | Pattern forming substrate |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59035330A Division JPS60180119A (en) | 1984-02-28 | 1984-02-28 | Alignment mark creation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6312133A JPS6312133A (en) | 1988-01-19 |
| JPH0451967B2 true JPH0451967B2 (en) | 1992-08-20 |
Family
ID=14871247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62123863A Granted JPS6312133A (en) | 1987-05-22 | 1987-05-22 | Pattern forming substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6312133A (en) |
-
1987
- 1987-05-22 JP JP62123863A patent/JPS6312133A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6312133A (en) | 1988-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4883359A (en) | Alignment method and pattern forming method using the same | |
| EP0061536B1 (en) | Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method | |
| JPS6227729B2 (en) | ||
| US6027859A (en) | Semiconductor substrate having extended scribe line test structure and method of fabrication thereof | |
| JPH0451967B2 (en) | ||
| US5665645A (en) | Method of manufacturing a semiconductor device using reticles | |
| JPS63275115A (en) | Pattern forming method for semiconductor device | |
| JPH10213896A (en) | Reticle | |
| JP2748029B2 (en) | How to create alignment marks | |
| JPH0362010B2 (en) | ||
| JPH118184A (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
| JPS60180119A (en) | Alignment mark creation method | |
| JPH0144009B2 (en) | ||
| JP3624920B2 (en) | Exposure method | |
| KR20040059251A (en) | Overlay mark with multiple box-type marks on one layer | |
| KR0147641B1 (en) | Reticle and method for forming align-key pattern using it | |
| JPS588132B2 (en) | Integrated circuit manufacturing method | |
| JPH0495956A (en) | Lithography mask and mask pattern transferring method | |
| JPS622764Y2 (en) | ||
| JPH10154649A (en) | Aligning method of photomask | |
| JP2764925B2 (en) | Method for manufacturing semiconductor device | |
| JPS63309953A (en) | Photomask | |
| JPS63107023A (en) | Reduction projection exposure device | |
| JPH05165195A (en) | Glass mask and manufacture of semiconductor device by using this glass mask | |
| JPH01117322A (en) | Reduction stepper |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |