JPH0453443B2 - - Google Patents
Info
- Publication number
- JPH0453443B2 JPH0453443B2 JP61037778A JP3777886A JPH0453443B2 JP H0453443 B2 JPH0453443 B2 JP H0453443B2 JP 61037778 A JP61037778 A JP 61037778A JP 3777886 A JP3777886 A JP 3777886A JP H0453443 B2 JPH0453443 B2 JP H0453443B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- collector
- power supply
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
〔産業上の利用分野〕
この発明は、基準電位から片方の電位にしか変
動しない入力信号が入力される差動増幅器に関す
るものである。
〔従来の技術〕
第３図は従来の差動増幅器の一例を示す回路図
である。この図で、１は入力端子で、NPNトラ
ンジスタQ1のベースに接続されている。NPNト
ランジスタQ1はNPNトランジスタQ2と差動対を
なし、それぞれのエミツタは抵抗器R1で互いに
接続されている。またNPNトランジスタQ2のエ
ミツタには電流源IEが接続されている。NPNト
ランジスタQ2のコレクタには電源（図示せず）
の電圧（以下単に電源電圧という）Vccが接続さ
れ、NPNトランジスタQ1のコレクタはダイオー
ドD1のカソードに接続されるとともに、PNPト
ランジスタQ3のベースに接続されている。ダイ
オードD1とPNPトランジスタQ3とは、１対１の
電流比の電流ミラー回路３を構成しており、ダイ
オードD1のアノードおよびPNPトランジスタQ3
のエミツタはそれぞれ電源電圧Vccに接続されて
いる。NPNトランジスタQ2のベースには基準電
源（図示せず）の電圧（以下基準電圧という）
Vsが接続され、PNPトランジスタQ3のコレクタ
は出力端子２に接続されている。
この差動増幅器においては、入力端子１の電位
に対して出力端子２から流出する電流の伝達特性
が、第４図に示すようになり、第５図に示すよう
な基準電圧Vsより高い電位にしか変化しない信
号、例えばビデオカメラの輝度信号を入力信号と
して増幅する場合、通常の差動増幅器に比べて電
流が半分で同じダイナミツクレンジを確保できる
ので、よく用いられる。
〔発明が解決しようとする問題点〕
しかし、上記のような従来の差動増幅器では、
入力電圧Viが基準電圧Vs、いわゆる黒レベルに
ある時、出力端子２にはオフセツト電流Isが流出
し、次段の信号処理がしにくくなるという問題点
があつた。
この発明は、かかる問題点を解決するためにな
されたもので、入力信号の電圧が基準電圧と等し
い時に、出力端子にオフセツト電流が流出しない
差動増幅器を得ることを目的とする。
〔問題点を解決するための手段〕
この発明に係る差動増幅器は、そのベースが入
力端子に接続され、エミツタが第１の抵抗器を介
して電流源に接続された第１のトランジスタと、
そのベースが基準電源に接続され、エミツタが前
記電流源に接続され、コレクタが電源に接続され
た第２のトランジスタと、第１のトランジスタの
コレクタに接続され、第１のトランジスタのコレ
クタ電流に応じた電流を出力端子に出力する電流
ミラー回路とから構成された差動増幅器におい
て、そのベースが前記基準電源に接続され、エミ
ツタが第２の抵抗器を介して前記電流源に接続さ
れ、コレクタが前記電流ミラー回路の出力に接続
された第３のトランジスタを備え、前記第２の抵
抗器の抵抗値を入力端子に印加される入力電圧が
前記基準電源の電圧と等しい時に、前記第３のト
ランジスタのコレクタ電流が前記電流ミラー回路
より出力される電流と等しくなるように設定され
たものである。
〔作 用〕
この発明においては、入力端子に印加される入
力電圧が基準電源の電圧と等しい時に、第３のト
ランジスタのコレクタ電流が電流ミラー回路より
出力される電流と等しくなり、出力端子にオフセ
ツト電流が流出しない。
〔実施例〕
第１図はこの発明の差動増幅器の一実施例を示
す回路図である。この図において、第３図と同一
符号は同一部分を示し、Q4はNPNトランジスタ
である。
第１図に示すようにこの発明の差動増幅器は、
第３図に示した従来の差動増幅器に抵抗器R2と
NPNトランジスタQ4が付加された構成となつて
おり、NPNトランジスタQ4のベースはNPNト
ランジスタQ2のベースと同様に基準電圧Vsに接
続され、エミツタは抵抗器R2を介して電流源IEに
接続され、コレクタはPNPトランジスタQ3のコ
レクタに接続されている。
次に動作について説明する。
入力電圧Viが基準電圧Vsと等しい時、NPNト
ランジスタQ1とNPNトランジスタQ4には回路の
対称性から等しい電流が流れるが、ダイオード
D1とPNPトランジスタQ3とで構成される１対１
の電流比の電流ミラー回路３により、PNPトラ
ンジスタQ3のコレクタ電流がNPNトランジスタ
Q1のコレクタ電流と等しくなる。したがつて、
出力端子２からオフセツト電流が流出しなくな
り、その伝達特性は第２図に示すようになる。
なお、上記実施例では、NPNトランジスタQ1
のベースに入力端子１を接続した場合について説
明したが、入力電圧Viが基準電圧Vsよりも低い
方に変動する場合には、NPNトランジスタQ2の
ベースに入力端子１を接続すればよいほか、差動
対を構成するトランジスタとしてPNPトランジ
スタを用いてもよい。
また以下に、特許請求の範囲と実施例における
各部の対応を示す。
[Industrial Application Field] The present invention relates to a differential amplifier to which an input signal that changes from a reference potential to only one potential is input. [Prior Art] FIG. 3 is a circuit diagram showing an example of a conventional differential amplifier. In this figure, 1 is the input terminal, which is connected to the base of the NPN transistor Q1 . The NPN transistor Q 1 forms a differential pair with the NPN transistor Q 2 , and their emitters are connected to each other by a resistor R 1 . Further, a current source IE is connected to the emitter of the NPN transistor Q2 . The collector of NPN transistor Q2 has a power supply (not shown)
The collector of the NPN transistor Q1 is connected to the cathode of the diode D1 and the base of the PNP transistor Q3 . The diode D 1 and the PNP transistor Q 3 constitute a current mirror circuit 3 with a current ratio of 1:1, and the anode of the diode D 1 and the PNP transistor Q 3
The emitters of each are connected to the power supply voltage Vcc. The base of the NPN transistor Q 2 is connected to the voltage of a reference power supply (not shown) (hereinafter referred to as reference voltage).
V s is connected, and the collector of the PNP transistor Q 3 is connected to the output terminal 2. In this differential amplifier, the transfer characteristics of the current flowing out from the output terminal 2 with respect to the potential of the input terminal 1 are as shown in FIG. 4, and the potential higher than the reference voltage V s as shown in FIG. When amplifying a signal that only changes as an input signal, such as a video camera's brightness signal, it is often used because it can secure the same dynamic range with half the current compared to a normal differential amplifier. [Problems to be solved by the invention] However, in the conventional differential amplifier as described above,
When the input voltage V i is at the reference voltage V s , the so-called black level, an offset current I s flows out to the output terminal 2, making it difficult to perform signal processing at the next stage. The present invention was made to solve this problem, and an object of the present invention is to provide a differential amplifier in which no offset current flows to the output terminal when the voltage of the input signal is equal to the reference voltage. [Means for solving the problem] A differential amplifier according to the present invention includes a first transistor whose base is connected to an input terminal and whose emitter is connected to a current source via a first resistor;
a second transistor whose base is connected to a reference power supply, whose emitter is connected to the current source and whose collector is connected to the power supply; In the differential amplifier, the base is connected to the reference power supply, the emitter is connected to the current source via a second resistor, and the collector is connected to the current source through a second resistor. a third transistor connected to the output of the current mirror circuit, the third transistor changing the resistance value of the second resistor when the input voltage applied to the input terminal is equal to the voltage of the reference power supply; The collector current is set to be equal to the current output from the current mirror circuit. [Operation] In this invention, when the input voltage applied to the input terminal is equal to the voltage of the reference power supply, the collector current of the third transistor becomes equal to the current output from the current mirror circuit, and an offset is generated at the output terminal. No current flows out. [Embodiment] FIG. 1 is a circuit diagram showing an embodiment of the differential amplifier of the present invention. In this figure, the same reference numerals as in FIG. 3 indicate the same parts, and Q4 is an NPN transistor. As shown in FIG. 1, the differential amplifier of the present invention is
In the conventional differential amplifier shown in Figure 3, resistor R 2 and
The configuration is such that an NPN transistor Q 4 is added, and the base of the NPN transistor Q 4 is connected to the reference voltage V s like the base of the NPN transistor Q 2 , and the emitter is connected to the current source I through the resistor R 2 . E and its collector is connected to the collector of PNP transistor Q3 . Next, the operation will be explained. When the input voltage V i is equal to the reference voltage V s , equal currents flow through the NPN transistor Q 1 and NPN transistor Q 4 due to the symmetry of the circuit, but the diode
One-to-one consisting of D 1 and PNP transistor Q 3
Due to the current mirror circuit 3 with a current ratio of , the collector current of the PNP transistor Q 3 is
It becomes equal to the collector current of Q1 . Therefore,
No offset current flows out from the output terminal 2, and its transfer characteristic becomes as shown in FIG. Note that in the above embodiment, the NPN transistor Q 1
We have explained the case where input terminal 1 is connected to the base of Q2, but if the input voltage V i fluctuates lower than the reference voltage V s , it is sufficient to connect input terminal 1 to the base of NPN transistor Q2 . In addition, PNP transistors may be used as the transistors forming the differential pair. Further, the correspondence between the claims and each part in the embodiments will be shown below.
この発明は以上説明したとおり、そのベースが
入力端子に接続され、エミツタが第１の抵抗器を
介して電流源に接続された第１のトランジスタ
と、そのベースが基準電源に接続され、エミツタ
が前記電流源に接続され、コレクタが電源に接続
された第２のトランジスタと、前記第１のトラン
ジスタのコレクタに接続され、前記第１のトラン
ジスタのコレクタ電流に応じた電流を出力端子に
出力する電流ミラー回路とから構成された差動増
幅器において、そのベースが前記基準電源に接続
され、エミツタが第２の抵抗器を介して前記電流
源に接続され、コレクタが前記電流ミラー回路の
出力に接続された第３のトランジスタを備え、前
記第２の抵抗器の抵抗値を入力端子に印加される
入力電圧が前記基準電源の電圧と等しい時に、前
記第３のトランジスタのコレクタ電流が前記電流
ミラー回路より出力される電流と等しくなるよう
に設定したので、入力端子に印加される入力電圧
が前記基準電源の電圧と等しい時に出力端子より
オフセツト電流が流出しないという効果がある。
As explained above, this invention includes a first transistor whose base is connected to an input terminal and whose emitter is connected to a current source via a first resistor, and whose base is connected to a reference power supply and whose emitter is connected to a current source through a first resistor. a second transistor connected to the current source and having its collector connected to a power supply; and a current connected to the collector of the first transistor and outputting a current corresponding to the collector current of the first transistor to an output terminal. and a mirror circuit, the base of which is connected to the reference power source, the emitter connected to the current source via a second resistor, and the collector connected to the output of the current mirror circuit. a third transistor having a resistance value of the second resistor, when the input voltage applied to the input terminal is equal to the voltage of the reference power supply, the collector current of the third transistor is equal to or less than the current mirror circuit; Since the current is set to be equal to the output current, there is an effect that no offset current flows out from the output terminal when the input voltage applied to the input terminal is equal to the voltage of the reference power supply.
第１図はこの発明の差動増幅器の一実施例を示
す回路図、第２図は同じく伝達特性を示す図、第
３図は従来の差動増幅器の一例を示す回路図、第
４図は同じく伝達特性を示す図、第５図は入力信
号波形を示す図である。
図において、１は入力端子、２は出力端子、３
は電流ミラー回路、Q1，Q2，Q4はNPNトランジ
スタ、R1，R2は抵抗器、IEは電流源、Vccは電源
電圧、Vsは基準電圧、Viは入力電圧である。な
お、各図中の同一符号は同一または相当部分を示
す。
FIG. 1 is a circuit diagram showing an embodiment of the differential amplifier of the present invention, FIG. 2 is a diagram also showing transfer characteristics, FIG. 3 is a circuit diagram showing an example of a conventional differential amplifier, and FIG. 4 is a circuit diagram showing an example of a conventional differential amplifier. Similarly, FIG. 5 is a diagram showing the transfer characteristics, and FIG. 5 is a diagram showing the input signal waveform. In the figure, 1 is an input terminal, 2 is an output terminal, and 3 is an input terminal.
is a current mirror circuit, Q 1 , Q 2 , Q 4 are NPN transistors, R 1 , R 2 are resistors, I E is a current source, Vcc is a power supply voltage, V s is a reference voltage, and V i is an input voltage. . Note that the same reference numerals in each figure indicate the same or corresponding parts.
Claims (1)
が第１の抵抗器を介して電流源に接続された第１
のトランジスタと、そのベースが基準電源に接続
され、エミツタが前記電流源に接続され、コレク
タが電源に接続された第２のトランジスタと、前
記第１のトランジスタのコレクタに接続され、前
記第１のトランジスタのコレクタ電流に応じた電
流を出力端子に出力する電流ミラー回路とから構
成された差動増幅器において、そのベースが前記
基準電源に接続され、エミツタが第２の抵抗器を
介して前記電流源に接続され、コレクタが前記電
流ミラー回路の出力に接続された第３のトランジ
スタを備え、前記第２の抵抗器の抵抗値を前記入
力端子に印加される入力電圧が前記基準電源の電
圧と等しい時に、前記第３のトランジスタのコレ
クタ電流が前記電流ミラー回路より出力される電
流と等しくなるように設定したことを特徴とする
差動増幅器。1 A first circuit whose base is connected to the input terminal and whose emitter is connected to the current source through the first resistor.
a second transistor whose base is connected to a reference power supply, whose emitter is connected to the current source and whose collector is connected to the power supply; In a differential amplifier configured with a current mirror circuit that outputs a current corresponding to the collector current of a transistor to an output terminal, its base is connected to the reference power supply, and its emitter is connected to the current source through a second resistor. a third transistor whose collector is connected to the output of the current mirror circuit, the resistance value of the second resistor being set such that the input voltage applied to the input terminal is equal to the voltage of the reference power supply. A differential amplifier characterized in that the collector current of the third transistor is set to be equal to the current output from the current mirror circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61037778A JPS62194715A (en) | 1986-02-20 | 1986-02-20 | Differential amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61037778A JPS62194715A (en) | 1986-02-20 | 1986-02-20 | Differential amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62194715A JPS62194715A (en) | 1987-08-27 |
| JPH0453443B2 true JPH0453443B2 (en) | 1992-08-26 |
Family
ID=12506944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61037778A Granted JPS62194715A (en) | 1986-02-20 | 1986-02-20 | Differential amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62194715A (en) |
-
1986
- 1986-02-20 JP JP61037778A patent/JPS62194715A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62194715A (en) | 1987-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4437023A (en) | Current mirror source circuitry | |
| JPH10123182A (en) | Window comparator circuit | |
| JPH0770935B2 (en) | Differential current amplifier circuit | |
| JP2591301B2 (en) | Line characteristic circuit | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPH0453443B2 (en) | ||
| JPH04127703A (en) | Operational amplifier | |
| JP3107590B2 (en) | Current polarity conversion circuit | |
| JP2902277B2 (en) | Emitter follower output current limiting circuit | |
| JPH0145766B2 (en) | ||
| JPH03112214A (en) | Voltage comparator | |
| JPH0151207B2 (en) | ||
| JP3627368B2 (en) | Amplifier | |
| JP2723563B2 (en) | Variable current source | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JP2797620B2 (en) | Comparison circuit | |
| JPH03196279A (en) | Operational amplifier | |
| JP2602984Y2 (en) | Differential amplifier circuit | |
| JP2900688B2 (en) | Limiter circuit | |
| JP3290264B2 (en) | Gamma correction circuit | |
| JP3172310B2 (en) | Buffer circuit | |
| JPH11136105A (en) | Voltage comparator circuit | |
| JPH0548350A (en) | Output buffer circuit provided with alarm function | |
| JPH02162837A (en) | Semiconductor integrated circuit | |
| JPH06236219A (en) | Constant current circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |