Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0454279B2 - - Google Patents
[go: Go Back, main page]

JPH0454279B2 - - Google Patents

Info

Publication number
JPH0454279B2
JPH0454279B2 JP29340687A JP29340687A JPH0454279B2 JP H0454279 B2 JPH0454279 B2 JP H0454279B2 JP 29340687 A JP29340687 A JP 29340687A JP 29340687 A JP29340687 A JP 29340687A JP H0454279 B2 JPH0454279 B2 JP H0454279B2
Authority
JP
Japan
Prior art keywords
signal
slave
busy
terminal
trigger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP29340687A
Other languages
Japanese (ja)
Other versions
JPH01134686A (en
Inventor
Nobuhisa Kawamura
Noboru Unosawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP29340687A priority Critical patent/JPH01134686A/en
Publication of JPH01134686A publication Critical patent/JPH01134686A/en
Publication of JPH0454279B2 publication Critical patent/JPH0454279B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)
  • Small-Scale Networks (AREA)
  • Selective Calling Equipment (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、測定器接続網に関するものであり、
詳しくは、複数の測定器を接続して測定器相互間
で測定に関連したシーケンス制御が行えるように
したものである。
[Detailed Description of the Invention] (Industrial Application Field) The present invention relates to a measuring device connection network,
Specifically, a plurality of measuring instruments are connected so that sequence control related to measurement can be performed between the measuring instruments.

(従来の技術) 複数の測定器をバス接続して計測システムを構
築するのにあたつては、一般にIEEE488バス
(GPIB)が用いられている。
(Prior Art) The IEEE488 bus (GPIB) is generally used to construct a measurement system by connecting multiple measuring instruments via a bus.

また、デジタルボルトメータ(以下DMMとい
う)には外部特製開始信号入力端子とA/D変換
終了信号出力端子を設けられたものが多く、入力
切換器にも開始信号出力端子と終了信号入力端子
を有するものがあり、これら入力切換器とDMM
とを組み合わせて簡単な測定シーケンス制御を行
うことができる。
Additionally, many digital voltmeters (hereinafter referred to as DMM) are equipped with an external special start signal input terminal and an A/D conversion end signal output terminal, and the input switch also has a start signal output terminal and an end signal input terminal. Some have these input switchers and DMMs.
Simple measurement sequence control can be performed in combination with

(発明が解決しようとする問題点) しかし、前者のGPIBはバスに接続される機器
の間でのデータの授受を主な目的とするものであ
り、バスの制御が複雑であることから制御用のコ
ンピユータが必要になる。そして、このような
GPIBで構築された計測システムで測定に関連し
たシーケンス制御を行うのにあたつては、各測定
器固有の待ち時間、例えば入力切換器の場合には
入力切換指令に応答して実際に入旅切換器が静定
するまでの時間を予めプログラムに組み込んでお
かなければならず、不便である。
(Problem to be solved by the invention) However, the main purpose of the former GPIB is to exchange data between devices connected to the bus, and because bus control is complicated, it is not suitable for control purposes. computer is required. And something like this
When performing measurement-related sequence control in a measurement system built with GPIB, it is important to consider the waiting time unique to each measuring device, for example, in the case of an input switch, the actual waiting time in response to an input switching command. This is inconvenient because the time required for the switch to settle must be programmed in advance.

一方、後者の入力切換器とDMMの組み合わせ
は、ツエナーダイオードの基準電圧源の出力電圧
や演算増幅器の零ドリフト電圧の測定などのよう
に複数の被測定物の出力だけを入力切換器で切り
換えて測定する場合には充分有効である。ところ
が、例えば複数の演算増幅器やA/D変換器など
の直線性を測定するためには電圧発生器の出力電
圧を被測定物に加えなければならないことから、
電圧発生器と入力切換器とDMMをカスケード接
続する必要があり、現状の2本のケーブルだけで
は測定制御は行えない。
On the other hand, the latter combination of an input switch and a DMM uses an input switch to switch only the output of multiple devices under test, such as when measuring the output voltage of a Zener diode reference voltage source or the zero-drift voltage of an operational amplifier. It is sufficiently effective for measurements. However, in order to measure the linearity of multiple operational amplifiers or A/D converters, for example, the output voltage of a voltage generator must be applied to the object under test.
It is necessary to connect the voltage generator, input switch, and DMM in cascade, and measurement control cannot be performed using the current two cables.

本発明は、このような点に着目したものであ
り、その目的は、比較的簡単な構成で、カスケー
ド接続された複数の測定器による測定シーケンス
制御が行える測定器接続網を提供することにあ
る。
The present invention has focused on these points, and its purpose is to provide a measuring device connection network that can perform measurement sequence control using a plurality of cascade-connected measuring devices with a relatively simple configuration. .

(問題点を解決するための手段) 本発明の測定器接続網は、 複数の測定器をバス接続して計測システムを構
築するのにあたつて、 各測定器に、マスタートリガ端子、第1スレー
ブトリガ端子、第2スレーブトリガ端子、第1ビ
ジー端子、第2ビジー端子およびコモン端子を有
するコネクタと、マスターノードまたはスレーブ
ノードであることを選択的に設定するノード設定
機構と、第1スレーブトリガ端子と第2スレーブ
トリガ端子を接続し電源投入により接点が開かれ
る第1のスイツチと、第1ビジー端子と第2ビジ
ー端子を接続し電源投入により接点が開かれる第
2のスイツチを設け、 各測定器のマスタートリガ端子相互を第1のケ
ーブルで接続するとともにコモン端子相互を第2
のケーブルで接続し、隣接する測定器の第1スレ
ーブトリガ端子と第2スレーブトリガ端子を第3
のケーブルで接続し、隣接する測定器の第1ビジ
ー端子と第2ビジー端子を第4のケーブルで第3
のケーブルと同一方向に接続することを特徴とす
る。
(Means for Solving the Problems) The measuring device connection network of the present invention has a master trigger terminal, a first A connector having a slave trigger terminal, a second slave trigger terminal, a first busy terminal, a second busy terminal, and a common terminal, a node setting mechanism for selectively setting a master node or a slave node, and a first slave trigger terminal. A first switch that connects the terminal and the second slave trigger terminal and whose contacts are opened when the power is turned on, and a second switch that connects the first busy terminal and the second busy terminal and whose contacts are opened when the power is turned on. Connect the master trigger terminals of the measuring instruments with the first cable, and connect the common terminals with the second cable.
cable, and connect the first slave trigger terminal and second slave trigger terminal of the adjacent measuring instrument to the third slave trigger terminal.
Connect the 1st busy terminal and 2nd busy terminal of the adjacent measuring device to the 3rd busy terminal with the 4th cable.
It is characterized by being connected in the same direction as the cable.

(実施例) 以下、図面を用いて本発明の実施例を詳細に説
明する。
(Example) Hereinafter, an example of the present invention will be described in detail using the drawings.

第1図は、本発明で用いる測定器のバスインタ
フエースの一実施例を示す回路図である。第1図
において、1はコネクタであり、該コネクタ1に
は、マスタートリガ端子T1、第1スレーブトリ
ガ端子T2、第2スレーブトリガ端子T3、第1ビ
ジー端子T4、第2ビジー端子T5およびコモン端
子T6が設けられている。2は第1スレーブトリ
ガ端子T2と第2スレーブトリガ端子T3を接続す
る第1のスイツチであり、接点は常時は閉じられ
ていて電源投入により開かれる。3は第1ビジー
端子T4と第2ビジー端子T5を接続する第2のス
イツチであり、接点は第1のスイツチ2と同様に
常時は閉じられていて電源投入により開かれる。
4はマスターノードまたはスレーブノードである
ことを選択的に設定するノード設定機構であり、
その出力信号は入出力制御部5に加えられてい
る。この入出力制御部5には、ノード設定機構4
が出力信号の外、設定器内部からマスタートリガ
信号、レデイ信号およびトリガ選択信号が加えら
れている。そして、この入出力制御部5から測定
器内部に対して、スタート信号およびエンド信号
が出力される。なお、エンド信号は測定器がマス
ターノードとして用いられるときのみ有効にな
り、トリガ選択信号はスレーブノードとして用い
られる時のみ有効になる。6はドライバ/レシー
バであり、コネクタ1と入出力制御部5との間に
接続されていて、マスタートリガ信号、第1スレ
ーブトリガ信号、第2スレーブトリガ信号、第1
ビジー信号および第2ビジー信号の送受を行う。
FIG. 1 is a circuit diagram showing one embodiment of a bus interface of a measuring instrument used in the present invention. In FIG. 1, 1 is a connector, and the connector 1 includes a master trigger terminal T 1 , a first slave trigger terminal T 2 , a second slave trigger terminal T 3 , a first busy terminal T 4 , and a second busy terminal. T 5 and common terminal T 6 are provided. 2 is a first switch that connects the first slave trigger terminal T2 and the second slave trigger terminal T3 , and the contact is normally closed and opened when the power is turned on. 3 is a second switch that connects the first busy terminal T 4 and the second busy terminal T 5 ; the contact is normally closed like the first switch 2, and is opened when the power is turned on.
4 is a node setting mechanism that selectively sets the node to be a master node or a slave node;
The output signal is applied to the input/output control section 5. This input/output control unit 5 includes a node setting mechanism 4.
In addition to the output signal, a master trigger signal, ready signal, and trigger selection signal are added from inside the setting device. Then, a start signal and an end signal are outputted from this input/output control section 5 to the inside of the measuring instrument. Note that the end signal is valid only when the measuring instrument is used as a master node, and the trigger selection signal is valid only when the measuring instrument is used as a slave node. Reference numeral 6 denotes a driver/receiver, which is connected between the connector 1 and the input/output control section 5 and receives a master trigger signal, a first slave trigger signal, a second slave trigger signal, and a first slave trigger signal.
Transmits and receives a busy signal and a second busy signal.

第2図は、複数の測定器間のコネクタ1a〜1
Cの接続説明図である。各測定器のコネクタ1a
〜1cのマスタートリガ端子T1相互は第1のケ
ーブルL1で接続され、コモン端子T6相互は第2
のケーブルL2で接続され、隣接する測定器の第
1スレーブトリガ端子T2と第2スレーブトリガ
端子T3は第3のケーブルL3で接続され、隣接す
る測定器の第1ビジー端子T4と第2ビジー端子
T5は第4のケーブルL4で第3のケーブルL3と同
一方向に接続されている。
Figure 2 shows connectors 1a to 1 between multiple measuring instruments.
It is a connection explanatory diagram of C. Connector 1a of each measuring instrument
The master trigger terminals T 1 of ~1c are connected to each other by the first cable L 1 , and the common terminals T 6 to each other are connected to the second
The first slave trigger terminal T 2 and the second slave trigger terminal T 3 of the adjacent measuring instrument are connected by a third cable L 3 , and the first busy terminal T 4 of the adjacent measuring instrument and the second busy terminal
T 5 is connected by a fourth cable L 4 to the third cable L 3 in the same direction.

このような構成において、マスターノードに設
定されている測定器は、測定開始と同時にマスタ
ートリガ端子T1に出力されるマスタートリガ信
号を真にし、内部回路にスタート信号を出力す
る。そして、内部回路がレデイ状態になると、第
1スレーブトリガ端子T2に出力される第1スレ
ーブトリガ信号を真にし、第2スレーブトリガ端
子T3に出力される第2スレーブトリガ信号も真
にする。このようにして各スレーブトリガ端子
T2とT3に出力される各スレーブトリガ信号を真
にしたm秒経過後から第1ビジー端子T4と第2
ビジー端子T5を観測し、各信号が共に偽になつ
たら予め設定された次のステツプに進む。
In such a configuration, the measuring instrument set as the master node makes the master trigger signal output to the master trigger terminal T1 true at the same time as the start of measurement, and outputs a start signal to the internal circuit. When the internal circuit becomes ready, the first slave trigger signal output to the first slave trigger terminal T2 becomes true, and the second slave trigger signal output to the second slave trigger terminal T3 also becomes true. . In this way each slave trigger terminal
After m seconds have passed since each slave trigger signal output to T 2 and T 3 becomes true, the first busy terminal
Observe the busy terminal T5 , and if each signal becomes false, proceed to the next preset step.

これに対し、スレーブノードに設定されている
測定器は次のように動作する。まず、測定開始に
先立つて、マスタートリガ信号で起動されるかス
レーブトリガ信号で起動されるかをトリガ選択信
号で選択設定する。第1スレーブトリガ信号また
は第2スレーブトリガ信号のいずれかが到達する
までは各スレーブトリガ信号系統および各ビジー
信号系統はいずれも入力モードに設定しておく。
そして、第1スレーブトリガ信号または第2スレ
ーブトリガ信号のいずれかが到達したら到達した
信号系統のビジー信号系統をn(n<m)秒以内
に出力モードにし、出力されるビジー信号を真に
する。このとき、スレーブトリガ信号で起動され
るように設定されている場合には、内部回路にス
タート信号を出力する。内部回路がレデイになる
と、あるいはレデイになつていると、他のスレー
ブトリガ信号系統を出力モードにして出力される
スレーブトリガ信号を真にする。スレーブトリガ
信号を出力してm秒経過後に入力モードになつて
いる信号系統のビジー信号を観測し、偽になつた
ら(あるいは偽になつていたら)出力モードにな
つている信号系統のビジー信号を偽にする。マス
タートリガ信号で起動されるように設定されてい
る場合には、マスタートリガ信号が到達すること
により内部回路にスタート信号を出力する。この
場合、ビジー信号は、スレーブトリガ信号で起動
される場合と同様に、スレーブトリガ信号が到達
してから出力されることになる。
On the other hand, the measuring device set as a slave node operates as follows. First, before starting measurement, a trigger selection signal is used to select and set whether to be activated by a master trigger signal or a slave trigger signal. Each slave trigger signal system and each busy signal system are both set to input mode until either the first slave trigger signal or the second slave trigger signal arrives.
Then, when either the first slave trigger signal or the second slave trigger signal arrives, the busy signal system of the signal system that arrived is set to output mode within n (n<m) seconds, and the output busy signal becomes true. . At this time, if it is set to be activated by a slave trigger signal, a start signal is output to the internal circuit. When the internal circuit becomes ready, or if it has become ready, other slave trigger signal systems are set to output mode and the output slave trigger signal is made true. Observe the busy signal of the signal system that is in input mode after outputting the slave trigger signal, and if it becomes false (or if it becomes false), check the busy signal of the signal system that is in output mode. make it false If it is set to be activated by a master trigger signal, a start signal is output to the internal circuit when the master trigger signal arrives. In this case, the busy signal will be output after the slave trigger signal arrives, similar to when activated by the slave trigger signal.

第3図はマスターノードとスレーブノードの接
続例図であり、aは下方に配置されているマスタ
ートードから上方に配置されているスレーブノー
ドにトリガ信号が順次伝送されるとともに上方に
配置されているスレーブノードから下方に配置さ
れているマスターノードにビジー信号が順次戻さ
れる状態を示し、bは中央に配置されているマス
ターノードから上下に配置されているスレーブノ
ードにトリガ信号が順次伝送されるとともに上下
に配置されているスレーブノードから中央に配置
されているマスターノードにビジー信号が順次戻
される状態を示し、cは上方に配置されているマ
スターノードから下方に配置されているスレーブ
ノードにトリガ信号が順次伝送されるとともに下
方に配置されているスレーブノードから上方に配
置されているマスターノードにビジー信号が順次
戻される状態を示している。
Figure 3 is a diagram showing an example of the connection between a master node and a slave node, in which a trigger signal is sequentially transmitted from the master node located at the bottom to the slave node located at the top. b shows a state in which the busy signal is sequentially returned from the slave node to the master node located below, and b indicates that the trigger signal is sequentially transmitted from the master node located in the center to the slave nodes located above and below. This shows a state in which the busy signal is sequentially returned from the slave nodes arranged above and below to the master node arranged in the center, and c indicates a trigger signal from the master node arranged above to the slave node arranged below. The figure shows a state in which busy signals are sequentially transmitted from the lower slave node to the upper master node.

第4図は複数i台のDMMの1台をマスターノ
ードとし、残 すべてをスレーブノードとしてマ
スタートリガ信号で同時にトリガをかけて複数i
台の測定対象物DUTの電圧を測定する場合の接
続図を示している。
Figure 4 shows that one of the i DMMs is the master node, and all the others are slave nodes, and multiple i DMMs are triggered simultaneously by the master trigger signal.
This figure shows a connection diagram when measuring the voltage of the measurement target DUT on the stand.

第5図は、第4図の動作を説明するためのタイ
ミングチヤートであり、信号はすべてLアクテイ
ブとする。第5図において、a〜dはマスターノ
ードに関連した信号であつて、aはマスタートリ
ガの出力信号を示し、bはスレーブトリガiの出
力信号を示し、cはビジーiの入力信号を示し、
dは内部回路のレデイ信号を示している。e〜i
はスレーブノード1に関連した信号であつて、e
はスレーブトリガjの入力信号を示し、fはビジ
ーjの出力信号を示し、gはスレーブトリガiの
出力信号を示し、hはビジーiの入力信号を示
し、iは内部回路のレデイ信号を示している。j
〜nはスレーブノード(i−1)に関連した信号
てあつて、jはスレーブトリガjの入力信号を示
し、kはビジーjの出力信号を示し、lはスレー
ブトリガiの出力信号を示し、mはビジーiの入
力信号を示し、nは内部回路のレデイ信号を示し
ている。
FIG. 5 is a timing chart for explaining the operation of FIG. 4, and all signals are assumed to be L active. In FIG. 5, a to d are signals related to the master node, a indicates the output signal of the master trigger, b indicates the output signal of the slave trigger i, c indicates the input signal of the busy i,
d indicates a ready signal of the internal circuit. e~i
is a signal related to slave node 1, and e
indicates the input signal of slave trigger j, f indicates the output signal of busy j, g indicates the output signal of slave trigger i, h indicates the input signal of busy i, and i indicates the ready signal of the internal circuit. ing. j
~n is a signal related to the slave node (i-1), j indicates the input signal of slave trigger j, k indicates the output signal of busy j, l indicates the output signal of slave trigger i, m indicates a busy i input signal, and n indicates a ready signal of the internal circuit.

マスタートリガの出力信号が真になることによ
りマスターノードおよび各スレーブノードの内部
回路のレデイ信号はほぼ同時に偽(ノツトレデ
イ)になり、測定のためのA/D変換を開始す
る。各ノードのレデイ信号は、A/D変換が終了
することにより真になる。マスターノードのレデ
イ信号が真になることにより、マスターノードの
スレーブトリガiの出力信号およびスレーブノー
ド1のスレーブトリガjの入力信号も真になる。
When the output signal of the master trigger becomes true, the ready signals of the internal circuits of the master node and each slave node become false (not ready) almost simultaneously, and A/D conversion for measurement is started. The ready signal of each node becomes true upon completion of A/D conversion. When the ready signal of the master node becomes true, the output signal of the slave trigger i of the master node and the input signal of the slave trigger j of the slave node 1 also become true.

スレーブノード1は、このスレーブトリガjの
入力信号と内部回路のレデイ信号との論理積を取
り、両方の信号が真の場合にのみビジーjの出力
信号およびスレーブトリガiの出力信号を真にす
る。スレーブノード1のビジーjの出力信号が真
になることによりマスターノードのビジーiの入
力信号も真になる。一方、スレーブトリガiの出
力信号が真になることにより、スレーブノード
(i−1)のスレーブトリガjの入力信号も真に
なる。
Slave node 1 performs an AND operation between the input signal of slave trigger j and the ready signal of the internal circuit, and makes the output signal of busy j and the output signal of slave trigger i true only when both signals are true. . When the output signal of busy j of the slave node 1 becomes true, the input signal of busy i of the master node also becomes true. On the other hand, as the output signal of slave trigger i becomes true, the input signal of slave trigger j of slave node (i-1) also becomes true.

スレーブノード(i−1)は、このスレーブト
リガjの入力信号と内部回路のレデイ信号との論
理積を取り、両方の信号が真の場合にのみビジー
jの出力信号およびスレーブトリガ1の出力信号
を真にする。スレーブノード(i−1)のビジー
jの出力信号が真になることによりスレーブノー
ド1のビジーiの入力信号も真になる。一方、ス
レーブノード(i−1)は、スレーブトリガiの
出力信号が真になつてから少なくともm秒経過し
た時点でビジーiの入力信号を観測する。ここ
で、スレーブノード(i−1)は末端に接続され
ているのでビジーiの入力信号は常に偽になつて
いる。そこで、ビジーjの出力信号を偽にする。
The slave node (i-1) performs a logical product of the input signal of this slave trigger j and the ready signal of the internal circuit, and outputs the output signal of busy j and the output signal of slave trigger 1 only when both signals are true. Make true. When the busy j output signal of slave node (i-1) becomes true, the busy i input signal of slave node 1 also becomes true. On the other hand, the slave node (i-1) observes the input signal of busy i at least m seconds after the output signal of slave trigger i becomes true. Here, since the slave node (i-1) is connected to the terminal, the input signal of busy i is always false. Therefore, the output signal of busy j is made false.

このようにしてスレーブノード(i−1)のビ
ジーjの出力信号が偽になることによりスレーブ
ノード1のビジーiの入力信号も偽になり、続い
てビジーjの出力信号も為になる。
In this way, when the output signal of busy j of slave node (i-1) becomes false, the input signal of busy i of slave node 1 also becomes false, and subsequently the output signal of busy j also becomes positive.

そしてさらに、このようにスレーブノード1の
ビジーjの出力信号が偽になることによりマスタ
ーノードのビジーiの入力信号も偽になり、1回
のマスタートリガの起動による測定動作が終了す
ることになる。
Furthermore, as the output signal of slave node 1's busy j becomes false, the input signal of master node's busy i also becomes false, and the measurement operation by one activation of the master trigger ends. .

第6図は、1台の電圧発生器GOSから所定の
電圧を出力して複数iの測定対象物DUT(例えば
演算増幅器)に加え、各DUTの応答出力を入力
切換器SCANで切り換えながらDMMで測定する
場合の接続図を示している。この場合には、電圧
発生器GOSがマスターノードになり、入力切換
器SCANおよびDMMはそれぞれスレーブノード
になつてスレーブトリガで起動されるようにセツ
トする。すなわち、入力切換器SCANは1個のト
リガでDUTの応答出力を1〜iまで順次切り換
えられるように構成され、切り換えに伴う静定時
間後にスレーブトリガを1個ずつ出力することに
なる。
Figure 6 shows a voltage generator GOS outputting a predetermined voltage and applying it to a plurality of i measurement target DUTs (for example, operational amplifiers), and then switching the response output of each DUT using an input switch SCAN. A connection diagram for measurement is shown. In this case, the voltage generator GOS becomes the master node, and the input switches SCAN and DMM are respectively set to become slave nodes and activated by a slave trigger. That is, the input switch SCAN is configured to sequentially switch the response output of the DUT from 1 to i with one trigger, and outputs slave triggers one by one after a settling time associated with the switching.

第7図は、第6図の動作を説明するためのタイ
ミングチヤートであり、信号はすべてLアクテイ
ブとする。第7図において、a〜dはマスターノ
ードGOSに関連した信号であつて、aはマスタ
ートリガの出力信号を示し、bは内部回路のレデ
イ信号を示し、cはスレーブトリガiの出力信号
を示し、dはビジーiの入力信号を示している。
e〜iはスレーブノードSCANに関連した信号で
あつて、eはスレーブトリガjの入力信号を示
し、fはビジーjの出力信号を示し、gは内部回
路のレデイ信号を示し、hはスレーブトリガiの
出力信号を示し、iはビジーjの入力信号を示し
ている。j〜nはスノーブノードDMMに関連し
た信号であつて、jはスレーブトリガjの入力信
号を示し、kはビジーjの出力信号を示し、lは
内部回路のレデイ信号を示し、mはスレーブトリ
ガiの出力信号を示し、nはビジーiの入力信号
を示している。
FIG. 7 is a timing chart for explaining the operation of FIG. 6, and all signals are assumed to be L active. In FIG. 7, a to d are signals related to the master node GOS, where a indicates the output signal of the master trigger, b indicates the ready signal of the internal circuit, and c indicates the output signal of the slave trigger i. , d indicates the input signal of busy i.
e to i are signals related to the slave node SCAN, where e indicates the input signal of slave trigger j, f indicates the output signal of busy j, g indicates the ready signal of the internal circuit, and h indicates the slave trigger The output signal of i is shown, and i is the input signal of busy j. j to n are signals related to the snow node DMM, where j indicates the input signal of slave trigger j, k indicates the output signal of busy j, l indicates the ready signal of the internal circuit, and m indicates the slave trigger i. , and n indicates the input signal of busy i.

マスターノードGOSにおいて、マスタートリ
ガの出力信号が真になることにより内部回路のレ
デイ信号は偽(ノツトレデイ)になり、該レデイ
信号は切換電圧の安定化に必要な一定の静定時間
経過後真になる。レデイ信号が真になるとスレー
ブトリガiの出力信号も真になる。
At the master node GOS, when the output signal of the master trigger becomes true, the ready signal of the internal circuit becomes false (not ready), and the ready signal becomes true after a certain settling time required for stabilizing the switching voltage. Become. When the ready signal becomes true, the output signal of slave trigger i also becomes true.

スレーブノードSCANにおいて、スレーブトリ
ガjの入力信号はマスターノードGOSのスレー
ブトリガiの出力信号が真になることにより真に
なる。該スレーブトリガjの入力信号が真になる
ことによりビジーjの出力信号は真になり、内部
回路のレデイ信号は偽になる。ビジーjの出力信
号が真になることによりマスターノードGOSの
ビジーiの入力信号は真になる。レデイ信号は入
力切換動作の安定化に必要な一定の静定時間経過
後真になる。レデイ信号が真になるとスレーブト
リガiの出力信号も真になる。
In the slave node SCAN, the input signal of the slave trigger j becomes true when the output signal of the slave trigger i of the master node GOS becomes true. When the input signal of slave trigger j becomes true, the output signal of busy j becomes true, and the ready signal of the internal circuit becomes false. As the output signal of busy j becomes true, the input signal of busy i of master node GOS becomes true. The ready signal becomes true after a certain settling time required to stabilize the input switching operation. When the ready signal becomes true, the output signal of slave trigger i also becomes true.

スレーブノードDMMにおいて、スレーブトリ
ガjの入力信号はスレーブノードSCANのスレー
ブトリガiの出力信号が真になることにより真に
なる。該スレーブトリガjの入力信号が真になる
ことによりビジーJの出力信号は真になり、内部
回路のレデイ信号は偽になる。ビジーjの出力信
号が真になることによりスレーブノードSCANの
ビジーiの入力信号は真になる。レデイ信号は測
定動作の安定化に必要な一定のA/D変換時間経
過後真になる。レデイ信号が真になるとスレーブ
トリガiの出力信号も真になる。一方、スレーブ
ノードDMMは、スレーブトリガiの出力信号が
真になつてから少なくともm秒経過した時点でビ
ジーiの入力信号を観測する。ここで、スレーブ
ノードDMMは末端に接続されているのでビジー
iの入力信号は常に偽になつている。とこで、ビ
ジーjの出力信号を偽にする。
In the slave node DMM, the input signal of the slave trigger j becomes true when the output signal of the slave trigger i of the slave node SCAN becomes true. When the input signal of slave trigger j becomes true, the output signal of busy J becomes true, and the ready signal of the internal circuit becomes false. As the output signal of busy j becomes true, the input signal of busy i of slave node SCAN becomes true. The ready signal becomes true after a certain A/D conversion time required to stabilize the measurement operation. When the ready signal becomes true, the output signal of slave trigger i also becomes true. On the other hand, the slave node DMM observes the input signal of busy i when at least m seconds have elapsed since the output signal of slave trigger i became true. Here, since the slave node DMM is connected to the terminal, the input signal of busy i is always false. Now, make the output signal of busy j false.

再びスレーブノードSCANにおいて、ビジーj
の入力信号はスレーブノードDMMのビジーjの
出力信号が偽になることにより偽になる。ビジー
iの入力信号が偽になることによりレデイ信号は
偽になり、レデイ信号は入力切換動作の安定化に
必要な一定の静定時間経過後真になる。レデイ信
号が真になるとスレーブトリガiの出力信号も真
になる。
Again in slave node SCAN, busy j
The input signal of becomes false because the output signal of busy j of the slave node DMM becomes false. The ready signal becomes false when the busy i input signal becomes false, and the ready signal becomes true after a certain settling time necessary for stabilizing the input switching operation. When the ready signal becomes true, the output signal of slave trigger i also becomes true.

以下、スレーブノードDMMとの間でスレーブ
トリガとビジーとの授受を行いながら複数iの測
定対象DUTの出力信号の測定を行う。
Thereafter, output signals of a plurality of i DUTs to be measured are measured while exchanging slave triggers and busy signals with the slave node DMM.

このようにして所定回数の測定を行つた後、ス
レーブノードSCANのビジーiの入力信号が偽に
なることによりスレーブノードSCANのビジーj
の出力信号が偽になり、続いてマスターノード
GOSのビジーiの入力信号も偽になる。これに
より、1回のマスタートリガの起動による測定動
作が終了することになる。
After measuring a predetermined number of times in this way, the busy i input signal of the slave node SCAN becomes false, so that the busy j of the slave node SCAN becomes false.
The output signal of becomes false, then the master node
The GOS busy i input signal also becomes false. This completes the measurement operation by one activation of the master trigger.

なお、以上実施例において、マスターノードか
らスイツチ2,3を駆動するための電源を供究す
るようにしてもよい。これにより、ノードのスイ
ツチ2,3を半導体アナログスイツチで構成した
場合、バス接続されているノードの電源を選択的
にオフにしてもスイツチ2,3をオンに保つこと
ができ、ノードの電源を選択的にオフにしてもバ
ス全体の動作に影響を及ぼすことはない。
In the above embodiments, the power source for driving the switches 2 and 3 may be provided from the master node. As a result, when switches 2 and 3 of a node are configured with semiconductor analog switches, switches 2 and 3 can be kept on even if the power of nodes connected to the bus is selectively turned off, and the power of the node can be kept on. Selectively turning it off does not affect overall bus operation.

また、第8図のようにバスBの任意のコネクタ
CNからノードNDを取外すとその部分のノード
NDのスイツチ2,3に相当する部分がなくなる
ことからバスBがオープンになつてしまう。この
ような不都合は、第9図に示すようなレセプタク
ルRPを用意しておいて該当するコネクタCNに嵌
合接続することにより解決できる。
Also, as shown in Figure 8, any connector of bus B
When node ND is removed from CN, that part of the node
Bus B becomes open because the parts corresponding to switches 2 and 3 of the ND disappear. Such inconvenience can be solved by preparing a receptacle RP as shown in FIG. 9 and fittingly connecting it to the corresponding connector CN.

(発明の効果) 以上説明したように、本発明によれば、比較的
簡単な構成で、カスケード接続された複数の測定
器による測定シーケンス制御が行える測定器接続
網が実現でき、実用上の効果は大きい。
(Effects of the Invention) As explained above, according to the present invention, it is possible to realize a measuring device connection network that can perform measurement sequence control using a plurality of cascade-connected measuring devices with a relatively simple configuration, and has practical effects. is big.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明で用いる測定器のバスインタフ
エースの一実施例を示す回路図、第2図は複数の
測定器間のコネクタの接続説明図、第3図はマス
ターノードとスレーブノードの接続例図、第4図
は第3図の具体的な接続図、第5図は第4図の動
作を説明するためのタイミングチヤート、第6図
も第3図の具体的な接続図、第7図は第6図の動
作を説明するためのタイミングチヤート、第8図
はバス接続の説明図、第9図はレセプタクルの構
成説明図である。 1……コネクタ、2,3……スイツチ、4……
ノード設定機構、5……入出力制御部、6……ド
ライバ/レシーバ、B……バス、ND……ノー
ド、RP……レセプタクル。
Fig. 1 is a circuit diagram showing one embodiment of the bus interface of the measuring instrument used in the present invention, Fig. 2 is an explanatory diagram of the connection of connectors between multiple measuring instruments, and Fig. 3 is the connection between the master node and slave node. Example diagram, Fig. 4 is a specific connection diagram of Fig. 3, Fig. 5 is a timing chart for explaining the operation of Fig. 4, Fig. 6 is also a specific connection diagram of Fig. 3, and Fig. 7 is a specific connection diagram of Fig. 3. 6 is a timing chart for explaining the operation of FIG. 6, FIG. 8 is an explanatory diagram of bus connection, and FIG. 9 is an explanatory diagram of the structure of a receptacle. 1... Connector, 2, 3... Switch, 4...
Node setting mechanism, 5... input/output control unit, 6... driver/receiver, B... bus, ND... node, RP... receptacle.

Claims (1)

【特許請求の範囲】 1 複数の測定器をバス接続して計測システムを
構築するのにあたつて、 各測定器に、マスタートリガ端子、第1スレー
ブトリガ端子、第2スレーブトリガ端子、第1ビ
ジー端子、第2ビジー端子およびコモン端子を有
するコネクタと、マスターノードまたはスレーブ
ノードであることを選択的に設定するノード設定
機構と、第1スレーブトリガ端子と第2スレーブ
トリガ端子を接続し電源投入により接点が開かれ
る第1のスイツチと、第1ビジー端子と第2ビジ
ー端子を接続し電源投入により接点が開かれる第
2のスイツチを設け、 各測定器のマスタートリガ端子相互を第1のケ
ーブルで接続するとともにコモン端子相互を第2
のケーブルで接続し、隣接する測定器の第1スレ
ーブトリガ端子と第2スレーブトリガ端子を第3
のケーブルで接続し、隣接する測定器の第1ビジ
ー端子と第2ビジー端子を第4のケーブルで第3
のケーブルと同一方向に接続することを特徴とす
る測定器接続網。
[Claims] 1. When constructing a measurement system by connecting a plurality of measuring instruments via a bus, each measuring instrument has a master trigger terminal, a first slave trigger terminal, a second slave trigger terminal, and a first slave trigger terminal. Connect a connector having a busy terminal, a second busy terminal, and a common terminal, a node setting mechanism that selectively sets the node to be a master node or a slave node, and connect the first slave trigger terminal and the second slave trigger terminal and turn on the power. A first switch whose contacts are opened by the switch, and a second switch which connects the first busy terminal and the second busy terminal and whose contacts are opened when the power is turned on are provided. and connect the common terminals to each other.
cable, and connect the first slave trigger terminal and second slave trigger terminal of the adjacent measuring instrument to the third slave trigger terminal.
Connect the 1st busy terminal and 2nd busy terminal of the adjacent measuring device to the 3rd busy terminal with the 4th cable.
A measuring device connection network characterized by being connected in the same direction as the cable.
JP29340687A 1987-11-20 1987-11-20 Network for connecting measuring device Granted JPH01134686A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29340687A JPH01134686A (en) 1987-11-20 1987-11-20 Network for connecting measuring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29340687A JPH01134686A (en) 1987-11-20 1987-11-20 Network for connecting measuring device

Publications (2)

Publication Number Publication Date
JPH01134686A JPH01134686A (en) 1989-05-26
JPH0454279B2 true JPH0454279B2 (en) 1992-08-28

Family

ID=17794358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29340687A Granted JPH01134686A (en) 1987-11-20 1987-11-20 Network for connecting measuring device

Country Status (1)

Country Link
JP (1) JPH01134686A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4771122B2 (en) * 2005-08-03 2011-09-14 横河電機株式会社 Remote operation system for measuring instruments

Also Published As

Publication number Publication date
JPH01134686A (en) 1989-05-26

Similar Documents

Publication Publication Date Title
US4544879A (en) Stimulus/measuring unit for DC characteristics measuring
JPS62212757A (en) Signal dispersion system switching module
JPH0454279B2 (en)
JP2921291B2 (en) AC measurement voltage application circuit synchronized with pattern signal generator
JP2587928B2 (en) IC inspection equipment
KR930006962B1 (en) Semiconductor testing method
JPS6230971A (en) Semiconductor integrated circuit device
JPH05314385A (en) Signal switching device
JPH1164464A (en) Semiconductor device and test method therefor
JPS6333176Y2 (en)
SU1170445A1 (en) Information input device
JPH0425662Y2 (en)
JP2002243810A (en) Semiconductor device and inspection method thereof
SU1525589A1 (en) Analog-to-digital oscillograph
JPH0727940B2 (en) IC memory test equipment
JP3258460B2 (en) Data output method for measuring instruments
JPS63205572A (en) Error preventing circuit for voltage measurement
SU991336A1 (en) Device for measuring semiconductor device parameters
SU777873A1 (en) Device for testing switching matrices
JPS5912629Y2 (en) power supply load device
JPH0342560Y2 (en)
JPH04206864A (en) Semiconductor inspecting device
JPS62251676A (en) Data generation device for multicore cable test
JPH03211765A (en) Semiconductor integrated circuit device
JPH02228567A (en) Reference device switch gear