JPH0454885B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は角度や位置の検出ができる磁気エンコ
ーダ、特にその磁気ヘツドの製作方法の改良に関
する。

磁気エンコーダは円板状又は帯状状等の磁気媒
体の周辺又は辺縁部等に磁気マークを格子状に、
所定の一定間隔λ（Ｎ極とＳ極との間隔）で設け
て成る磁気コード盤又は磁気スケールのコード記
録面に磁気ヘツドを接触又は微少距離隔てて対向
させ、上記磁気コード盤又は磁気スケールと磁気
ヘツドとを相対的に測長方向に移動又は回転させ
ることにより、上記磁気マークを読み取るように
構成されている。

従来公知の磁気抵抗効果素子型の磁気ヘツド
（以下、MRヘツドと云う。）は、上記磁気ヘツド
の感磁部を磁気抵抗素子により構成し、且つ、そ
の磁気抵抗素子を四個又は磁気抵抗素子二個と分
圧抵抗二個とによりブリツジを形成すると共に、
該磁気抵抗素子を磁気スケールの磁気マーク間隔
に対して所望の間隔及び所定の位相差を有せしめ
て配置構成し、（例えば、特開昭56−141514号公
報参照）両者の相対移動により、磁気マーク部で
上記磁気抵抗素子に磁界を作用させ、上記ブリツ
ジの不平衡出力を一旦DC差増幅器で差動増幅し、
上記差動増幅器の出力と、別に設けた電圧発生回
路からの一定の直流電圧をシユミツトリガ回路や
演算増幅器等から成る波形変換用のコンパレータ
回路に入力し、上記比較回路に於て上記磁気ヘツ
ドに於て磁化された素子に対応した電圧パルスを
出力させるように構成されていた。

然しながら、従来のブリツジ型MRヘツドは出
力検出回路の回路構成が複雑であると共に、その
検出精度が低く、上記出力検出回路の調整等に手
間と時間がかかる等の問題点があつた。

即ち、磁気スケールのコード記録面とMRヘツ
ド間の微小間隙が機械的な振動や衝撃によつて変
化することから磁気コード検出による電圧パルス
の出力特性（特にパルスの時間幅等）が変化して
デユーテイフアクタが変化するのであり、そして
このような欠点は周囲の温度変化や経年変化によ
る磁気マークの磁束量変化によつても生じてい
た。

また、上記のMR磁気ヘツドは、使用する磁気
抵抗素子の位相関係に厳しい制約があり、その配
置方法が限定されると云う問題点もあつた。

本発明は叙上の観点に立つてなされたものであ
つて、その目的とするところは、出力検出回路の
構成が単純で、検出精度が高く、上記出力検出回
路の調整等も短時間で行なうことができる使い勝
手のよいMR磁気ヘツド回路を効率よく製作する
方法を提供することにある。

而して、上記の目的は、ブリツジ接続された磁
気抵抗素子と、上記磁気抵抗素子の抵抗変化を検
出する回路とから成る磁気エンコーダに於て、上
記ブリツジの少なくとも一辺にバランス調整用抵
抗を挿入し、そのブリツジ回路の素子が磁化され
ていない状態でブリツジ回路をバランスさせると
共に、上記ブリツジ回路の出力電圧をコンパレー
タ回路に導き、磁気抵抗素子が磁化されたとき生
じる不平衡電圧に対応した電圧パルスを出力させ
るよう構成した磁気ヘツドにより達成されるもの
であり、本発明においては、その製作に当たつ
て、絶縁基板上に薄膜として形成される上記ブリ
ツジ接続された複数の磁気抵抗素子を磁気スケー
ルに対する相対移動方向に沿つて少なくとも２相
形成すると共に、上記バランス調整用の抵抗の形
成操作において、絶縁基条上に帯状に形成した抵
抗材料薄膜の一辺から内側へ向けて上記薄膜を櫛
歯状に欠如せしめて成る多数の第１スリツトを形
成すると共に、上記一辺と対向する辺の内側から
上記第１スリツト同士の間の途中の位置までこれ
らと略平行に延びるよう上記薄膜を欠如せしめて
成る多数の第２スリツトを形成し、バランス調整
時に、上記第２スリツト同士の間の薄膜を第２ス
リツトと略直角に交差する方向に線状に除去して
所要の数の第２スリツトを順次接続することによ
りバランス調整のための所要の抵抗値を得るこ
と、を特徴とするものである。

なお、上述及び後述の磁気抵抗効果合金から成
る磁気抵抗素子及び該磁気抵抵抗素子のブリツジ
回路等から成る磁気ヘツド部は、後述するよう
に、例えば、ガラスやセラミツクス又は之等を被
覆した基板上への蒸着やスパツタリング等の薄膜
形状技術によつて形成された磁気抵抗効果合金、
例えば、Fe−Ni系の合金であるパーマロイの約
500Å程度の薄膜であり、後述第１図及び第２図
等で図示するブリツジ回路のパターンは、上記薄
膜を蒸着等により形成する際のマスキング形成に
よるか、全体に薄膜を形成した後のマスキングに
よる電解又はケミカルエツチングやフオトエツタ
チング等により不要部分を除去加工して形成する
か、或いはまた全体に薄膜を形成した後、マスキ
ングをすることなくダイヤモンド等の工具を使用
した数値制御によるスクライビング描画加工、又
は上記工具の代りにレーザビームやエレクトロン
ビーム等の粒子線を使用した数値制御による目的
パターンの描画加工等によつて形成されるもので
ある。

以下、図面により本発明の詳細を具体的に説明
する。

第１図は本発明に係る方法により製作される磁
気エンコーダ用磁気ヘツド回路の原理を説明する
ための１相の磁気ヘツドによる説明図、第２図は
従来公知の磁気エンコーダ用磁気ヘツド回路の同
じくその原理を説明するための１相の磁気ヘツド
による説明図である。

第１図中、１ａ，１ｂは図示しない帯状直線ス
ケールや円板状の磁気スケールに所定の間隔
（λ）を置いて規則的に設けられる磁気マークで、
１ａはＮ極、１ｂはＳ極であつて、２は前記磁気
スケールと殆ど接触する程度に近接した状態で、
磁気スケールの磁気マークの方向に相対的に移動
する磁気ヘツド回路である。

而して、磁気ヘツド回路２は磁気ヘツド回路２
は磁気抵抗素子のブリツジ回路３から成る磁気ヘ
ツド部と該ブリツジ回路３と同体又は可撓リード
線を介する別体のシユミツトトリガや演算増幅器
等から成る波形変換用のコンパレータ回路４とか
ら成り、ブリツジ回路３は４個の磁気抵抗素子３
１，３２，３３，３４と、２対の対辺の両方又は
一方に挿入されるバランス調整用の抵抗３５とか
ら成る。

第２図に示す公知の磁気ヘツド回路５は、調整
抵抗を有しないブリツジ回路６、差動増幅器７及
びシユミツトトリガのようなコンパレータ回路８
とから成る。

なお、端子＋Ｂはバイアス用定電圧電源の＋端
子、Ｇは接地端子である。

このように磁気抵抗素子をブリツジ接続するの
は、温度の変化に起因する抵抗値の変化と、磁気
マーク１，１による抵抗値の変化とを識別し、磁
気マーク１，１による抵抗変化のみを取り出すた
めである。

而して、いずれの磁気ヘツド又は磁気ヘツド回
路も、磁気スケールに沿つて相対的に移動せしめ
られると、磁気マーク１，１により、ブリツジ回
路を構成する磁気抵抗素子に順次交番的に磁界が
加えられ、このため、各ブリツジ回路の端子bd
間には、磁気ヘツドが磁気マクの１間隔λだけ移
動する都度１サイクル（或いは、例えば、特開昭
58−35414号公報に記載されているように、磁気
ヘツド回路の構成は異ななるが、複数サイクル）
の割合で交番的に変動する不平衡電圧れる。

而して、第２図に示した公知の磁気ヘツド回路
５に於いては、この不平衡電圧は差動増幅器７で
増幅さた後、シユミツトトリガ回路８に供給さ
れ、シユミツトトリガ回路８は差動増幅器７の出
力する信号に応じて磁気ヘツドが磁気マークの１
間隔移動する都度一つ宛出力パルスを発信する。

而して、第２図の回路を一見した所では、上記
差動増幅器７を用いないでも目的を達成し得るよ
うに思われる。

然しながら、上記ブリツジ回路６を構成する磁
気抵抗素子６１，６２，６３及び６４の抵抗値
は、磁気抵抗素子の前述の製造方法からも明らか
なように素子の幅や薄膜の厚さが全体的に一定又
は所定のものとすることが難しい所から、製造時
正確に制御できない為、ブリツジ６のバランスは
不完全であり、上記ブリツジ６の端子bd間に現
れる電圧変化はかならずしも正確に磁気マク１，
１と磁気ヘツド５との相対位置を示さず、従つて
これをそのままシユミツトトリガ回路８に入力す
ると正確な間隔の磁気マークに対し、正確且つ均
一な位相及びデユーテイフアクタを有する電圧パ
ルスの検出信号を得ることができない。

而して、正しく均一な信号を得るためには、各
素子間のピツチを正確且つ均一に磁気マークの間
隔λの1/2又は前記各公報記載の如1/4λ等の所定
の間隔とした上、上記ブリツジ回路６の出力を一
旦差動増幅器７の入力して差動増幅し、磁気マー
ク位置を正しく示す時間又は位相や電圧レベルを
有する信号に変換した後、シユミツト回路８に供
給する必要がある。

第１図に示す如く、MRヘツドの磁気ヘツドの
磁気ヘツド回路２は、磁気抵抗素子３１，３２，
３３及び３４と、ブリツジのバランスを調整する
ため挿入される抵抗３５とによりブリツジ回路３
が構成されている。

そして、上記バランス調整用の抵抗素子３５
は、前述の薄膜の磁気抵抗素子から成ぬ薄膜ブリ
ツジ回路の磁気ヘツド部に於て、後述するように
レーザ等によつてトリミングする等の手段により
その抵抗値を調整されており、上記ブリツジ回路
３はすべての磁気抵抗素子が磁化されていない状
態で完全にバランスを調整されるものである。

なお、バランス調整用の抵抗３５の挿入はブリ
ツジの一辺のみではなく、各対抗する対の辺の各
対の一方の辺に、即ち、二辺に挿入することも推
奨されるものである。このようにすると後述トリ
ミングによるバランス調整が不可能な場合を生ず
ることなく、バランス調整がより一層容易とな
る。

また、実際には磁気ヘツド回路の磁気抵抗素子
と同一基板上に磁気抵抗素子と同一合金材料で蒸
着等の薄膜としてレベル調整用の抵抗を形成し、
これをレーザ等によりりトリミングしてバランス
をとつたり、磁気ヘツドとは別の基板に上記と同
様に薄膜として形成したりトリミング用抵抗回路
を構成してこれをトリミングしたりしてバランス
調整を行なうように構成することもある。

而して、磁気ヘツドのブリツジ回路３が磁気ス
ケールに沿つて移動すると、磁気マーク１，１に
より各磁気抵抗素子に順次磁界が加えられ、この
ため、端子bd間には磁気ヘツド位置に応じて交
番的に変動する不平衡電圧が発生する。

そして、本発明方法により製作される磁気ヘツ
ドに於ては、上記ブリツジ回路３のバランスが完
全にとられているので、上記ブリツジ回路３の端
子bd間に現れた電圧は、衝撃等によるMRヘツド
と磁気スケールコード記録面間の間隙の変化、又
温度や経年変化による磁気マークの磁界量変化等
によつて変化するもので、その変化は相対的なも
のでつて磁気マークの位置を正しく反映したもの
であることには変わりがないから、これを直接シ
ユミツトトリガ等のコンパレータ回路４に入力さ
せた際の出力電圧パルスの特性は、衝撃た間隙及
び経年による変化等によつても変ることのない一
定特性のもので、誤差を生じることなく、磁気ヘ
ツドの位置を常時正確に検出し得るものである。

而して、本発明の如く構成することにより、磁
気ヘツドの磁気抵抗素子の相互間隔、例えば、磁
気抵抗素子３１，３２に対する同素子３３，３４
の間隔、特に位相差を、厳密に磁気マークの間隔
λの1/2や1/4とする必要がなくなるので、本発明
によれば、磁気ヘツドの設計の自由度が向上す
る。

次に本発明に係る製作方法により、２相出力ブ
リツジ型のMR磁気ヘツドを製作する場合につい
て第３図乃至第７図を参照しつゝ説明する。

第３図は、上記２相出力ブリツジ型のMRヘツ
ドの原理的磁気ヘツド回路結線を示したもので、
３１Ａ，３２Ａ，３３Ａ及び３４Ａはブリツジ回
路接続されたＡ相ブリツジ回路３Ａの磁気抵抗素
子、又３１Ｂ，３２Ｂ及び３４Ｂは同様にＢ相の
ブリツジ回路３Ｂの磁気抵抗素子で、各磁気抵抗
素子は磁気スケールの磁マークの間隔λに対して
前述の如く、順次に、例えば1/2λ又は1/4λ位相
差を有するように配置構成すると共に、Ａ相と相
の各対応磁気抵抗素子は互いに前述1/2λの時1/4
λ、又1/4λの時1/8λの位相差を有するように構
成配置されている。また、35A−１、35A−４及
び35B−１、35B−４は各相の対応磁気抵抗素子
３１Ａ、３４Ａ及び３１Ｂ、３４Ｂに夫々直列に
挿入されたバランス調整用の抵抗、４Ａ及び４Ｂ
は各相の出力コンパレータ回路である。

而して、端子＋Ｂ、Ｇ間の電圧をVo、磁気抵
抗素子３１Ａ、３２Ａ、３３Ａ、３４Ａ及び３１
Ｂ、３２Ｂ、３３Ｂ、３４Ｂの抵抗値を夫々Ｒ１
Ａ、Ｒ２Ａ、Ｒ３Ａ、Ｒ４Ａ及びＲ１Ｂ、Ｒ２
Ｂ、Ｒ３Ｂ、Ｒ４Ｂとすると、各相のブリツジ回
路は、各全部の磁気抵抗素子が磁化されていない
状態に於て、 R1A・R3A−R2A・R4A＝０ R1B・R3B−R2B・R4B＝０ となつていなければならないのであるが、トリミ
ング加工等の調整手段が採られるしても、蒸着等
の薄膜形成手段によつて形成される各短冊状等の
微小の磁気抵抗素子が、正確に予定の抵抗値を有
するように構成されることは極めて稀であつて、
前述の如くバランス調整用の抵抗３５Ａ−１、３
５Ａ−４及び３５Ｂ−１、３５Ｂ−４が挿入調整
されて各ブリツジ回路の平衡が採られる訳で、上
記バランス調整用の抵抗が調整された後の各抵抗
値をＲ５Ａ１、Ｒ５Ａ４、及びＲ５Ｂ１、Ｒ５Ｂ
４とすると、 （R1A＋R5A1）・R3A −R2A（R4A＋R5A4）＝０ （R1B＋R5B1）・R3B −R2B（R4B＋R5B4）＝０ となるように調整されるものであるが、その調整
は次の如くして行なわれるものである。

即ち、各相の端子A₁、A₂及びB₁、B₂の各出力
電圧をVA₁、VA₂及びVB₁、VB₂とすると、 VA₁＝R2A／R1A＋R2A・Vo VA₂＝R3A／R3A＋R4A・Vo VB₁＝R2B／R1B＋R2B・Vo VB₂＝R3B／R3B＋R4B・Vo となる。なお、この場合上記各バランス調整用の
抵抗Ｒ５Ａ１、Ｒ５Ａ４及びＲ５Ｂ１、Ｒ５Ｂ４
の各抵抗値は、各対応磁気抵抗素子３１Ａ、３４
Ａ及び３１Ｂ、３４Ｂの各抵抗値に対して、後述
するように当初は予め充分小さな値に設定された
状態にあるものとする。

而して、上記各出力端子A₁、A₂及びB₁、B₂の
出力電圧がVA₁、VA₂及びVB₁、VB₂を測定し、
各相毎に出力電圧を比較した場合、例えばVA₁
＞VA₂及びVB₁＜VB₂であつたとすると、Ａ相の
ブリツジに於ては、 R2A／R1A＋R2A＞R3A／R3A＋R4A であるから、前述の如く、予め小さい値に設定さ
れているバランス調整用の抵抗３５Ａ−１の抵抗
値を、上記予め設定されている値より大きい所定
の抵抗値Ｒ５Ａ１に、即ち、電圧がVA₁＝VA₂
となる迄電圧を測定しつつ調整し、之に対してＢ
相のブリツジ回路に於ては、 R2B／R1B＋R2B＜R3A／R3A＋R4A であるから、同様に予めは小さい値に設定してあ
るバランス調整用の抵抗３５Ａ−４の抵抗値を、
上記予め設定されている値より大きい所定の抵抗
値Ｒ５Ｂ４に、即ち、電圧がVB₁＝VB₂となる迄
電圧を測定しつつ調整して調整を終了するもので
ある。

第４図は、前記第３図のＡ相及びＢ相の各ブリ
ツジ回路３Ａ、３Ｂ及び夫々の磁気抵抗素子３１
Ａ、３２Ａ、３３Ａ及び３４Ａと３１Ｂ、３２
Ｂ、３３Ｂ及び３４Ｂ並びに各バランス調整用３
５Ａ−１、３５Ａ−４、３５Ｂ−１及び３５Ｂ−
４を本発明方法に従い蒸着等の薄膜形成手段によ
り基板上に形成した一実施例のパターン及び配置
構成例を示す平面図、第５図はその側面図、そし
て第６図は前記第４図の磁気抵抗素子３１Ａとバ
ランス調整用の抵抗３５Ａ−１部分の一部の拡大
説明図、第７図はバランス調整用抵抗３５Ａ−１
の製作方法を説明するための拡大図である。

而して、第４図乃至第６図に於て、１０はガラ
スやセラミツクスから成るか又はそれ等を金属に
被覆して構成した絶縁基板であり、１１は該基板
１０上に蒸着やスパツタリング、メツキ又は
CVD法等の薄膜形成技術によつて形成された磁
気抵抗効果合金、例えば、パーマロイの厚さ約
500Å程度の薄膜であり、図示したパターンは蒸
着等の薄膜形成の際のマスキングによるか、全体
に薄膜を形成した後のマスキングによる電解又は
ケミカルエツチングやフオトエツチング等による
か、或いは又、全体に薄膜を形成した後マスキン
グをすることなくダイヤモンド等の工具を使用し
た数値制御によるスクライビング描画加工、又は
上記工具の代りにレーザビームやエレクトロンビ
ーム等の粒子線を使用した数値制御によるスクラ
イビング除去描画加工等によつて形成されるもの
である。

この実施例のAB2相出力ブリツジ型の磁気抵
抗素子を使用したMR磁気ヘツドは、磁気マーク
１ａ、１ｂ、……を所定の間隔λで記録した回転
円板型の磁気スケールに対応するように、即ち、
この種の磁気スケールが、上記の各磁気マーク１
ａ，１ｂ、……のそれぞれの中心線が、磁気スケ
ール円板の半径方向と一致するように着磁記録さ
れているのと対応するように、各磁気抵抗素子３
１Ａ、３２Ａ、３３Ａ及び３４Ａ並びに３１Ｂ、
３２Ｂ、３３Ｂ及び３４Ｂが或る曲率の円弧上の
法線方向にあるように並設配置するようにする。

そして各磁気抵抗素子は、第６図に一部を拡大
して示したように前記磁気スケール回転円板の半
径方向に延び、外周に対応する部分に於ける素子
の線幅例えば約0.018mmから中心に近づくに従つ
て約0.015mmとやゝ素子の線幅が狭まる10本の単
位素子３１ａをリード部３１ｂにより千鳥状に直
列に連結構成してなるものであり、各単位素子３
１ａの中心間の間隔Ｐは、この実施例では前記外
周部で約Ｐ≒0.072mm、内周部で約0.060mmであつ
て、前記磁気マーク１ａ、１ｂ間の間隔を例えば
λ≒0.072mm（内側で約0.060mm）とすれば一致す
る値であつて（勿論Ｐ＝nλであつても良い）、そ
して更に隣接する素子３１Ａと３２Ａの各単位素
子３１ａと３２ａ間の間隔は、この実施例では約
0.126mm（内側で約105mm）で、位相差が（nλ＋
３／４λ）即ち、（nλ±1/4λ）となつている（勿論 nλ±1/2λであつても良い。） また、図示されていないが、Ａ相の各単位素子
３１ａと対応するＢ相の単位素子３１a′とは、そ
の間隔又は位相差は、上記図示の場合は（nλ±
１／８λ）となるように設定形成すれば良い。

而して、図示実施例では、前記バランス調整用
の各抵抗３５Ａ−１、３５Ａ−４及び３５Ｂ−
１、３５Ｂ−４が図示の如く各磁気抵抗素子３１
Ａ、３４Ａ及び３１Ｂ、３４Ｂの各＋Ｂ側端子３
１Ｃ、３４Ｃ、３１C′、３４C′中の薄膜１１部分
に該薄膜形成時、又は薄膜形成後のエツチング若
しくは上記工具又は粒子線によるスクライビング
描画加工により、端子部分３１Ｃ、３４Ｃ、３１
C′、３４C′の薄膜導電路が千鳥状に形成可能なよ
うに、上記薄膜１１が千鳥格子状に除去加工又は
無い状態に造れており、図示の状態では各ババラ
ンス調整用の抵抗３５Ａ−１、３５Ａ−４及び３
５Ｂ−１，３５Ｂ−４の抵抗値は、各対応磁気抵
抗素子３１Ａ、３４Ａ及び３１Ｂ、３４Ｂのそれ
ぞれに比べて充分低い値に（この実施例では磁気
抵抗素子と同一の合金材料から成る同一の薄膜
で）構成されている。

そして図において、３１Ｐ、３４Ｐ、及び３１
P′、３４P′は仮想の加工スタート点で、上記第３
図で説明したように電圧VA₁、VA₂及びVB₁、
VB₂を測定しつつ、先ずVA₁＞VA₂に応じて加工
スタート点３１Ｐから破線矢印に沿つて、例えば
レーザ加工で薄膜１１を、VA₁≒VA₂となる迄
除去加工して行き、また次にVB₁＜VB₂に応じて
加工スタート点３４P′から破線矢印に沿つて同様
にレーザ加工で薄膜１１をVB₁≒VB₂となる迄除
去加工して行くのである。即ち、この薄膜除去加
工により、バランス調整用の抵孔３５Ａ−１及び
３５Ｂ−４に於て千鳥状の薄膜導電路が所定の長
さ形成されるのである。そしてバランス調整用の
抵抗３５Ａ−１、３５Ａ−４及び３５Ｂ−１、３
５Ｂ−４の薄膜１１のない格子部分と薄膜１１の
格子部分の幅及び長さを図示記載の如き値とし
て、レーザ加工で薄膜１１を除去、スクライビン
グ加工すると、単位調整抵抗部３１Ｕで磁気抵抗
素子３１Ａの抵抗値の約0.5％の抵抗を変えるこ
とができるから、各バランス調整用の抵抗３５Ａ
−１、３５Ａ−４及び３５Ｂ−１、３５Ｂ−４に
於ける上記単位調整用抵抗部３１Ｕの数は、20個
も予め構成してあれば、約10％の調整が可能であ
るからほぼ充分であると考えられる。

上記調整のための加工スタート点３１Ｐ、３４
Ｐ及び３１P′、３４P′からのトリミング加工は、
数値制御によるレーザ加工に限らず、他の粒子線
や機械的工具による加工又は所定単位毎のマスキ
ング状態での粒子線やエツチングによる加工等で
あつても良いことは勿論である。

而して、本発明による磁気ヘツドの製作方法は
前記の通りであるが、ここでバランス調整用の抵
抗３５Ａ−１等の形成方法について第７図による
拡大図を参照しつゝ再度説明する。

即ち、絶縁基板１０上に回路導体部として帯状
に形成した抵抗材料薄膜１１の一辺１１ａから内
側へ向けて上記薄膜を櫛歯状に欠如せしめて成る
多数の第１スリツ１１ｃ，１１ｃを形成すると共
に、上記一辺と対向する辺１１ｂの内側から上記
第１スリツト同士の間の途中の位置までこれらと
略平行に延びるよう上記薄膜を欠如せしめて成る
多数の第２スリツト１１ｄ，１１ｄを形成し、バ
ランス調整時に、上記第２スリツト同士の薄膜１
１ｅ，１１ｅを第２スリツトと略直角に交差する
方向に線状１１ｆに除去して所要の数の第２スリ
ツトを順次接続することにより、辺１１ｂに沿つ
た薄膜部分１１ｇの領域を流れていた電流を不通
とすることにより抵抗３５Ａ−１の抵抗値を段階
的に高め、バランス調整のための所要の抵抗値を
得るようにするものである。

本発明は叙上の如く構成されるので、本発明に
よるときは、MR磁気ヘツドの出力検出回路の構
成を単純化でき、且つ、高い検出精度が得られ、
調整等に手間がかからない新規なMR磁気ヘツド
を低コストで大量に提供し得るものである。

なお、本発明の構成は叙上の実施例に限定され
るものではなく、例えば、ブリツジのバランスを
調整するバランス調整機構をブリツジ型の磁気ヘ
ツドとは別個の基板上の薄膜の抵抗として構成し
ても良く、各構成要素等を本発明の目的の範囲内
で自由にに設計変更できるものであつて、本発明
はそれらの総てを包摂するものである。

【図面の簡単な説明】

第１図は本発明に係る方法により製作される磁
気エンコーダ用磁気ヘツド回路の原理を説明する
ための１相の磁気ヘツドによる説明図、第２図は
従来公知の磁気エンコーダ用磁気ヘツド回路の同
じくその原理を説明するための１相の磁気ヘツド
による説明図、第３図乃至第７図は本発明に係る
製作方法により２相出力ブリツジ型のMR磁気ヘ
ツドを製作する場合の説明図である。 １，１……磁気マーク、２，５……磁気ヘツ
ド、３，６……ブリツジ回路、３１，３２，３
３，３４，６１，６２，６３，６４……磁気抵抗
素子、３５……バランス調整用の抵抗、４，８…
…シユミツトトリガ回路、７……差動増幅器。

Claims (1)

1. 【特許請求の範囲】 １ 磁気マークを設けた磁気スケールに対向して
   相対的に移動せしめられる磁気エンコーダ用磁気
   ヘツドであつて、絶縁基板上に薄膜として形成さ
   れるブリツジ接続された複数の磁気抵抗素子と、
   絶縁基板上に薄膜として形成され上記ブリツジの
   少なくとも一辺に挿入されるバランス調整用の抵
   抗とを有する磁気エンコーダ用磁気ヘツドを製作
   する方法において、 絶縁基板上に薄膜として形成される上記ブリツ
   ジ接続された複数の磁気抵抗素子を磁気スケール
   に対する相対移動方向に沿つて少なくとも２相形
   成すると共に、 上記バランス調整用の抵抗の形成操作におい
   て、絶縁基板上に帯状に形成した抵抗材料薄膜の
   一辺から内側に向けて上記薄膜を櫛歯状に欠如せ
   しめて成る多数の第１スリツトを形成すると共
   に、上記一辺と対向する辺の内側から上記第１ス
   リツト同士の間の途中の位置までこれらと略平行
   に延びるよう上記薄膜を欠如せしめて成る多数の
   第２スリツトを形成し、バランス調整時に、上記
   第２スリツト同士の間の薄膜を第２スリツトと略
   直角に交差する方向に線状に除去して所要の数の
   第２スリツトを順次接続することによりバランス
   調整のための所要の抵抗値を得ること、 を特徴とする磁気エンコーダ用磁気ヘツドの製作
   方法。