JPH0456935B2 - - Google Patents
Info
- Publication number
- JPH0456935B2 JPH0456935B2 JP60074803A JP7480385A JPH0456935B2 JP H0456935 B2 JPH0456935 B2 JP H0456935B2 JP 60074803 A JP60074803 A JP 60074803A JP 7480385 A JP7480385 A JP 7480385A JP H0456935 B2 JPH0456935 B2 JP H0456935B2
- Authority
- JP
- Japan
- Prior art keywords
- bipolar
- transistors
- bipolar transistor
- transistor
- bipolar transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は温度センサ回路に関し、特にMOSプ
ロセスと同一のプロセスでバイポーラトランジス
タが製造され、バイポーラトランジスタとMOS
トランジスタで構成された温度センサ回路に関す
る。
ロセスと同一のプロセスでバイポーラトランジス
タが製造され、バイポーラトランジスタとMOS
トランジスタで構成された温度センサ回路に関す
る。
従来、この種の温度センサ回路の多くは、バイ
ポーラトランジスタのみにより構成されてきた。
近年、プロセス技術の進歩とともに、MOSトラ
ンジスタおよびバイポーラトランジスタを同一基
板上につくることができるようになつてきた。通
常、MOSプロセス中にバイポーラトランジスタ
をつくるには、埋込層等の層を追加するプロセス
とMOSプロセスのみでバイポーラトランジスタ
をつくる方法がある。前者はプロセス的に複雑と
なり、プロセス工程が増加し、好ましくないの
で、現在、後者のようにMOSプロセスでゲート
を用いず、MOSトランジスタのソースあるいは
ドレインの接合を用いてバイポーラトランジスタ
をつくることが多い。このプロセス技術では基板
（サブストレート）をコレクタとするため、すべ
てのバイポーラトランジスタは共通コレクタ接地
となる。
ポーラトランジスタのみにより構成されてきた。
近年、プロセス技術の進歩とともに、MOSトラ
ンジスタおよびバイポーラトランジスタを同一基
板上につくることができるようになつてきた。通
常、MOSプロセス中にバイポーラトランジスタ
をつくるには、埋込層等の層を追加するプロセス
とMOSプロセスのみでバイポーラトランジスタ
をつくる方法がある。前者はプロセス的に複雑と
なり、プロセス工程が増加し、好ましくないの
で、現在、後者のようにMOSプロセスでゲート
を用いず、MOSトランジスタのソースあるいは
ドレインの接合を用いてバイポーラトランジスタ
をつくることが多い。このプロセス技術では基板
（サブストレート）をコレクタとするため、すべ
てのバイポーラトランジスタは共通コレクタ接地
となる。
従来、MOSプロセスで製造できる温度センサ
回路は第７図のようなものであつた。ダーリント
ン接続されたバイポーラトランジスタQk1，Qk2
のうちバイポーラトランジスタのQk2のエミツタ
をMOSトランジスタで構成された定電流回路Ik1
に接続し、バイポーラトランジスタQk2のエミツ
タを出力端子とすることでバイポーラトランジス
タQk1とQk2のベース＝エミツタ間電圧の温度変
化を利用し温度センサとして利用したものであ
る。
回路は第７図のようなものであつた。ダーリント
ン接続されたバイポーラトランジスタQk1，Qk2
のうちバイポーラトランジスタのQk2のエミツタ
をMOSトランジスタで構成された定電流回路Ik1
に接続し、バイポーラトランジスタQk2のエミツ
タを出力端子とすることでバイポーラトランジス
タQk1とQk2のベース＝エミツタ間電圧の温度変
化を利用し温度センサとして利用したものであ
る。
しかし、上述した従来の温度センサ回路はダー
リントン接続で構成されているので電流利得βの
ばらつきが出力感度のばらつきに対し相乗的に大
きい回路であるという欠点があつた。このため電
流利得βのばらつきをおさえるためベース領域の
ベース幅を比較的厚くし正確に制御する必要があ
り、プロセス的に複雑となる欠点があつた。
リントン接続で構成されているので電流利得βの
ばらつきが出力感度のばらつきに対し相乗的に大
きい回路であるという欠点があつた。このため電
流利得βのばらつきをおさえるためベース領域の
ベース幅を比較的厚くし正確に制御する必要があ
り、プロセス的に複雑となる欠点があつた。
本発明の目的は通常のMOSプロセスで製造で
きる回路構成を有する温度センサ回路を提供する
ことにある。
きる回路構成を有する温度センサ回路を提供する
ことにある。
本発明によれば、コレクタが第１の定電位点に
各々接続されたｎ個（ｎは２以上の整数）のバイ
ポーラトランジスタと、第２の定電位点に接続さ
れ、少くともｎ個の定電流を出力する、MOSト
ランジスタにより構成された定電流回路とを有
し、ｎ個のバイポーラトランジスタの各エミツタ
は各１つの定電流を受けるように接続され、かつ
第１番目のバイポーラトランジスタのベースは自
身のコレクタに接続され、第ｉ番目（ｉは２以上
ｎ以下の整数）のバイポーラトランジスタのベー
スは第ｉ−１番目のバイポーラトランジスタのエ
ミツタに接続され、第ｎ番目のバイポーラトラン
ジスタのエミツタから出力を得るようにした温度
センサ回路を得る。
各々接続されたｎ個（ｎは２以上の整数）のバイ
ポーラトランジスタと、第２の定電位点に接続さ
れ、少くともｎ個の定電流を出力する、MOSト
ランジスタにより構成された定電流回路とを有
し、ｎ個のバイポーラトランジスタの各エミツタ
は各１つの定電流を受けるように接続され、かつ
第１番目のバイポーラトランジスタのベースは自
身のコレクタに接続され、第ｉ番目（ｉは２以上
ｎ以下の整数）のバイポーラトランジスタのベー
スは第ｉ−１番目のバイポーラトランジスタのエ
ミツタに接続され、第ｎ番目のバイポーラトラン
ジスタのエミツタから出力を得るようにした温度
センサ回路を得る。
このように、本発明の温度センサ回路はダーリ
ントン接続されていないので、電流利得βの変動
に対しても出力電圧の温度変化分のばらつきを小
さく押さえることができ、またプロセス的に複雑
にならない。
ントン接続されていないので、電流利得βの変動
に対しても出力電圧の温度変化分のばらつきを小
さく押さえることができ、またプロセス的に複雑
にならない。
本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明による温度センサ回路の一実施
例の回路図である。
例の回路図である。
ｎ個（ｎ１）のバイポーラトランジスタQp1
，Qp2，…，Qpoのコレクタは共通に接続されて、
負電圧（接地）端子２とされ、各バイポーラトラ
ンジスタQp1，Qp2，…，QpoのエミツタにMOSト
ランジスタにより構成された定電流回路Ip1，Ip2，
…，Ipoがそれぞれ接続されている。初段のバイ
ポーラトランジスタQp1のベースはコレクタとダ
イオード接続されて、次段以後のバイポーラトラ
ンジスタQp2，…，Qpoのベースは、その前段の
バイポーラトランジスタのエミツタと接続され
る。出力端子３はｎ段目のバイポーラトランジス
タQpoのエミツタよりとり出されている。
，Qp2，…，Qpoのコレクタは共通に接続されて、
負電圧（接地）端子２とされ、各バイポーラトラ
ンジスタQp1，Qp2，…，QpoのエミツタにMOSト
ランジスタにより構成された定電流回路Ip1，Ip2，
…，Ipoがそれぞれ接続されている。初段のバイ
ポーラトランジスタQp1のベースはコレクタとダ
イオード接続されて、次段以後のバイポーラトラ
ンジスタQp2，…，Qpoのベースは、その前段の
バイポーラトランジスタのエミツタと接続され
る。出力端子３はｎ段目のバイポーラトランジス
タQpoのエミツタよりとり出されている。
バイポーラトランジスタのベース・エミツタ間
電圧は、定電流回路により電流を流すことにより
ある電圧VBEを生じ、この電圧VBEが温度により
(1)式であらわせるような特性を示す。
電圧は、定電流回路により電流を流すことにより
ある電圧VBEを生じ、この電圧VBEが温度により
(1)式であらわせるような特性を示す。
VBE≒kT／ｑln（Ｉ／Is） ……(1)
ただし、
ｋ：ボルツマン定数
ｑ：単位電荷
Ｔ：絶対温度
Is：飽和電流
Ｉ：バイポーラトランジスタに流れる電流
バイポーラトランジスタに流れる電流Ｉを定電流
回路で駆動すると飽和電流Isが温度変化分の対数
をとることで無視でき電圧VBEは温度Ｔにほぼ単
調に比例する 第１図のバイポーラトランジスタQp1，Qp2，…，
Qpoのベース・エミツタ間電圧をそれぞれVBE1，
VBE2，…，VBEoとし、負電源端子２の電位を0V
とすれば出力電圧VOUTは VOUT＝VBE1＋VBE2＋…＋VBEo ……(2) となる。
回路で駆動すると飽和電流Isが温度変化分の対数
をとることで無視でき電圧VBEは温度Ｔにほぼ単
調に比例する 第１図のバイポーラトランジスタQp1，Qp2，…，
Qpoのベース・エミツタ間電圧をそれぞれVBE1，
VBE2，…，VBEoとし、負電源端子２の電位を0V
とすれば出力電圧VOUTは VOUT＝VBE1＋VBE2＋…＋VBEo ……(2) となる。
ここで、各ベース・エミツタ間電圧VBE1，
VBE2，…，VBEoは、温度Ｔにより変化する。すな
わち(2)式に(1)式を代入すると温度Ｔ〓の時の出力
電圧は VOUT(T)≒kT／ｑln（Ip1／Is）＋kT／ｑln（Ip2／Is
）＋…＋kT／ｑln（Ipo／Is）＝kT／ｑ（ln（Ip1／Is）
＋ln（Ip2／Is）＋…＋ln（Ipo／Is））
……(3) となり、温度Ｔの単調関数となる温度特性を示
す。第２図は、NPNトランジスタを用いた実施
例で上記原理は同様に成り立つ。
VBE2，…，VBEoは、温度Ｔにより変化する。すな
わち(2)式に(1)式を代入すると温度Ｔ〓の時の出力
電圧は VOUT(T)≒kT／ｑln（Ip1／Is）＋kT／ｑln（Ip2／Is
）＋…＋kT／ｑln（Ipo／Is）＝kT／ｑ（ln（Ip1／Is）
＋ln（Ip2／Is）＋…＋ln（Ipo／Is））
……(3) となり、温度Ｔの単調関数となる温度特性を示
す。第２図は、NPNトランジスタを用いた実施
例で上記原理は同様に成り立つ。
第３図、第４図はMOSプロセスを用いた具体
的な実施例の回路図である。第３図は、Ｐ形基板
を用いた場合の温度センサ回路の回路図である。
第５図はＰ形基板４のMOSプロセスでできる
PNPバーチカルバイポーラトランジスタの断面
図である。コレクタ５は基板４と同じＰ形であ
り、常に基板４の電位と同一となる。Ｐ形基板４
内にＮウエル８をつくり、ここがベース領域とな
りベース端子７よりとり出す。また、Ｎウエル８
内にＰ形領域を形成し、ここがエミツタ６とな
る。こうしたプロセスでは必ずコレクタが基板と
接続するため基板の電位と同一となる。通常、Ｐ
形基板を用いる場合は、基板は負電位（接地）と
接続される。第３図では前述のようにＰ形基板を
用いているためコレクタが共通に接続されて負電
源２に接続された回路構成をとり、バイポーラト
ランジスタの数を４個（ｎ＝４）とした時の図で
ある。ＰチヤネルMOSトランシスタMA2，MA3
により構成されるMOS抵抗とＰチヤネルMOSト
ランジスタMA1でカレントミラー回路が構成さ
れ、ＰチヤネルMOSトランジスタMp1，Mp2，
Mp3，Mp4はそれぞれＰチヤネルMOSトランジス
タMA1に流れる電流に比例した電流が流れる定電
流回路を構成している。もし、ＰチヤネルMOS
トランジスタMp1〜Mp4に流れる電流がそれぞれ
温度に対して一定であれば(3)式より、１℃あたり
の出力電圧変化ΔVOUTは ΔVOUT2.5ｍＶ×４＝10ｍＶ ……(4) となる。
的な実施例の回路図である。第３図は、Ｐ形基板
を用いた場合の温度センサ回路の回路図である。
第５図はＰ形基板４のMOSプロセスでできる
PNPバーチカルバイポーラトランジスタの断面
図である。コレクタ５は基板４と同じＰ形であ
り、常に基板４の電位と同一となる。Ｐ形基板４
内にＮウエル８をつくり、ここがベース領域とな
りベース端子７よりとり出す。また、Ｎウエル８
内にＰ形領域を形成し、ここがエミツタ６とな
る。こうしたプロセスでは必ずコレクタが基板と
接続するため基板の電位と同一となる。通常、Ｐ
形基板を用いる場合は、基板は負電位（接地）と
接続される。第３図では前述のようにＰ形基板を
用いているためコレクタが共通に接続されて負電
源２に接続された回路構成をとり、バイポーラト
ランジスタの数を４個（ｎ＝４）とした時の図で
ある。ＰチヤネルMOSトランシスタMA2，MA3
により構成されるMOS抵抗とＰチヤネルMOSト
ランジスタMA1でカレントミラー回路が構成さ
れ、ＰチヤネルMOSトランジスタMp1，Mp2，
Mp3，Mp4はそれぞれＰチヤネルMOSトランジス
タMA1に流れる電流に比例した電流が流れる定電
流回路を構成している。もし、ＰチヤネルMOS
トランジスタMp1〜Mp4に流れる電流がそれぞれ
温度に対して一定であれば(3)式より、１℃あたり
の出力電圧変化ΔVOUTは ΔVOUT2.5ｍＶ×４＝10ｍＶ ……(4) となる。
第６図は、第３図の温度センサ回路の特性図で
ある。温度変化に対して出力電圧が若干曲がる特
性があるのはMOSトランジスタによる低電流回
路が温度により少し変動するためであるが、ほぼ
直線とみなしうる特性が得られる。
ある。温度変化に対して出力電圧が若干曲がる特
性があるのはMOSトランジスタによる低電流回
路が温度により少し変動するためであるが、ほぼ
直線とみなしうる特性が得られる。
第４図は、Ｎ形基板を用いた場合の温度センサ
回路で、コレクタが共通に接続され、正電位端子
１としたNPNバイポーラトランジスタとＮチヤ
ネルMOSトランジスタMo1，Mo2，Mo3，Mo4に
より駆動される定電流回路により構成され、第３
図と同様の特性が得られる。
回路で、コレクタが共通に接続され、正電位端子
１としたNPNバイポーラトランジスタとＮチヤ
ネルMOSトランジスタMo1，Mo2，Mo3，Mo4に
より駆動される定電流回路により構成され、第３
図と同様の特性が得られる。
第３図、第４図のような回路構成ではダーリン
トン接続のような接続をしていないので、電流利
得βの変動に対しても出力電圧の温度変化分のば
らつきを小さく抑えることができる。
トン接続のような接続をしていないので、電流利
得βの変動に対しても出力電圧の温度変化分のば
らつきを小さく抑えることができる。
以上説明したように本発明は、MOSプロセス
で作られ、コレクタが共通に接続されたｎ個のバ
イポーラトランジスタとMOSトランジスタによ
り構成されたｎ個の定電流回路を有し、第１のバ
イポーラトランジスタのベースとコレクタが接続
され、第ｉのバイポーラトランジスタのベースは
第（ｉ−１）のバイポーラトランジスタのエミツ
タと接続され、ｎ個のバイポーラトランジスタの
エミツタに前記各定電流回路が接続されているこ
とにより、MOSプロセスでバイポーラトランジ
スタをつくり、複雑なプロセスで構造やプロセス
追加をすることなく、簡単な回路構成で温度セン
サ回路が実現でき、さらにプロセス変動によるば
らつきに対しても出力電圧の温度変化量のばらつ
きを小さくできる効果がある。
で作られ、コレクタが共通に接続されたｎ個のバ
イポーラトランジスタとMOSトランジスタによ
り構成されたｎ個の定電流回路を有し、第１のバ
イポーラトランジスタのベースとコレクタが接続
され、第ｉのバイポーラトランジスタのベースは
第（ｉ−１）のバイポーラトランジスタのエミツ
タと接続され、ｎ個のバイポーラトランジスタの
エミツタに前記各定電流回路が接続されているこ
とにより、MOSプロセスでバイポーラトランジ
スタをつくり、複雑なプロセスで構造やプロセス
追加をすることなく、簡単な回路構成で温度セン
サ回路が実現でき、さらにプロセス変動によるば
らつきに対しても出力電圧の温度変化量のばらつ
きを小さくできる効果がある。
第１図は本発明のPNPバイポーラトランジス
タと定電流回路を用いた回路図、第２図はNPN
バイポーラトランジスタと定電流回路を用いた回
路図、第３図はPNPバイポーラトランジスタと
ＮチヤネルMOSトランジスタとＰチヤネルMOS
トランジスタとで構成された具体的な定電流回路
とで構成された回路実施図、第４図はNPNバー
チカルトランジスタとＮチヤネルMOSトランジ
スタとＰチヤネルMOSトランジスタとで構成さ
れた具体的な定電流回路とで構成された回路実施
図、第５図はMOSプロセスによりつくられた
PNPバイポーラトランジスタの断面図、第６図
は第３図特性を示す図、第７図は従来より用いら
れた温度センサ回路の回路図である。 １……正電源端子、２……負電源端子、３……
出力端子、Qp1，Qp2，…，Qp(o-1)，Qpo……PNP
バイポーラトランジスタ、Qo1，Qo2，…，
Qo(o-1)，Qoo……NPNバイポーラトランジスタ、
Ip1，Ip2，…，Ip(o-1)，Ipo……MOSトランジスタ
により構成された定電流回路、Io1，Io2，…，
Io(o-1)，Ioo……MOSトランジスタにより構成され
た定電流回路、MA1，MA2，Mp1，Mp2，Mp3，
Mp4……ＰチヤネルMOSトランジスタ、MA3……
ＮチヤネルMOSトランジスタ、MB2，MB3，
Mo1，Mo2，Mo3，Mo4……ＮチヤネルMOSトラ
ンジスタ、MB1……ＰチヤネルMOSトランジス
タ、４……基板（サブストレート）、５……コレ
クタ端子、６……エミツタ端子、７……ベース端
子、８……Ｎウエル（ベース領域）。
タと定電流回路を用いた回路図、第２図はNPN
バイポーラトランジスタと定電流回路を用いた回
路図、第３図はPNPバイポーラトランジスタと
ＮチヤネルMOSトランジスタとＰチヤネルMOS
トランジスタとで構成された具体的な定電流回路
とで構成された回路実施図、第４図はNPNバー
チカルトランジスタとＮチヤネルMOSトランジ
スタとＰチヤネルMOSトランジスタとで構成さ
れた具体的な定電流回路とで構成された回路実施
図、第５図はMOSプロセスによりつくられた
PNPバイポーラトランジスタの断面図、第６図
は第３図特性を示す図、第７図は従来より用いら
れた温度センサ回路の回路図である。 １……正電源端子、２……負電源端子、３……
出力端子、Qp1，Qp2，…，Qp(o-1)，Qpo……PNP
バイポーラトランジスタ、Qo1，Qo2，…，
Qo(o-1)，Qoo……NPNバイポーラトランジスタ、
Ip1，Ip2，…，Ip(o-1)，Ipo……MOSトランジスタ
により構成された定電流回路、Io1，Io2，…，
Io(o-1)，Ioo……MOSトランジスタにより構成され
た定電流回路、MA1，MA2，Mp1，Mp2，Mp3，
Mp4……ＰチヤネルMOSトランジスタ、MA3……
ＮチヤネルMOSトランジスタ、MB2，MB3，
Mo1，Mo2，Mo3，Mo4……ＮチヤネルMOSトラ
ンジスタ、MB1……ＰチヤネルMOSトランジス
タ、４……基板（サブストレート）、５……コレ
クタ端子、６……エミツタ端子、７……ベース端
子、８……Ｎウエル（ベース領域）。
Claims (1)
- １ コレクタが第１の定電位点に各々接続された
ｎ個（ｎは２以上の整数）のバイポーラトランジ
スタと、第２の定電位点に接続され、少くともｎ
個の定電流を出力する、MOSトランジスタによ
り構成された定電流回路とを有し、前記ｎ個のバ
イポーラトランジスタの各エミツタは前記ｎ個の
定電流の１つをそれぞれ受けるように接続され、
かつ第１番目のバイポーラトランジスタのベース
は自身のコレクタに接続され、第ｉ番目（ｉは２
以上ｎ以下の整数）のバイポーラトランジスタの
ベースは第ｉ−１番目のバイポーラトランジスタ
のエミツタに接続され、第ｎ番目のバイポーラト
ランジスタのエミツタから出力を得るようにした
ことを特徴とする温度センサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60074803A JPS61233330A (ja) | 1985-04-09 | 1985-04-09 | 温度センサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60074803A JPS61233330A (ja) | 1985-04-09 | 1985-04-09 | 温度センサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61233330A JPS61233330A (ja) | 1986-10-17 |
| JPH0456935B2 true JPH0456935B2 (ja) | 1992-09-10 |
Family
ID=13557829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60074803A Granted JPS61233330A (ja) | 1985-04-09 | 1985-04-09 | 温度センサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61233330A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2619958B1 (fr) * | 1987-08-31 | 1992-02-21 | Thomson Semiconducteurs | Circuit de detection de seuil de temperature |
| JP2861755B2 (ja) * | 1993-10-28 | 1999-02-24 | 日本電気株式会社 | 電界放出型陰極装置 |
| JP4842213B2 (ja) * | 2007-06-08 | 2011-12-21 | セイコーインスツル株式会社 | 半導体温度センサ |
| JP5034919B2 (ja) | 2007-12-13 | 2012-09-26 | 富士電機株式会社 | 温度センサ回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5930029A (ja) * | 1982-08-12 | 1984-02-17 | Seiko Instr & Electronics Ltd | 温度検出装置 |
-
1985
- 1985-04-09 JP JP60074803A patent/JPS61233330A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61233330A (ja) | 1986-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0194031B1 (en) | Cmos bandgap reference voltage circuits | |
| US4677369A (en) | CMOS temperature insensitive voltage reference | |
| US4849684A (en) | CMOS bandgap voltage reference apparatus and method | |
| US5568045A (en) | Reference voltage generator of a band-gap regulator type used in CMOS transistor circuit | |
| US4935690A (en) | CMOS compatible bandgap voltage reference | |
| EP0429198B1 (en) | Bandgap reference voltage circuit | |
| US20190129461A1 (en) | Bandgap reference circuitry | |
| JPS6326895B2 (ja) | ||
| US5495166A (en) | MOS transistor threshold voltage generator | |
| JPH0456935B2 (ja) | ||
| JPH08339232A (ja) | 基準電圧回路 | |
| JPH02191012A (ja) | 電圧発生回路 | |
| JPH0575121B2 (ja) | ||
| JPH02253319A (ja) | 基準電圧回路 | |
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JPH0212509A (ja) | 定電圧回路 | |
| JP2913428B2 (ja) | 温度せンサ | |
| JPH06250751A (ja) | 基準電圧回路 | |
| KR950003019B1 (ko) | 밴드갭 기준전압 발생회로 | |
| JPS60250417A (ja) | 基準電圧回路 | |
| JP2772069B2 (ja) | 定電流回路 | |
| JPH0477329B2 (ja) | ||
| JPH0569457B2 (ja) | ||
| KR200239810Y1 (ko) | 기준전압 발생기 | |
| JP2674274B2 (ja) | 基準電圧回路 |