Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0459651B2 - - Google Patents
[go: Go Back, main page]

JPH0459651B2 - - Google Patents

Info

Publication number
JPH0459651B2
JPH0459651B2 JP58136694A JP13669483A JPH0459651B2 JP H0459651 B2 JPH0459651 B2 JP H0459651B2 JP 58136694 A JP58136694 A JP 58136694A JP 13669483 A JP13669483 A JP 13669483A JP H0459651 B2 JPH0459651 B2 JP H0459651B2
Authority
JP
Japan
Prior art keywords
microcode
program
control store
data processing
processing system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58136694A
Other languages
English (en)
Other versions
JPS5998251A (ja
Inventor
Ii Beresu Jeemuzu
Bii Sutain Jeemuzu
Daburyuu Byuushanpu Robaato
Aaru Kimenzu Harorudo
Daburyuu Beaado Deebitsudo
Jei Roman Maikeru
Jii Shirian Deebitsudo
Jei Doiru Jon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EMC Corp
Original Assignee
Data General Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Data General Corp filed Critical Data General Corp
Publication of JPS5998251A publication Critical patent/JPS5998251A/ja
Publication of JPH0459651B2 publication Critical patent/JPH0459651B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/24—Loading of the microprogram
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)
  • Saccharide Compounds (AREA)

Description

【発明の詳細な説明】 本発明はマイクロコード制御ストアのローデイ
ング手法に関し、特に複数のソースからのマイク
ロコードのローデイングを可能にし、またこのよ
うな目的のために特殊な制御装置または特定の場
所を必要としないマイクロコード制御ストアのロ
ーデイング法に関する。
マイクロ命令の復号に応答してプログラムを実
行する時使用されるマイクロコード（即ち、マイ
クロ命令）を記憶するための制御ストアを使用す
るデータ処理システムにおいては、例えばその内
部にロードされるマイクロコードは通常特性的に
固定され、マイクロコード命令の唯一のセツトし
か通常そのようにロードすることができない。従
つて、このような従来のシステムは唯１セツトの
マイクロ命令のローデイングに制限されるため、
柔軟性が少なくなる傾向を有する。更に、マイク
ロコードが記憶された適当なＩ／Ｏ装置（例え
ば、フロツピー・デイスク等）からマイクロコー
ドをアクセスするため特殊な制御装置が通常要求
され、またこのような制御装置は通常固定された
セツトをなすマイクロコード命令を含むＩ／Ｏ装
置しかアクセスしないように構成されている。
従つて、このようなマイクロコード・システム
に更に大きな柔軟性を提供するため、１つ以上の
Ｉ／Ｏ装置から１セツト以上のマイクロ命令をア
クセスすることができるようにすること、またこ
のために前記の各Ｉ／Ｏ装置と関連してこのよう
な目的のための１つ以上の特殊な制御装置を必要
としないことが望ましい。
本発明によれば、本システムは、１セツト以上
のマイクロコード命令を本システムのマイクロコ
ード制御ストアに使用可能にするように複数の
Ｉ／Ｏ装置に対するアクセスを可能にするため、
プロセツサおよび既に本システムの一部である常
に使用可能なそれ自体の内部Ｉ／Ｏ制御装置を作
動させるため使用することができる基本命令（し
ばしば「核命令」と呼ばれる）のセツトを使用す
る。このような「核」となるマイクロ命令は最初
に適当な固定されたあるいはプログラム可能な読
出し専用メモリー（ROMまたはPROM）に記憶
することができ、始動時にシステムのマイクロコ
ード制御ストアに自動的に置くことができる。こ
の「核」マイクロ命令は、選択された基本的なシ
ステムの構成要素（例えば、マイクロ命令の順序
付けを制御するマイクロシーケンサ装置、マイク
ロコード制御ストアにおける一連のマイクロ命令
の開始アドレスを提供するマクロ命令を復号する
ための内部命令プロセツサ装置、主または副記憶
装置（単数または複数）演算論理装置、等）の最
初の試験を行なうため使用することができるある
診断マイクロコード命令をこれと関連させること
ができる。
従つて、「核」マイクロ命令は、Ｉ／Ｏインタ
ーフエース装置をリセツトして所要のマイクロコ
ードが記憶されるある特定のＩ／Ｏ装置を識別す
るための装置コードおよび「始動」パルスを提供
する特殊な初期化プログラムを実行するために使
用することができる。このような初期化プログラ
ムは前に識別されたＩ／Ｏ装置に関する更に複雑
な「ロード」プログラム（「ブート（・ストラツ
プ）」プログラム）をアクセスし、またこのよう
なプログラムをシステムの主記憶装置に転送す
る。
その後、プロセツサは、識別されたＩ／Ｏ装置
（前述の装置コードにより識別される）における
所要のマイクロコード・フアイルを求めて探索
し、選択されたマイクロコード・フアイルをプロ
セツサ・システムのマイクロコード制御ストアに
ロードするブート・プログラムを実行することが
できる。このようなマイクロコードのローデイン
グに続いて、この時新たにロードされたマイクロ
命令のセツトの制御下にあるプロセツサが適当な
オペレーテイング・システムのソフトウエアをロ
ードすることができ、その結果システム全体がこ
の時使用できる状態となる。
本発明について図面の助けにより更に詳細に以
下に記述する。
第１図は、例えば、下記の文献において記述さ
れる如き米国登録商標Eclipse MV／8000 コン
ピユータ・システムなる商品名の下でData
General 社によつて現在市販される形式のもの
でよいデータ処理システムの主な構成要素を全体
的なブロツク図で示している。
即ち、 「The Eclipse MV／8000 Principles of
Operation」 No.014−00648、Data General
社、1980年版（1981年６月改訂） このシステムはまた、例えば、1980年４月25日
出願のE.Rasala等の米国特許出願第143561号に
も記載されている。
このような文献において理解できるように、本
システムは、マイクロコード制御ストア１２から
のマイクロコード命令の順次の選択の制御のため
使用されるマイクロシーケンサ装置１０を含んで
いる。このようなシステムは、通常、マクロ命令
の実行のため必要な１つ以上の一連のマイクロ命
令の、制御ストアにおける始動アドレスを提供す
るマクロ命令を復号する命令プロセツサ装置１３
の制御下にある。図示の如きシステムは、適当な
主記憶装置１４と、プロセツサと１つ以上のＩ／
Ｏ装置１６間のアドレスおよびデータの転送を制
御するＩ／Ｏ制御装置インターフエース装置１５
とを有する。
本発明による本システムの特定の一実施態様に
おいては、このようなシステムは、システム制御
プロセツサ１１を更に含み、該プロセツサは始動
時およびマイクロコード制御ストアのローデイン
グの操作において使用され、かつPROM装置１
７，１８およびランダム・アクセス・メモリー
（RAM）装置１９のアクセスのための、また主
記憶装置１４とマイクロシーケンサ装置１０の制
御ストア間にデータを転送するための特別に設計
されたハードワイアド・ロジツクを特に含む。
このシステムの制御プロセツサ（以下本文にお
いては、SCPと呼ばれる）は、第１図に概略を示
した如き電源ON／OFFスイツチ２１の作動と同
時に始動される。EPROM装置１７は、例えば、
内部に固定的に記憶された「核」マイクロコード
命令のセツトを保有する。本発明が有効であるこ
とが判るData General社の特定のEclipse
MV／8000 システムにおいては、例えば、この
ような「核」マイクロコード命令のセツトは、下
記の文献に記述される如く、Data General社の
モデル米国登録商標Nova800コンピユータ・シ
ステムに使用するため本来設計されたData
General社のNova 用命令セツトとして識別さ
れる。即ち、 Programmer's Reference
Manual Nova Line Computers，Data
General社，No.014−000631 このような「核」マイクロコード命令セツトは
また、前に述べたEclipse の文献に記述された
如きEclipse MV／8000型システムのための全
体的な命令セツトの一部としても含まれている。
ROM装置１８は、初期化プログラム（以下にお
いては、「ブート」プログラムと呼ぶ）と「ロー
ド制御ストア（LCS）プログラム」の双方、なら
びに前述の如くシステムの構成要素を最初に検査
するための適当な診断プログラムを記憶するため
使用される。RAM装置１９は、始動手順におい
て使用するためおよび本発明による制御ストアの
ローデイング・プロセスのために使用することが
できる。
システムの電源が投入される時、SCPは
EPROM装置１７に存在する「核」の
（NOVA800）命令をバス２０を介してマイクロ
コード制御ストア１２に対して転送するように自
動的にプログラムされる。同時に、LCSプログラ
ムおよびパワー・アツプ診断プログラムが
EPROM装置１７からRAM装置１９へ転送され
る。一旦「核」マイクロコード命令のセツトがマ
イクロコード制御ストアにおいて使用可能になる
と、SCPを用いて前述の如きシステム全体の種々
の構成要素の検査のためのパワー・アツプ診断プ
ログラムの実行を制御する。
「核」マイクロコード命令セツトはまた２つの
別の命令を含み、その第１のものはモデルMV／
8000プロセツサとしてプロセツサを有効に識別
し、従つてData General社の Eclipse MV／
8000コンピユータ・システムにおいて使用できる
もの以外のマイクロコード命令をロードする如何
なる試みも阻止する「NCPID」命令として識別
することができる。第２の別の命令は、以下にお
いて更に詳細に論述する「制御ストア・ロード
（LCS）」命令として識別される。
一旦全体的な「核」命令セツト（基本的な
Nova 800命令セツト、NCPID命令およびLCS
命令）が制御ストア１２にロードされ、また診断
命令のロードおよび実行の両方が行なわると、シ
ステム制御プロセツサはこの時特殊な初期化プロ
グラム（「ブート」プログラム）をバス２２上で
PROM１８から主記憶装置１４に転送し、シス
テムの主プロセツサ（命令プロセツサ１３として
示される）がその実行を開始する。
ブート・プログラムは、下記の如く実質的に僅
かに３つのマクロ命令のステツプしか持たない。
（場所は主記憶装置における例示的な記憶場所を
示す） 場 所 命 令 375 IORST 376 NIOS＜DEV＞ 377 JMP 377 明らかなように、ブート・プログラムの最初の
ステツプは、Ｉ／Ｏインターフエース装置をＩ／
Ｏ装置および主プロセツサに関する情報の転送の
ための状態に置くためにリセツトする単なるリセ
ツト・ステツプである。次のステツプは、始動パ
ルスと、例えばシステム始動プログラム（「Ｍブ
ード」プログラム）を内部に格納したＩ／Ｏ装置
を識別するＩ／Ｏ装置コードを有効に供給し、前
記始動プログラムは、該始動プログラムの制御下
で前述のロード制御ストア（LCS）プログラムに
よりマイクロコード制御ストア１２に対して最終
的にロードされるべき所要のマイクロコード命令
と同様に、実行のため主記憶装置１４にロードさ
れる。
主プロセツサは前記ブート・プログラムを用い
て前記Ｍブート・プログラムを見出してこれを特
定の識別されたＩ／Ｏ装置から主記憶装置１４へ
転送するが、前記Ｍブート・プログラムがこのよ
うにロードされるまで、ブート・プログラムの
「JMP」ステツプはプロセツサが他の機能を実施
することを阻止する。一旦Ｍブート・プログラム
がメモリーにロードされると、これはブート・プ
ログラムのJMPステツプにオーバーライドして
Ｍブート・プログラムの実行が開始する。
このＭブート・プログラムの機能は、マイクロ
コード制御ストア１２にロードされるべき所要の
マイクロコード命令フアイルを見出すため識別さ
れたＩ／Ｏ装置の記憶装置フアイル構造を探索す
ることである。このように、Ｍブート・プログラ
ムはユーザがロードすることを要するある特定の
マイクロコード・フアイルを識別することができ
るように構成されている。従つて、Ｍブート・プ
ログラムの一部として、ユーザは名称例えば「マ
イクロコード」によつて所要のフアイルを識別し
なければならない。
一旦適当なマイクロコード・フアイルがＭブー
ト・プログラムにより識別されると、Ｍブート・
プログラムが選択されたＩ／Ｏ装置におけるフア
イルを見出し、選択されたマイクロコード・フア
イルの16Kワードまでをその装置から主記憶装置
１４に対して転送する。
一旦Ｍブート・プログラムが選択されたマイク
ロコード・フアイルの最初の部分を主記憶装置に
ロードすると、この時「核」命令セツトがＭブー
ト・プログラムによつて使用されてLCS命令を実
行する。これは更に、制御をLCSプログラムに転
送し、このプログラムはシステム制御プロセツサ
（SCP）１１により実行される。このような条件
の下では、常時使用される主命令プロセツサ（こ
の段階では依然として作用においてNOVA800プ
ロセツサとして作動する）が作動を停止され、
SCPは本実施例においてはRAM装置１９に記載
されるLCSプログラムの実行によつてシステムの
作動の制御を引継ぐ。
マイクロコード命令は、MCフオーマツトとし
て識別できる特に指定されるフオーマツトで主セ
ツト装置に存在する。マイクロコード命令はこの
時主記憶装置から制御ストアに受入れられる形態
への変換の後で転送することができる。このよう
に、例えば、マイクロコードの最初の部分は、最
初から主記憶装置にMCフオーマツトでロードさ
れている「核」マイクロコード命令の１つのバー
ジヨンを保有する。このような最初の部分は次に
作動特性においては最初のバージヨンと等しい
が、Eclipse MV／8000全体の命令セツトによ
り一体に作動するための場所および内容の両方に
おいて修正されたバージヨンで制御ストアに対し
てロードされなければならない。選択れたマイク
ロコード・フアイルの残りの部分は全体的な命令
セツトを形成するMV／8000命令セツトの残りを
保有する。
SCPによつて実行されるLCSプログラムと主記
憶装置におけるマイクロコードのMCフオーマツ
トの解釈の両方により、SCPは主記憶装置１４か
らの選択されたマイクロコード命令の最初の部分
をマイクロコード制御ストア１２にロードする。
この時、SCPは、公知の検査手法を用いてこのよ
うな最初の部分が適正にロードれたことを検査す
る。次に、SCPはLCSプログラムを終了し、制御
をMV／8000主プロセツサに戻し、このプロセツ
サは依然としてNova 800プロセツサとして機
能しかつ依然としてＭブート・プログラムを実行
中であるが、Ｉ／Ｏ装置から主記憶装置に読込ま
れる別のマイクロコードが存在するかどうかを判
定する。別のマイクロコードが制御ストアにロー
ドされる場合は、Ｍブート・プログラムは選択さ
れたマイクロコード・フアイルの次の部分を主記
憶装置１４に読込んで後続のLCS命令を発する。
LCS命令の後続する実行は、SCPにより使用され
たLCSプログラムの同じステツプをしてマイクロ
コードの最初の部分をこの次の部分において実施
されるべき制御ストアにロードさせることにな
る。この段階において、別のマイクロコードを
Ｉ／Ｏ装置から読出したりLCS命令を実行するた
め使用される「核」命令セツトがＩ／Ｏ装置自体
から得られるのである。
選択されたマイクロコード命令セツトの全ての
部分が連続的に転送された時、この選択されたマ
イクロコード命令セツトはマイクロコード制御ス
トア１２に完全にロードされており、システムは
この時Eclipse ／8000プロセツサとして作動す
ることができる。従つて、システムの通常のプロ
セツサがＭブート・プログラムを用いて、適当な
Ｉ／Ｏ装置の場所から普通に使用可能なＩ／Ｏ制
御装置インターフエース装置１５を介して、要求
されるどんなオペレーテイング・システムのソフ
トウエアでも主記憶装置１４に対してロードす
る。一旦オペレーテイング・システムのソフトウ
エアがこのようにロードされると、ユーザが本シ
ステム全体で必要とするどのような適用も可能と
なるようにＭブート・プログラムが終了する。
MV／8000システムは既に当業者には周知であり
また使用することができる（例えば、前述の文献
に開示されるように）ため、このようなシステム
における通常入手可能な構成要素の詳細なロジツ
ク図は不要である。即ち、例えば前述のRasala
等の米国特許出願において例示的なロジツク図
が示されている。本発明に関連して論述された別
の構成要素については、システムの制御プロセツ
サ１１、EPROM１７、PROM１８およびRAM
１９が第２図乃至第９図に示されている。従つ
て、システム制御プロセツサ１１に関しては、中
央演算処理装置および支持ロジツクが第２図に示
され、内部の制御ロジツクおよびバスの接続は第
６図に示され、タイミングおよびクロツクの発生
は第７図に示され、パワー・アツプ・ロジツクは
第１０図に示されている。インターフエース・バ
ス２０に対するインターフエース・ロジツクは第
９図に示され、インターフエース・バス２１に対
するインターフエース・ロジツクは第８図に示さ
れている。RAM装置は第３図に示され、
EPROM装置は第４図に、またPROM装置は第
５図に示されている。
【図面の簡単な説明】
第１図は本発明が実施されるデータ処理システ
ムの関連部分を示すブロツク図、第２図および第
２Ａ図は第１図のシステム制御プロセツサ１１に
おいて使用されるマイクロ・ノバ（micro−
Nova）制御プロセツサおよびこれを支持するロ
ジツクを示す更に詳細なロジツク図、第３図、第
３Ａ図および第３Ｂ図は第１図のRAM装置１９
を示す更に詳細なロジツク図、第４図は第１図の
EPROM装置１７を示す更に詳細なロジツク図、
第５図は第１図のPROM装置１８の更に詳細な
ロジツク図、第６図、第６Ａ図、第６Ｂ図、第６
Ｃ図、および第６Ｄ図は第１図のシステム制御プ
ロセツサ１１において使用される内部制御ロジツ
クおよび内部バス接続を示す更に詳細なロジツク
図、第７図、第７Ａ図および第７Ｂ図は第１図の
システム制御プロセツサ１１において使用される
タイミングおよびクロツク発生ロジツクの更に詳
細なロジツク図、第８図、第８Ａ図、第８Ｂ図お
よび第８Ｃ図は主記憶装置１４をバス２１を介し
てインターフエースするため第１図のシステム制
御プロセツサにおいて使用されるインターフエー
ス・ロジツクの更に詳細なロジツク図、第９図お
よび第９Ａ図はマイクロ制御ストアをバス２０を
介してインターフエースするためシステム制御プ
ロセツサ１１において使用されるインターフエー
ス・ロジツクの更に詳細なロジツク図、および第
１０図および第１０Ａ図は第１図のシステム制御
プロセツサの始動操作に用いられるパワーアツ
プ・ロジツクの更に詳細なロジツク図である。 １０……マイクロシーケンサ装置、１１……シ
ステム制御プロセツサ、１２……マイクロコード
制御ストア、１３……命令プロセツサ装置、１４
……主記憶装置、１５……Ｉ／Ｏ制御装置インタ
ーフエース装置、１６……Ｉ／Ｏ素子、１７……
EPROM装置、１８……PROM装置、１９……
RAM装置、２０，２１……インターフエース・
バス、２２……バス。

Claims (1)

  1. 【特許請求の範囲】 １ 主プロセツサと、主記憶装置と、マイクロコ
    ード制御ストアと、データ処理システムと１つ以
    上の入出力装置との間の通信を可能にする入出力
    インターフエース装置と、を含むデータ処理シス
    テムを始動する方法であつて、 (a) 前記データ処理システムがオンに切換えられ
    る時、前記マイクロコード制御ストアに基本的
    命令セツトを記憶し、 (b) 前記の基本的命令セツトを用いて初期化プロ
    グラムを実行し、該実行工程は、 (イ) マイクロコード・ロード・プログラムと所
    要のマイクロコード・フアイルが記憶されて
    いる選択された入出力装置を識別し、 (ロ) 前記マイクロコード・ロード・プログラム
    を前記入出力装置から主記憶装置に転送する
    工程を含み、 (c) 前記の基本的命令セツトを用いて前記マイク
    ロコード・ロード・プログラムを実行し、該実
    行工程は、前記の所要のマイクロコード・フア
    イルを前記の選択された入出力装置から前記主
    記憶装置を介して前記マイクロコード制御スト
    アに対し転送する工程を含むことを特徴とする
    データ処理システムの始動方法。 ２ 前記基本的命令セツトと共に前記制御ストア
    に初期診断プログラムを記憶し、 前記初期診断プログラムを実行して前記データ
    処理システムの作動を検査する工程を更に含むこ
    とを特徴とする特許請求の範囲第１項記載の方
    法。 ３ 前記データ処理システムが最初に前記の基本
    的な命令セツトを記憶しておく補助記憶装置を含
    み、前記工程(a)が、前記データ処理システムが最
    初にオンにされる時、前記の基本的命令セツトを
    前記補助記憶装置からこれを記憶するため前記制
    御ストアに対して自動的に転送する工程を含むこ
    とを特徴とする特許請求の範囲第１項または第２
    項に記載の方法。 ４ 前記データ処理システムが更に補助プロセツ
    サ装置を含み、前記基本的命令セツトの転送工程
    が前記補助プロセツサ装置の制御下で実施される
    ことを特徴とする特許請求の範囲第３項記載の方
    法。 ５ 前記補助記憶装置が前記の初期診断プログラ
    ムを最初に記憶しており、前記工程(a)が、前記デ
    ータ処理システムが最初にオンにされる時、前記
    の初期診断プログラムを前記補助記憶装置からこ
    れを記憶するため前記制御ストアに対して自動的
    に転送する工程を含むことを特徴とする特許請求
    の範囲第４項記載の方法。 ６ 前記初期化プログラムが最初に前記補助記憶
    装置に記憶されており、前記補助プロセツサ装置
    の制御下で前記初期化プログラムを前記補助記憶
    装置から前記主記憶装置に対して転送する工程を
    更に含むことを特許請求の範囲第４項記載の方
    法。 ７ 前記初期化プログラムの実行が前記補助プロ
    セツサ装置の制御下で実施され、入出力インター
    フエース装置をリセツトしてこれを１つ以上の入
    出力装置との通信状態に置く工程を更に含むこと
    を特徴とする特許請求の範囲第６項記載の方法。 ８ 前記補助プロセツサ装置による前記初期化プ
    ログラムの実行が、前記マイクロコード・ロー
    ド・プログラムに対する前記の識別され選択され
    た入出力装置を探索して前記マイクロコード・ロ
    ード・プログラムを該入出力装置内部に見出し、
    前記補助プロセツサ装置による前記主記憶装置に
    対する前記マイクロコード・ロード・プログラム
    の転送を可能にする工程を更に含むことを特徴と
    する特許請求の範囲第７項記載の方法。 ９ 前記マイクロコード・ロード・プログラムの
    実行が前記主プロセツサ装置により実施され、前
    記の識別され選択された入出力装置を探索して所
    要のマイクロコード・フアイルを該入出力装置の
    内部に見出し、そこから主記憶装置に対する前記
    マイクロコード・フアイルの転送を可能にする工
    程を含むことを特徴とする特許請求の範囲第８項
    記載の方法。 １０ 前記補助プロセツサ装置が前記マイクロコ
    ード・フアイルを前記主記憶装置から前記制御ス
    トアに対して転送することを特徴とする特許請求
    の範囲第９項記載の方法。 １１ 前記主プロセツサ装置による前記マイクロ
    コード・ロード・プログラムの実行および前記補
    助プロセツサ装置による前記制御ストア・ロー
    ド・プログラムの実行が、 前記マイクロコード・フアイルの制限された部
    分を前記の選択された入出力装置から前記主記憶
    装置に対して順次転送し、 前記マイクロコード・フアイルの前記の制限さ
    れた部分を前記主記憶装置から前記制御ストアに
    対して順次転送する工程を含むことを特徴とする
    特許請求の範囲第１０項記載の方法。 １２ 前記マイクロコード・フアイルの前記の制
    限された部分の各々が、その次の連続する制限さ
    れた部分の転送前に、前記入出力装置から前記主
    記憶装置に対し、また前記主記憶装置から前記制
    御ストアに対して転送されることを特徴とする特
    許請求の範囲第１１項記載の方法。 １３ 前記補助記憶装置が更に制御ストア・ロー
    ド・プログラムを含み、前記主プロセツサ装置
    が、前記の一連のマイクロコード・フアイル部分
    を前記主記憶装置から前記制御ストアに対して転
    送するため前記制御ストア・ロード・プログラム
    を実行することを前記補助プロセツサ装置に要求
    することを特徴とする特許請求の範囲第１２項記
    載の方法。 １４ 前記データ処理システムにより互換性をも
    つて使用することができるもの以外のマイクロコ
    ード命令のローデイングを阻止するため、前記基
    本的命令セツトと共に、禁止命令を前記制御スト
    アに記憶する工程を更に含むことを特徴とする特
    許請求の範囲第１項記載の方法。 １５ 前記マイクロコード・ロード・プログラム
    の実行が、前記の選択されたマイクロコード・フ
    アイルが前記制御ストアにロードされた後オペレ
    ーテイング・システムのソフトウエアをロードす
    る工程を更に含むことを特徴とする特許請求の範
    囲第１項記載の方法。 １６ 選択されたデータ処理操作を実施するため
    命令を処理するプロセツサ装置と、 情報を記憶する主記憶装置と、 １つ以上のマイクロ命令を記憶するマイクロコ
    ード制御ストアと、 １つ以上の入出力装置とデータ処理システムと
    の間の通信を可能にする入出力インターフエース
    と、 基本的命令セツトと初期化プログラムを記憶す
    る装置とを設け、 前記プロセツサ装置は、前記基本的命令セツト
    を前記記憶装置から前記マイクロコード制御スト
    アに対して転送して前記プロセツサ装置が前記の
    基本的命令セツトを使用してプログラムした操作
    を実行することを可能にする装置を含み、 前記初期化プログラムを前記主記憶装置に対し
    て転送する装置を設け、前記プロセツサ装置はこ
    れにより、選択されたマイクロ命令セツトとマイ
    クロコード・ロード・プログラムを含む選択され
    た入出力装置を識別し、該入出力装置の内部に保
    持された前記マイクロコード・ロード・プログラ
    ムを前記主記憶装置に対して転送するため、前記
    初期化プログラムを実行し、 前記プロセツサ装置は更に、前記の選択された
    マイクロ命令セツトを前記の選択された入出力装
    置から前記マイクロコード制御ストアに対して転
    送するため前記のマイクロコード・ロード・プロ
    グラムを実行することを特徴とするデータ処理シ
    ステム。 １７ 前記記憶装置が更に初期診断プログラムを
    含み、前記プロセツサ装置が、前記初期診断プロ
    グラムを転送しかつ該初期診断プログラムを実行
    して前記データ処理システムの作動を検査する装
    置を含むことを特徴とする特許請求の範囲第１６
    項記載のデータ処理システム。 １８ 前記プロセツサ装置は、 主プロセツサ装置と補助プロセツサ装置とを含
    み、 該補助プロセツサ装置が、前記データ処理シス
    テムがオンに切換られる時、前記の基本的命令セ
    ツトおよび前記初期化プログラムを前記記憶装置
    から前記マイクロコード制御ストアおよび前記主
    記憶装置に対してそれぞれ自動的に転送すること
    を特徴とする特許請求の範囲第１６項または第１
    ７項に記載のデータ処理システム。 １９ 前記主プロセツサ装置が、前記の選択され
    た入出力装置を識別しかつ前記マイクロコード・
    ロード・プログラムを前記主記憶装置に対して転
    送するため前記基本的命令セツトを用いて前記初
    期化プログラムを実行することを特徴とする特許
    請求の範囲第１８項記載のデータ処理システム。 ２０ 前記主プロセツサ装置が、前記入出力装置
    における前記の選択されたマイクロ命令セツトを
    見出しかつ該命令の第１の部分を前記入出力装置
    から前記主記憶装置に対して転送するため、前記
    基本的命令セツトを用いて前記マイクロコード・
    ロード・プログラムを実行し、 前記補助プロセツサ装置は、前記主プロセツサ
    装置の要求と同時に、前記の選択されたマイクロ
    命令セツトの前記の第１の部分を前記主記憶装置
    から前記マイクロコード制御ストアに対して転送
    することを特徴とする特許請求の範囲第１９項記
    載のデータ処理システム。 ２１ 前記記憶装置が制御ストア・ロード・プロ
    グラムを含み、前記補助プロセツサ装置は、前記
    の選択されたマイクロ命令セツトを前記主記憶装
    置から前記マイクロコード制御ストアに対して転
    送するため前記制御ストア・ロード・プログラム
    を実行することを特徴とする特許請求の範囲第２
    ０項記載のデータ処理システム。 ２２ 前記プロセツサ装置が前記の選択されたマ
    イクロ命令セツトを前記マイクロコード制御スト
    アに対してその連続するブロツクにおいて転送す
    ることを特徴とする特許請求の範囲第１６項記載
    のデータ処理システム。 ２３ 前記主プロセツサ装置が前記の選択された
    マイクロ命令セツトの連続する部分を前記入出力
    装置から前記主記憶装置に対して転送し、前記補
    助プロセツサ装置が前記の連続する部分を前記主
    記憶装置から前記マイクロコード制御ストアに対
    して転送し、連続する各部分は前記入出力装置か
    ら前記主記憶装置に対して、次いで次の連続する
    部分が転送される前に、前記マイクロコード制御
    ストアに対して転送されることを特徴とする特許
    請求の範囲第１８項記載のデータ処理システム。 ２４ 前記記憶装置が制御ストア・ロード・プロ
    グラムを保有し、前記補助プロセツサ装置が、前
    記の選択されたマイクロ命令セツトの前記第１の
    部分および前記の連続する部分を前記主記憶装置
    から前記マイクロコード制御ストアに対して転送
    するため前記制御ストア・ロード・プログラムを
    実行することを特徴とする特許請求の範囲第２３
    項記載のデータ処理システム。
JP58136694A 1982-07-26 1983-07-26 デ−タ処理システムにおけるマイクロコ−ド制御ストアのロ−デイング方法およびこれを実施するデ−タ処理システム Granted JPS5998251A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/402,052 US4654783A (en) 1982-07-26 1982-07-26 Unique process for loading a microcode control store in a data processing system
US402052 2003-03-27

Publications (2)

Publication Number Publication Date
JPS5998251A JPS5998251A (ja) 1984-06-06
JPH0459651B2 true JPH0459651B2 (ja) 1992-09-22

Family

ID=23590319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58136694A Granted JPS5998251A (ja) 1982-07-26 1983-07-26 デ−タ処理システムにおけるマイクロコ−ド制御ストアのロ−デイング方法およびこれを実施するデ−タ処理システム

Country Status (5)

Country Link
US (1) US4654783A (ja)
EP (1) EP0100140B1 (ja)
JP (1) JPS5998251A (ja)
CA (1) CA1194604A (ja)
DE (1) DE3373032D1 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4720812A (en) * 1984-05-30 1988-01-19 Racal-Milgo, Inc. High speed program store with bootstrap
JPS6274189A (ja) * 1985-09-27 1987-04-04 Toshiba Corp 情報媒体
JPH06103460B2 (ja) * 1985-11-19 1994-12-14 ソニー株式会社 プログラム転送方式
FR2604544B1 (fr) * 1986-09-26 1990-12-07 Ricard Claude Procedes pour programmer un taximetre electronique et taximetres electroniques correspondants
US4914576A (en) * 1986-12-18 1990-04-03 Bull Hn Information Systems Inc. Apparatus and method of loading a control store memory of a central subsystem
DE3743639A1 (de) * 1986-12-24 1988-07-07 Mitsubishi Electric Corp Ic-karte und system zur ueberpruefung ihrer funktionstuechtigkeit
GB2201816A (en) * 1987-02-27 1988-09-07 Mitac Inc High speed digital processor
DE3856175T2 (de) * 1987-06-05 1998-12-17 Mitsubishi Denki K.K., Tokio/Tokyo Digitales Signalverarbeitungssystem in dem ein Prozessor unter Kontrolle eines Hosts auf zwei Befehlsspeicher zugreift
JPH01118956A (ja) * 1987-10-31 1989-05-11 Sharp Corp データ処理装置
JPH01248256A (ja) * 1988-03-30 1989-10-03 Toshiba Corp 入出力制御方式
US5063496A (en) * 1988-06-01 1991-11-05 International Business Machines Corporation Signaling attempted transfer to protected entry point bios routine
GB8901932D0 (en) * 1989-01-28 1989-03-15 Int Computers Ltd Data processing system
FR2645989A1 (fr) * 1989-04-17 1990-10-19 Bull Sa Coupleur multifonctions entre une unite centrale d'ordinateur et les differents organes peripheriques de ce dernier
US5142680A (en) * 1989-04-26 1992-08-25 Sun Microsystems, Inc. Method for loading an operating system through a network
US5210875A (en) * 1989-08-25 1993-05-11 International Business Machines Corporation Initial bios load for a personal computer system
US5355489A (en) * 1989-08-25 1994-10-11 International Business Machines Corp. Bios load for a personal computer system having a removable processor card
JP2868543B2 (ja) * 1989-09-25 1999-03-10 三菱電機株式会社 計算機装置
US5155844A (en) * 1990-02-14 1992-10-13 International Business Machines Corporation Background memory test during system start up
US5557799A (en) * 1990-03-22 1996-09-17 International Business Machines Computer determination of operating system or data
JP2708608B2 (ja) * 1990-05-25 1998-02-04 富士通株式会社 仮想計算機のｉｐｌ処理方式
EP0532643B1 (en) * 1990-06-04 1998-12-23 3Com Corporation Method for optimizing software for any one of a plurality of variant architectures
US5307497A (en) * 1990-06-25 1994-04-26 International Business Machines Corp. Disk operating system loadable from read only memory using installable file system interface
JPH0792744B2 (ja) * 1990-08-20 1995-10-09 インターナショナル・ビジネス・マシーンズ・コーポレイション 多重レベル適用業務ソフトウェアをデータ処理装置にインストールする方法。
US6131159A (en) * 1992-05-08 2000-10-10 Paradyne Corporation System for downloading programs
EP0576126A3 (en) * 1992-06-22 1994-01-12 International Business Machines Corporation A method and apparatus for providing a modular ABIOS device support layer in a computer system
EP0592079A2 (en) * 1992-09-20 1994-04-13 Sun Microsystems, Inc. Automated software installation and operating environment configuration on a computer system
US6357000B1 (en) * 1993-01-29 2002-03-12 Microsoft Corporation Method and system for specified loading of an operating system
US6430685B1 (en) * 1993-02-19 2002-08-06 Apple Computer, Inc. Method and apparatus for enabling a computer system
EP0622731A3 (en) * 1993-04-26 1995-02-15 Ibm Boot architecture for micro-core based systems.
US5687371A (en) * 1993-09-27 1997-11-11 Intel Corporation Selection from a plurality of bus operating speeds for a processor bus interface during processor reset
US5592616A (en) * 1995-06-07 1997-01-07 Dell Usa, Lp Method for performing efficient memory testing on large memory arrays using test code executed from cache memory
GB2304209B (en) * 1995-08-04 2000-03-01 Motorola Ltd Processor system and method of starting-up a processor system
US6421798B1 (en) 1999-07-14 2002-07-16 Computer Service Technology, Inc. Chipset-based memory testing for hot-pluggable memory
US6687858B1 (en) * 2000-05-16 2004-02-03 Phillip M. Adams Software-hardware welding system
JP4958201B2 (ja) * 2001-03-30 2012-06-20 ルネサスエレクトロニクス株式会社 マイクロコンピュータ
US7472207B2 (en) * 2001-10-09 2008-12-30 Aftg-Tg, L.L.C. Optimized-incrementing, time-gap defect detection apparatus and method
US6691181B2 (en) 2001-10-09 2004-02-10 Phillip M. Adams Programmatic time-gap defect detection apparatus and method
US6842802B2 (en) * 2001-11-30 2005-01-11 Aftg-Tg, L.L.C. Programmatic time-gap defect correction apparatus and method
US7003656B2 (en) * 2002-06-13 2006-02-21 Hewlett-Packard Development Company, L.P. Automatic selection of firmware for a computer that allows a plurality of process types
US7206928B2 (en) * 2003-06-03 2007-04-17 Digi International Inc. System boot method
CN103713920B (zh) * 2011-06-20 2017-11-14 北京奇虎科技有限公司 便携设备操作系统启动保护方法和装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1940296C3 (de) * 1969-08-07 1973-11-29 Ibm Deutschland Gmbh, 7000 Stuttgart Einrichtung in elektronischen Datenverarbeitungsmaschinen zum Schutz des Steuerprogramms
US4024504A (en) * 1973-12-21 1977-05-17 Burroughs Corporation Firmware loader for load time binding
US4098895A (en) * 1975-09-30 1978-07-04 Ciba-Geigy Corporation Triazolylacetanilide compounds and microbicidal compositions
IT1052738B (it) * 1975-12-24 1981-07-20 Cselt Centro Studi Lab Telecom Dispositivo per il caricamento automatico della memoria centrale di calcolatori elettronici
JPS52155939A (en) * 1976-06-21 1977-12-24 Hitachi Ltd Control system for micro program
US4191996A (en) * 1977-07-22 1980-03-04 Chesley Gilman D Self-configurable computer and memory system
US4276594A (en) * 1978-01-27 1981-06-30 Gould Inc. Modicon Division Digital computer with multi-processor capability utilizing intelligent composite memory and input/output modules and method for performing the same
US4334307A (en) * 1979-12-28 1982-06-08 Honeywell Information Systems Inc. Data processing system with self testing and configuration mapping capability
JPS56152024A (en) * 1980-04-28 1981-11-25 Toshiba Corp Automatic initial-program loading system
US4414669A (en) * 1981-07-23 1983-11-08 General Electric Company Self-testing pipeline processors

Also Published As

Publication number Publication date
EP0100140A2 (en) 1984-02-08
JPS5998251A (ja) 1984-06-06
CA1194604A (en) 1985-10-01
EP0100140A3 (en) 1984-07-18
DE3373032D1 (en) 1987-09-17
US4654783A (en) 1987-03-31
EP0100140B1 (en) 1987-08-12

Similar Documents

Publication Publication Date Title
US4654783A (en) Unique process for loading a microcode control store in a data processing system
US6804774B1 (en) Software image transition aid comprising building a disk image based on identified hardware
US5794052A (en) Method of software installation and setup
US7017039B2 (en) Method of booting a computer operating system to run from a normally unsupported system device
US20080010446A1 (en) Portable apparatus supporting multiple operating systems and supporting method therefor
JPS6040067B2 (ja) 分散制御型多重処理システム
CN102929747A (zh) 基于龙芯服务器的Linux操作系统崩溃转储的处理方法
KR20070034523A (ko) 애플리케이션의 재런칭시의 애플리케이션 상태 히스토리정보를 이용한 방법, 소프트웨어 및 장치
US7386711B1 (en) Method and apparatus for redirecting the boot operations of one or more systems
US20050015749A1 (en) Multiprocessor application interface requiring no utilization of a multiprocessor operating system
JP2681929B2 (ja) プログラム起動方式
US4742449A (en) Microsequencer for a data processing system using a unique trap handling technique
WO2008048581A1 (en) A processing device operation initialization system
JP2552738B2 (ja) データ処理装置
JP3544886B2 (ja) プログラマブルコントローラ
JPH09114673A (ja) プログラムロード装置と方法
JP2001256055A (ja) プログラムダウンロード方式
JPH0559456B2 (ja)
JPH0540637A (ja) 基本入出力システムのロード方式
JPH05165796A (ja) 分散型コンピュータネットワークにおけるソフトウェア開発ツール起動方式
TWI222557B (en) Diagnostic method for EFI (extensible firm interface)
CN120085882A (zh) 镜像运行方法、装置、电子设备及可读介质
JPH10222361A (ja) 計算機等の処理装置におけるｒｏｍプログラムモニタ装置
Neumann Disk-based program swapping in 8080-based microcomputers
JPH07219918A (ja) 並列計算機のシステム立上げ方式