JPH045992B2 - - Google Patents
Info
- Publication number
- JPH045992B2 JPH045992B2 JP56070160A JP7016081A JPH045992B2 JP H045992 B2 JPH045992 B2 JP H045992B2 JP 56070160 A JP56070160 A JP 56070160A JP 7016081 A JP7016081 A JP 7016081A JP H045992 B2 JPH045992 B2 JP H045992B2
- Authority
- JP
- Japan
- Prior art keywords
- ecd
- circuit
- voltage
- switch
- electrochromic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明はエレクトロクロミツク素子の駆動装置
に関する。
に関する。
従来より、エレクトロクロミツク素子（ECD）
は電圧を印加すれば酸化還元反応により着色また
は消色することを利用したものである。その素子
構造は、ガラス等の基板上に透明電導膜が形成さ
れその上にエレクトロクロミツク物質と電解質か
らなるEC層がもう一つの基板上に形成された透
明電極でサンドイツチされている。両側の基板上
の透明電極に着色電圧を印加すればEC層が着色
し逆電圧を印加すれば透明になり消色する。
は電圧を印加すれば酸化還元反応により着色また
は消色することを利用したものである。その素子
構造は、ガラス等の基板上に透明電導膜が形成さ
れその上にエレクトロクロミツク物質と電解質か
らなるEC層がもう一つの基板上に形成された透
明電極でサンドイツチされている。両側の基板上
の透明電極に着色電圧を印加すればEC層が着色
し逆電圧を印加すれば透明になり消色する。
従来ECD駆動装置は駆動回路の電源が切られ
たときECDの両電極はオープンあるいは短絡さ
れたまゝである。しかしECDの駆動時に過電圧
等のため副反応が生じることがありECDに消色
電圧を印加したのち消色状態が実現してもECD
の両電極をオープンあるいは短絡したまゝに長時
間放置すれば着色状態に戻ることがある。
たときECDの両電極はオープンあるいは短絡さ
れたまゝである。しかしECDの駆動時に過電圧
等のため副反応が生じることがありECDに消色
電圧を印加したのち消色状態が実現してもECD
の両電極をオープンあるいは短絡したまゝに長時
間放置すれば着色状態に戻ることがある。
またEC層がそれぞれ還元によつて着色するEC
層Ａ、固体電解層Ｂ、酸化によつて着色するEC
層Ｃの三層からなり、一つのEC層Ａのみがパタ
ーニングされている全固体型ECDにおいては、
着色電圧を印加するとパターニングされている
EC層ＡとパターニングされていないEC層Ｃの
EC層Ａに対向する部分とが着色し、その合成の
色が観察される。着色を長時間続けるとEC層Ｃ
のEC層Ａに対向する部分に隣接する部分へ着色
関与するイオンが拡散し着色する。拡散による着
色は消色のレスポンスが遅いため一定時間の消色
電圧を印加しても消え残つたまゝになる。
層Ａ、固体電解層Ｂ、酸化によつて着色するEC
層Ｃの三層からなり、一つのEC層Ａのみがパタ
ーニングされている全固体型ECDにおいては、
着色電圧を印加するとパターニングされている
EC層ＡとパターニングされていないEC層Ｃの
EC層Ａに対向する部分とが着色し、その合成の
色が観察される。着色を長時間続けるとEC層Ｃ
のEC層Ａに対向する部分に隣接する部分へ着色
関与するイオンが拡散し着色する。拡散による着
色は消色のレスポンスが遅いため一定時間の消色
電圧を印加しても消え残つたまゝになる。
この様な着色の残りは表示素子の品位を下げる
ばかりでなく表示の誤認の原因にもなる。特に透
過型でECDを使用するときは消え残りは著しく
視界を妨げ使用不能となる。
ばかりでなく表示の誤認の原因にもなる。特に透
過型でECDを使用するときは消え残りは著しく
視界を妨げ使用不能となる。
このためECDの非駆動時にも常時消色電圧を
印加しECDの消残りを防ぐことを行うように
ECD駆動回路を作動させることが考えられるが、
常時ECD駆動回路を作動させることは駆動回路
自体での電力消費が大きくなつてしまう。
印加しECDの消残りを防ぐことを行うように
ECD駆動回路を作動させることが考えられるが、
常時ECD駆動回路を作動させることは駆動回路
自体での電力消費が大きくなつてしまう。
本発明の目的は、ECDの非駆動時に常時消色
電圧を印加するが消費電力の極めて少ないECD
駆動装置を提供することにある。
電圧を印加するが消費電力の極めて少ないECD
駆動装置を提供することにある。
上記課題は、本発明に従い、ECD駆動回路と
は別にその作動中電力消費が極めて少ない消色電
圧回路を設けたECD駆動装置によつて解決され
た。本発明のECD駆動装置の構成は、エレクト
ロクロミツク素子を着・消色する駆動回路、駆動
回路を作動させる第１状態とこれを非作動とする
第２状態を有するスイツチ、およびスイツチが第
２状態のとき作動してエレクトロクロミツク素子
に電源端子間に形成される高インピーダンス回路
を介して消色電圧を印加する消色電圧回路とから
なる。
は別にその作動中電力消費が極めて少ない消色電
圧回路を設けたECD駆動装置によつて解決され
た。本発明のECD駆動装置の構成は、エレクト
ロクロミツク素子を着・消色する駆動回路、駆動
回路を作動させる第１状態とこれを非作動とする
第２状態を有するスイツチ、およびスイツチが第
２状態のとき作動してエレクトロクロミツク素子
に電源端子間に形成される高インピーダンス回路
を介して消色電圧を印加する消色電圧回路とから
なる。
以下図面を参照して本発明の実施例について説
明する。
明する。
第１図３は本発明の第１の実施例のブロツク図
を示す。ECD駆動回路２と消色電圧回路３が
別々に存在し、ECD駆動中はECD駆動回路２は
電源１とECD４が連動したスイツチSW1，SW2
で結ばれている。スイツチSW1，SW2を消色電圧
回路３側につなげばECD４と消色回路３が結ば
れ、駆動回路２はoffになりECD４には消色電圧
が印加される。第４図は第一実施例の回路図であ
りスイツチSW１，SW2，SW3（このSW2，SW3
は第１図のSWxを構成する。）が図の実線の状態
にあるときECD駆動信号回路２Ａに電源１から
の電圧が加わり、そして駆動電圧発生回路２Ｂは
VRの電圧を発生する。ECD４はECD駆動信号回
路２Ａの着色信号SCあるいは消色信号SBにより着
色消色する。信号SCがハイレベルになつたときト
ランジスタTγ1と、インバータI1を通してトラン
ジスタTγ4がオン状態になりECD４に着色電圧が
加わりECD４は着色する。信号SBがハイレベル
のときはトランシスタTγ3，Tγ2がオン状態にな
り着色電圧とは極性が逆である消色電圧が印加さ
れる。信号SC，SBが両方ともローレベルのときト
ランジスタTγ1〜Tγ4は全てオフ状態となりECD
４の両端子はオープン状態になりメモリー性とな
り現在の状態を維持し続ける。今スイツチSW１
を点線側に接続すればダイオードＤ１〜Ｄ４、抵
抗γ１からなる消色回路３に電圧が加わる。スイ
ツチSW2，SW3も連動し点線側に接続し、ECD
４に抵抗γ１の端子間電圧である所定の消色電圧
が加わる。ダイオードＤ１〜Ｄ４はECD４の消
色時の抵抗が変化してもECD４自体に加わる電
圧を一定するためと消色電圧の大きさを決めるた
めに用いられている。即ち、ダイオードＤ１，Ｄ
２，Ｄ３およびＤ４の各々の端子間電圧は順方向
電圧として一定であるので抵抗γ１の端子間の電
圧は一定に維持される。抵抗γ１は消色電圧回路
３の消費電流が電池の自然電流に比べてあまり大
きくならない様に選ばれている。ECD４は電荷
注入素子であるので着色濃度が大きく変化しない
とき、たとえば消色状態が維持されるときは大き
な抵抗値を持つ抵抗体とみなすことができるので
ECD４自体の消色電圧印加継続時の消費電力は
充分に小さい。
を示す。ECD駆動回路２と消色電圧回路３が
別々に存在し、ECD駆動中はECD駆動回路２は
電源１とECD４が連動したスイツチSW1，SW2
で結ばれている。スイツチSW1，SW2を消色電圧
回路３側につなげばECD４と消色回路３が結ば
れ、駆動回路２はoffになりECD４には消色電圧
が印加される。第４図は第一実施例の回路図であ
りスイツチSW１，SW2，SW3（このSW2，SW3
は第１図のSWxを構成する。）が図の実線の状態
にあるときECD駆動信号回路２Ａに電源１から
の電圧が加わり、そして駆動電圧発生回路２Ｂは
VRの電圧を発生する。ECD４はECD駆動信号回
路２Ａの着色信号SCあるいは消色信号SBにより着
色消色する。信号SCがハイレベルになつたときト
ランジスタTγ1と、インバータI1を通してトラン
ジスタTγ4がオン状態になりECD４に着色電圧が
加わりECD４は着色する。信号SBがハイレベル
のときはトランシスタTγ3，Tγ2がオン状態にな
り着色電圧とは極性が逆である消色電圧が印加さ
れる。信号SC，SBが両方ともローレベルのときト
ランジスタTγ1〜Tγ4は全てオフ状態となりECD
４の両端子はオープン状態になりメモリー性とな
り現在の状態を維持し続ける。今スイツチSW１
を点線側に接続すればダイオードＤ１〜Ｄ４、抵
抗γ１からなる消色回路３に電圧が加わる。スイ
ツチSW2，SW3も連動し点線側に接続し、ECD
４に抵抗γ１の端子間電圧である所定の消色電圧
が加わる。ダイオードＤ１〜Ｄ４はECD４の消
色時の抵抗が変化してもECD４自体に加わる電
圧を一定するためと消色電圧の大きさを決めるた
めに用いられている。即ち、ダイオードＤ１，Ｄ
２，Ｄ３およびＤ４の各々の端子間電圧は順方向
電圧として一定であるので抵抗γ１の端子間の電
圧は一定に維持される。抵抗γ１は消色電圧回路
３の消費電流が電池の自然電流に比べてあまり大
きくならない様に選ばれている。ECD４は電荷
注入素子であるので着色濃度が大きく変化しない
とき、たとえば消色状態が維持されるときは大き
な抵抗値を持つ抵抗体とみなすことができるので
ECD４自体の消色電圧印加継続時の消費電力は
充分に小さい。
以上の回路によりECDの非駆動時にECDに所
定の大きさの消色電圧を加えることによりECD
の着色を押さえることができ、且つその際の消費
電力はわずかである。又、駆動時は消色回路３は
切断されているためメモリー性を利用した駆動法
も可能である。
定の大きさの消色電圧を加えることによりECD
の着色を押さえることができ、且つその際の消費
電力はわずかである。又、駆動時は消色回路３は
切断されているためメモリー性を利用した駆動法
も可能である。
第２図は第２実施例のブロツク図である。
第１の実施例との異なるところは消色電圧回路
３がECD駆動回路２のオン・オフにかかわらず
作動していることである。
３がECD駆動回路２のオン・オフにかかわらず
作動していることである。
第５図は第２の実施例の回路図でありスイツチ
SW１が閉じられると第１の実施例のごとくECD
は駆動される。抵抗γ１〜γ３からなる消色電圧
回路３はスイツチSW１の開閉にかゝわらず作動
状態である。ECD４に着色電圧が印加されると
き、消色電圧回路３が同時に作動しているが
ECD駆動回路２に比べて出力インピーダンスが
非常に大きくなるように抵抗γ１〜γ３の値を選
んであるのでECD駆動回路２が作動していると
きは消色電圧回路３は無視できる。たヾしメモリ
ー性を考慮した駆動はできない。スイツチSW１
が開かれるとECD駆動回路２はオフ状態となり
ECDに消色電圧が印加される。
SW１が閉じられると第１の実施例のごとくECD
は駆動される。抵抗γ１〜γ３からなる消色電圧
回路３はスイツチSW１の開閉にかゝわらず作動
状態である。ECD４に着色電圧が印加されると
き、消色電圧回路３が同時に作動しているが
ECD駆動回路２に比べて出力インピーダンスが
非常に大きくなるように抵抗γ１〜γ３の値を選
んであるのでECD駆動回路２が作動していると
きは消色電圧回路３は無視できる。たヾしメモリ
ー性を考慮した駆動はできない。スイツチSW１
が開かれるとECD駆動回路２はオフ状態となり
ECDに消色電圧が印加される。
第２の実施例は第１の実施例に比べスイツチの
数が少なくてよく、またECDに大きなリークが
生じたときも消色電圧回路３の消色電流はある値
（抵抗γ１とγ３で決まり、これらの抵抗が大き
ければ大きいほど、消色電流の流れが小さくな
り、抵抗が無限大ならば、電流はゼロになる）以
上にはならず電池の浪費を防止する。
数が少なくてよく、またECDに大きなリークが
生じたときも消色電圧回路３の消色電流はある値
（抵抗γ１とγ３で決まり、これらの抵抗が大き
ければ大きいほど、消色電流の流れが小さくな
り、抵抗が無限大ならば、電流はゼロになる）以
上にはならず電池の浪費を防止する。
第３図は第３の実施例のブロツク図である。
ECD４の駆動回路２の一部が消色電圧印加回路
を兼ねており駆動回路の電源１が切られたとき消
色回路が働くようになつており、第６図はその回
路例である。
ECD４の駆動回路２の一部が消色電圧印加回路
を兼ねており駆動回路の電源１が切られたとき消
色回路が働くようになつており、第６図はその回
路例である。
スイツチSW１が閉じられるとECD駆動信号回
路２Ａが作動し信号ScがハイレベルそしてSBがハ
イレベルのときトランジスタTγ４をオン状態に
しECD４に着色電圧が印加される。そののち信
号SCがローレベルそして信号SBがハイレベルのと
きECD４の端子はオープン状態になりメモリー
性により着色状態が維持される。SBがローレベル
のときトランジスタTγ５がオン状態になりECD
４に消色電圧が印加される。抵抗Ｒ３は抵抗Ｒ２
に較べて十分大きくしてあるのでスイツチSW１
が閉じているときは抵抗Ｒ３は無視される。
路２Ａが作動し信号ScがハイレベルそしてSBがハ
イレベルのときトランジスタTγ４をオン状態に
しECD４に着色電圧が印加される。そののち信
号SCがローレベルそして信号SBがハイレベルのと
きECD４の端子はオープン状態になりメモリー
性により着色状態が維持される。SBがローレベル
のときトランジスタTγ５がオン状態になりECD
４に消色電圧が印加される。抵抗Ｒ３は抵抗Ｒ２
に較べて十分大きくしてあるのでスイツチSW１
が閉じているときは抵抗Ｒ３は無視される。
スイツチSW１が開かれると抵抗Ｒ２，Ｒ３を
通してベース電流が流れトランジスタTγ５を能
動状態にする。そのためECDには消色電圧が印
加される。抵抗Ｒ３は第７図のように駆動信号回
路２Ａに内含させることもできる。この場合はほ
とんど新しい回路を用いずに消色電圧を印加する
ことが可能となる。
通してベース電流が流れトランジスタTγ５を能
動状態にする。そのためECDには消色電圧が印
加される。抵抗Ｒ３は第７図のように駆動信号回
路２Ａに内含させることもできる。この場合はほ
とんど新しい回路を用いずに消色電圧を印加する
ことが可能となる。
以上のごとく本発明は、ECD駆動回路と別に
設けられた低電力消費消色電圧回路によつて
ECD駆動装置の非駆動時に消色電圧をたえず印
加しつヾけることによりECDの着色の戻りを防
ぐこと、あるいはECDの消え残りを消色するこ
とが出きECDの着色による品位の低下、情報の
誤認を防ぐ効果を非駆動時の電力消費を大きくす
ることなく達成している。
設けられた低電力消費消色電圧回路によつて
ECD駆動装置の非駆動時に消色電圧をたえず印
加しつヾけることによりECDの着色の戻りを防
ぐこと、あるいはECDの消え残りを消色するこ
とが出きECDの着色による品位の低下、情報の
誤認を防ぐ効果を非駆動時の電力消費を大きくす
ることなく達成している。
第１図は本発明の第１の実施例のECD駆動装
置のブロツク図、第２図は本発明の第２の実施例
のECD駆動装置のブロツク図、第３図は本発明
の第３の実施例のECD駆動装置のブロツク図、
第４図は第１図の第１の実施例のブロツク図のよ
り具体的回路図、第５図は第２図の第２の実施例
のブロツク図のより具体的回路図、第６図は第３
図の第３の実施例のブロツク図のより具体的回路
図、および第７図は第６図の回路例の変形を示す
回路図である。 〔主要部分の符号の説明〕、エレクトロクロミ
ツク素子駆動回路……２、スイツチ……SW1，
SW2、消色電圧回路……３。
置のブロツク図、第２図は本発明の第２の実施例
のECD駆動装置のブロツク図、第３図は本発明
の第３の実施例のECD駆動装置のブロツク図、
第４図は第１図の第１の実施例のブロツク図のよ
り具体的回路図、第５図は第２図の第２の実施例
のブロツク図のより具体的回路図、第６図は第３
図の第３の実施例のブロツク図のより具体的回路
図、および第７図は第６図の回路例の変形を示す
回路図である。 〔主要部分の符号の説明〕、エレクトロクロミ
ツク素子駆動回路……２、スイツチ……SW1，
SW2、消色電圧回路……３。
Claims (1)
- 【特許請求の範囲】 １ エレクトロクロミツク素子を着・消色する駆
動回路、該駆動回路を作動させる第１状態とこれ
を非作動とする第２状態を有するスイツチ、およ
び該スイツチが第２状態のときに作動して該エレ
クトロクロミツク素子に電源端子間に形成される
高インピーダンス回路を介して消色電圧を印加す
る前記駆動回路より電力消費の少ない消色電圧回
路とからなるエレクトロクロミツク素子駆動装
置。 ２ 特許請求の範囲第１項に記載のエレクトロク
ロミツク素子駆動装置において、 前記消色電圧回路は電源端子間に接続された高
インピーダンス素子からなり、前記消色電圧は該
高インピーダンス素子によつて前記電源電圧を分
圧したものによつて得られていることを特徴とす
る装置。 ３ 特許請求の範囲第１項に記載のエレクトロク
ロミツク素子駆動装置において、 前記消色電圧回路は消色用電源端子間に前記エ
レクトロクロミツク素子と直列接続されたトラン
ジスタを含み、該トランジスタのベースは低イン
ピーダンス素子を介して前記駆動回路へ接続され
且つ高インピーダンス素子を介して該トランジス
タのコレクタに接続されており、該トランジスタ
は前記スイツチの第１状態において前記駆動回路
が作動中は該低インピーダンス素子を介してオフ
されそして前記スイツチの第２状態において前記
駆動回路が非作動中は該高インピーダンス素子を
介してオンされて前記エレクトロクロミツク素子
に消色電圧を印加していることを特徴とする装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7016081A JPS57185485A (en) | 1981-05-12 | 1981-05-12 | Electrochromic element driver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7016081A JPS57185485A (en) | 1981-05-12 | 1981-05-12 | Electrochromic element driver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57185485A JPS57185485A (en) | 1982-11-15 |
| JPH045992B2 true JPH045992B2 (ja) | 1992-02-04 |
Family
ID=13423528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7016081A Granted JPS57185485A (en) | 1981-05-12 | 1981-05-12 | Electrochromic element driver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57185485A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5256897A (en) * | 1975-11-05 | 1977-05-10 | Citizen Watch Co Ltd | Drive circuit of electrochromic display device |
-
1981
- 1981-05-12 JP JP7016081A patent/JPS57185485A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57185485A (en) | 1982-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2600862B2 (ja) | エレクトロクロミックデバイスの制御回路 | |
| US4302751A (en) | Driver circuit for electrochromic displays | |
| US4217579A (en) | Method of driving electrochromic display means and electrochromic display means therefor | |
| JPH03101163A (ja) | スタティックｒａｍ | |
| US4205903A (en) | Writing/erasing technique for an electrochromic display cell | |
| US4219809A (en) | Compensation scheme for electrochromic displays | |
| JPH0546953B2 (ja) | ||
| US4535329A (en) | Constant current/constant voltage drive for an electrochromic display cell | |
| US4201984A (en) | Current controlled drive system for electrochromic displays of the segmented type | |
| JPS59110B2 (ja) | エレクトロクロミツク表示装置 | |
| JPH045992B2 (ja) | ||
| JPS592907B2 (ja) | ヒヨウジソウチノクドウホウホウ | |
| JPS6115410B2 (ja) | ||
| EP0084603A1 (en) | Multiplexing driving method and system for an electrochromic display | |
| JPS63192024A (ja) | Ｅｃ防眩ミラ−駆動方法およびその駆動回路 | |
| JPS61167929A (ja) | 電気化学表示素子の駆動装置 | |
| JPS6012157Y2 (ja) | エレクトロクロミツク表示セルの駆動回路 | |
| JPH0633452Y2 (ja) | エレクトロクロミツク防眩ミラ−の駆動回路 | |
| JPS647022A (en) | Liquid crystal element | |
| JPS59108B2 (ja) | エレクトロクロミツク表示装置の駆動回路 | |
| JPS5816166B2 (ja) | エレクトロクロミック表示素子の駆動方法 | |
| JPS6144291B2 (ja) | ||
| JPS638890Y2 (ja) | ||
| JPS6131851B2 (ja) | ||
| JPS6214814B2 (ja) |