JPH0460368B2 - - Google Patents
Info
- Publication number
- JPH0460368B2 JPH0460368B2 JP60200203A JP20020385A JPH0460368B2 JP H0460368 B2 JPH0460368 B2 JP H0460368B2 JP 60200203 A JP60200203 A JP 60200203A JP 20020385 A JP20020385 A JP 20020385A JP H0460368 B2 JPH0460368 B2 JP H0460368B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- cathode
- constant current
- fet
- control terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、回路の集積化に適した電圧制御発振
器に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a voltage controlled oscillator suitable for circuit integration.
［従来の技術］
第３図は、従来の電圧制御発振器の一例を示す
回路図である。第３図においてL1，L2はコイル、
Q1，Q2は電界効果トランジスタ（以下FETと略
す）、D1〜D4はダイオードであり、FET Q1のド
レインはコイルL1を介して電源端子T1に接続さ
れ、FET Q2のドレインはコイルL2を介して電源
端子T1に接続され、各FET Q1，Q2のソースは
共通電位点に接続されている。ダイオードD3の
カソードはFET Q1のドレインに接続されてアノ
ードはFET Q2のゲートに接続され、ダイオード
D4のカソードはFET Q2のドレインに接続されて
いるアノードはFET Q1のゲートに接続されてい
る。[Prior Art] FIG. 3 is a circuit diagram showing an example of a conventional voltage controlled oscillator. In Fig. 3, L 1 and L 2 are coils,
Q 1 and Q 2 are field effect transistors (hereinafter abbreviated as FET), D 1 to D 4 are diodes, and the drain of FET Q 1 is connected to the power supply terminal T 1 via the coil L 1, and the drain of FET Q 2 is connected to the power supply terminal T 1 through the coil L 1. The drain is connected to the power supply terminal T 1 via the coil L 2 , and the sources of each FET Q 1 and Q 2 are connected to a common potential point. The cathode of diode D 3 is connected to the drain of FET Q 1 , the anode is connected to the gate of FET Q 2 , and the diode
The cathode of D4 is connected to the drain of FET Q2 and the anode is connected to the gate of FET Q1 .
このような構成において、ダイオードD1，D2
は制御電圧により逆バイアスされてコンデンサと
して動作するものであり、制御電圧が変化するこ
とにより接合容量が変化してコイルL1，L2のイ
ンダクタンスの大きさとで決まる発振周波数が変
化することになる。また、ダイオードD3，D4も
発振電圧がFET Q1，Q2のゲート接合で整流され
ることから逆バイアスとなつてコンデンサとして
動作することになる。 In such a configuration, diodes D 1 , D 2
is reverse biased by the control voltage and operates as a capacitor, and as the control voltage changes, the junction capacitance changes and the oscillation frequency determined by the inductance of the coils L 1 and L 2 changes. . Furthermore, since the oscillation voltage of the diodes D 3 and D 4 is rectified by the gate junctions of the FETs Q 1 and Q 2 , the diodes D 3 and D 4 become reverse biased and operate as capacitors.
これにより、制御電圧に応じて発振周波数が変
化するLC発振器が構成されることになる。 This constitutes an LC oscillator whose oscillation frequency changes depending on the control voltage.
［発明が解決しようとする問題点］
しかし、このような従来の構成によれば、回路
にコイルを用いていることから、回路の集積回路
化は困難である。[Problems to be Solved by the Invention] However, according to such a conventional configuration, since a coil is used in the circuit, it is difficult to integrate the circuit.
本発明は、このような点に着目してなされたも
ので、その目的は、回路の集積化に適した電圧制
御発振器を提供することにある。 The present invention has been made with attention to such points, and its purpose is to provide a voltage controlled oscillator suitable for circuit integration.
［問題点を解決するための手段］
このような目的を達成する本発明は、ソースが
共通に接続された電界効果トランジスタよりなる
シユミツトトリガと、定電流負荷を有しシユミツ
トトリガの出力信号を反転増幅する増幅器と、ア
ノードが増幅器の出力端子に接続された第１のダ
イオードと、電流制御端子を有し一端が第１のダ
イオードのカソードに接続された定電流源と、ア
ノードが第１のダイオードのカソードに接続され
るとともにシユミツトトリガに帰還接続されカソ
ードには発振周波数を変化させるためのバイアス
電圧制御端子が接続された第２のダイオードとで
構成されたことを特徴とする。[Means for Solving the Problems] The present invention that achieves the above object includes a Schmitt trigger made of field effect transistors whose sources are connected in common, and a constant current load for inverting and amplifying the output signal of the Schmitt trigger. an amplifier; a first diode having an anode connected to the output terminal of the amplifier; a constant current source having a current control terminal and one end connected to the cathode of the first diode; and an anode connected to the cathode of the first diode. The second diode is connected to the Schmitt trigger, and is connected in feedback to the Schmitt trigger, and has a cathode connected to a bias voltage control terminal for changing the oscillation frequency.
［実施例］
以下、図面を用いて本発明の実施例を詳細に説
明する。[Example] Hereinafter, an example of the present invention will be described in detail using the drawings.
第１図は、本発明の一実施例を示すブロツク図
である。第１図において、１はソースが共通に接
続された電界効果トランジスタよりなるシユミツ
トトリガであり、その出力は出力端子Toに加え
られるとともに定電流負荷２を有する増幅器３に
加えられて反転増幅される。４はアノードが増幅
器３の出力端子に接続された第１のダイオード、
５は電流制御端子Tc1を有し一端が第１のダイオ
ード４のカソードに接続され他端が負の電源端子
Ｔ−に接続された定電流源である。６はアノード
が第１のダイオード４のカソードに接続されると
ともにシユミツトトリガ１に帰還接続されカソー
ドには発振周波数を変化させるためのバイアス電
圧制御端子Tc2が接続された第２のダイオードで
ある。 FIG. 1 is a block diagram showing one embodiment of the present invention. In FIG. 1, reference numeral 1 denotes a Schmitt trigger consisting of field effect transistors whose sources are connected in common, and its output is applied to an output terminal To and also to an amplifier 3 having a constant current load 2, where it is inverted and amplified. 4 is a first diode whose anode is connected to the output terminal of amplifier 3;
5 is a constant current source having a current control terminal Tc1 , one end connected to the cathode of the first diode 4, and the other end connected to the negative power supply terminal T-. A second diode 6 has an anode connected to the cathode of the first diode 4, a feedback connection to the Schmitt trigger 1, and a cathode connected to a bias voltage control terminal Tc 2 for changing the oscillation frequency.
第２図は第１図の具体例を示す回路図であり、
第１図と同一部分には同一符号を付けている。第
２図において、シユミツトトリガ１は、FET Q1
〜Q5およびダイオードD3，D4で構成されている。
すなわち、FET Q1，Q4の各ドレインは正の電源
端子Ｔ＋に接続されて各ゲートは各ソースに接続
され、定電流源として動作するように接続されて
いる。FET Q1のソース、ゲートの接続点には
FET Q2のドレインおよびダイオードD4のアノー
ドが接続され、FET Q4のソース、ゲートの接続
点にはFET Q5のドレインおよびダイオードD3の
アノードが接続され、FET Q2，Q5の各ソースは
FET Q3のドレインに共通に接続されている。
FET Q3のゲートはソースとともに共通電位点に
接続されている。ダイオードD3のカソードは出
力端子Toに接続されるとともに増幅器３として
動作するFET Q6のゲートおよびFET Q9のドレ
インに接続され、ダイオードD4のカソードは
FET Q5のゲートおよびFET Q8のドレインに接
続されている。FET Q8，D9の各ゲートおよびソ
ースは負の電源端子−Ｔに共通に接続されてい
る。FET Q7は定電流負荷として動作するもので
あり、ドレインは正の電源端子＋Ｔに接続され、
ゲートおよびソースはFET Q6のドレインおよび
第１のダイオード４として用いられるダイオード
D1のアノードに共通に接続されている。FET Q6
のソースは共通電位点に接続されている。ダイオ
ードD1のカソードは定電流源５として動作する
FET Q10のドレインに接続されるとともに第２
のダイオードとして用いられるダイオードD2の
アノードに接続され、さらに、シユミツトトリガ
１を構成するFET Q2のゲートに帰還接続されて
いる。FET Q10のソースは負の電源端子−Ｔに
接続され、ゲートには電流制御端子Tc1かせ接続
されている。ダイオードD2のカソードにはシユ
ミツトトリガ１の発振周波数を変化させるための
バイアス電圧制御端子Tc2が接続されている。 FIG. 2 is a circuit diagram showing a specific example of FIG. 1,
The same parts as in FIG. 1 are given the same reference numerals. In Figure 2, Schmidt trigger 1 is FET Q 1
~ Q5 and diodes D3 and D4 .
That is, each drain of FET Q 1 and Q 4 is connected to the positive power supply terminal T+, each gate is connected to each source, and the FETs are connected to operate as a constant current source. At the connection point of the source and gate of FET Q 1 is
The drain of FET Q 2 and the anode of diode D 4 are connected, and the connection point between the source and gate of FET Q 4 is connected to the drain of FET Q 5 and the anode of diode D 3 . The source is
Commonly connected to the drains of FET Q 3 .
The gate of FET Q 3 is connected to a common potential point along with the source. The cathode of diode D 3 is connected to the output terminal To as well as the gate of FET Q 6 and the drain of FET Q 9 which operate as amplifier 3, and the cathode of diode D 4 is connected to the output terminal To.
Connected to the gate of FET Q 5 and the drain of FET Q 8 . The gates and sources of FETs Q 8 and D 9 are commonly connected to the negative power supply terminal -T. FET Q 7 operates as a constant current load, and its drain is connected to the positive power supply terminal +T.
The gate and source are diodes used as the drain of FET Q 6 and the first diode 4
Commonly connected to the anode of D 1 . FET Q6
The sources of are connected to a common potential point. The cathode of diode D 1 operates as a constant current source 5
Connected to the drain of FET Q 10 and the second
It is connected to the anode of a diode D 2 used as a diode, and is further connected in feedback to the gate of a FET Q 2 that constitutes the Schmitt trigger 1. The source of FET Q10 is connected to the negative power supply terminal -T, and the gate is connected to the current control terminal Tc1 . A bias voltage control terminal Tc 2 for changing the oscillation frequency of the Schmitt trigger 1 is connected to the cathode of the diode D 2 .
このような発振器は、例えはGaAsNチヤンネ
ルシヨツトキ接合FETおよびGaAsシヨツトキ接
合ダイオードのみで集積回路として構成すること
ができる。 Such an oscillator can be constructed as an integrated circuit using only a GaAsN channel short junction FET and a GaAs short junction diode, for example.
このように構成された回路の動作について説明
する。 The operation of the circuit configured in this way will be explained.
前述のように、FET Q1，Q4およびQ7〜Q9は
定電流源として動作する。FET Q10は電流制御
端子Tc1から加えられるゲート電圧に応じて電流
値が変えられる定電流源として動作する。FET
Q3の飽和ドレイン電流IDSSはFET Q1、FET Q4
の各飽和ドレイン電流IDSSよりも大きくなるよう
に設定されていて、常にオンになり、抵抗器とし
て動作することになる。テダイオードD3および
D4はレベルシフトダイオードとして動作し、第
１のダイオードD1はレベルシフトおよびスイツ
チ動作を行う。第２のダイオードD2はバイアス
電圧制御端子Tc2から加えられるバイアス電圧に
より逆にバイアスされ、容量可変コンデンサとし
て動作する。 As mentioned above, FETs Q 1 , Q 4 and Q 7 -Q 9 operate as constant current sources. FET Q 10 operates as a constant current source whose current value can be changed according to the gate voltage applied from current control terminal Tc 1 . FET
The saturation drain current I DSS of Q 3 is FET Q 1 , FET Q 4
Each saturated drain current I is set to be greater than DSS , so it is always on and acts as a resistor. Tediode D 3 and
D4 operates as a level shifting diode, and the first diode D1 performs level shifting and switching operations. The second diode D2 is reversely biased by the bias voltage applied from the bias voltage control terminal Tc2 , and operates as a variable capacitance capacitor.
ここで、ダイオードD2の端子電圧がシユミツ
トトリガ１の上限値を越えるとシミミツトトリガ
１の出力はＨレベルになり、FET Q6がオンにな
つてダイオードD1はオフになる。このとき、ダ
イオードD2の電荷はFET Q10を介して放電され
ることになつて低下する。これに対し、ダイオー
ドD2の端子電圧がシユミツトトリガ１の下限値
よりも低下するとシユミツトトリガ１の出力はＬ
レベルになり、FET Q6がオフになつてダイオー
ドD1はオンになる。このとき、ダイオードD2の
端子電圧はFET Q7で構成される定電流源から加
えられる電流により増加することになる。 Here, when the terminal voltage of the diode D2 exceeds the upper limit value of the limit trigger 1, the output of the limit trigger 1 becomes H level, the FET Q6 is turned on, and the diode D1 is turned off. At this time, the charge of diode D2 is discharged through FET Q10 and decreases. On the other hand, when the terminal voltage of diode D2 falls below the lower limit value of Schmitt trigger 1, the output of Schmitt trigger 1 becomes L.
level, FET Q 6 turns off and diode D 1 turns on. At this time, the terminal voltage of diode D 2 will increase due to the current applied from the constant current source composed of FET Q 7 .
このような一連の動作を繰り返すことにより、
発振が行われる。そして、発振周波数は、ダイオ
ードD2の接合容量の大きさおよびFET Q10のド
レイン電流の値に応じて設定さることになり、電
流制御端子Tc1からFET Q10のゲートに加えられ
るゲート電圧およびバイアス電圧制御端子Tc2か
らダイオードD2のカソードに加えられるバイア
ス電圧を調整することによつて発振周波数を任意
に設定できる電圧制御発振器が構成できる。 By repeating this series of actions,
Oscillation occurs. Then, the oscillation frequency is set according to the size of the junction capacitance of diode D 2 and the value of the drain current of FET Q 10 , and the gate voltage applied from the current control terminal Tc 1 to the gate of FET Q 10 and By adjusting the bias voltage applied from the bias voltage control terminal Tc 2 to the cathode of the diode D 2 , a voltage-controlled oscillator can be configured in which the oscillation frequency can be set arbitrarily.
このように構成される発振器は、第１図に示し
た従来の発振器のようなコイルが不要になること
から回路の集積化に好適であり、特にGaAs基盤
を用いて集積化することによつて高速化が図れ
る。 An oscillator configured in this way is suitable for circuit integration because it does not require a coil like the conventional oscillator shown in Figure 1, and is particularly suitable for integration using a GaAs substrate. Speed-up can be achieved.
また、回路内部に共振回路がないことから、広
帯域の発振器を構成するに有効である。 Furthermore, since there is no resonant circuit inside the circuit, it is effective for constructing a wideband oscillator.
なお、上記実施例では、レベルシフトダイオー
ドがそれぞれ１個ずつ接続された例を示したが、
必要に応じて複数個を直列接続することにより所
望のレベルシフト量を得ることができる。 In addition, in the above embodiment, an example was shown in which one level shift diode was connected, but
A desired level shift amount can be obtained by connecting a plurality of them in series as necessary.
［発明の効果］
以上説明したように、本発明によれば、回路の
集積化に適した電圧制御発振器が実現でき、実用
上の効果は大きい。[Effects of the Invention] As described above, according to the present invention, a voltage controlled oscillator suitable for circuit integration can be realized, and the practical effects are great.
第１図は本発明の一実施例を示すブロツク図、
第２図は第１図の具体例を示す回路図、第３図は
従来の電圧制御発振器の一例を示すブロツク図で
ある。
１……シユミツトトリガ、２……定電流負荷、
３……増幅器、４……第１のダイオード、５……
定電流源、６……第２のダイオード、Tc1……電
流制御端子、Tc2……バイアス電圧制御端子。
FIG. 1 is a block diagram showing one embodiment of the present invention;
FIG. 2 is a circuit diagram showing a specific example of FIG. 1, and FIG. 3 is a block diagram showing an example of a conventional voltage controlled oscillator. 1... Schmitt trigger, 2... constant current load,
3...Amplifier, 4...First diode, 5...
Constant current source, 6... second diode, Tc 1 ... current control terminal, Tc 2 ... bias voltage control terminal.
Claims (1)
スタよりなるシユミツトトリガと、定電流負荷を
有しシユミツトトリガの出力信号を反転増幅する
増幅器と、アノードが増幅器の出力端子に接続さ
れた第１のダイオードと、電流制御端子を有し一
端が第１のダイオードのカソードに接続された定
電流源と、アノードが第１のダイオードのカソー
ドに接続されるとともにシユミツトトリガに帰還
接続されカソードには発振周波数を変化させるた
めのバイアス電圧制御端子が接続された第２のダ
イオードとで構成されたことを特徴とする電圧制
御発振器。1 A Schmitt trigger consisting of a field effect transistor whose sources are connected in common, an amplifier having a constant current load and inverting and amplifying the output signal of the Schmitt trigger, a first diode whose anode is connected to the output terminal of the amplifier, and a current A constant current source having a control terminal and one end connected to the cathode of the first diode, and a constant current source having an anode connected to the cathode of the first diode and feedback connected to the Schmitt trigger, and a constant current source having a control terminal connected to the cathode of the first diode, and a constant current source having a control terminal connected to the cathode of the first diode, and a constant current source having a control terminal connected to the cathode of the first diode, and a constant current source having a control terminal connected to the cathode of the first diode, and a constant current source having a control terminal connected to the cathode of the first diode, and a constant current source having an anode connected to the cathode of the first diode and a feedback connection to the Schmitt trigger. A voltage controlled oscillator comprising a second diode connected to a bias voltage control terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60200203A JPS6264117A (en) | 1985-09-10 | 1985-09-10 | Voltage controlled oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60200203A JPS6264117A (en) | 1985-09-10 | 1985-09-10 | Voltage controlled oscillator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6264117A JPS6264117A (en) | 1987-03-23 |
| JPH0460368B2 true JPH0460368B2 (en) | 1992-09-25 |
Family
ID=16420514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60200203A Granted JPS6264117A (en) | 1985-09-10 | 1985-09-10 | Voltage controlled oscillator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6264117A (en) |
-
1985
- 1985-09-10 JP JP60200203A patent/JPS6264117A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6264117A (en) | 1987-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4013979A (en) | Cmos oscillator with first and second mos transistors of opposed type integrated on the same substrate | |
| US4038607A (en) | Complementary field effect transistor amplifier | |
| JPH0669002B2 (en) | High frequency amplifier | |
| US5172018A (en) | Current control device particularly for power circuits in mos technology | |
| US4405906A (en) | Low power consumption C-MOS oscillator | |
| EP1284046B1 (en) | Oscillator circuit | |
| JPS6259924B2 (en) | ||
| WO1990002444A1 (en) | Temperature stable oscillator | |
| JPS62114325A (en) | gate circuit | |
| US3956714A (en) | Energizing circuit with insulated-gate field-effect transistors for crystal oscillator | |
| JP3923690B2 (en) | Voltage controlled oscillator | |
| KR100337282B1 (en) | Reduced complexity relaxation oscillator using 4-layer diode CMOS equivalent circuit | |
| US4454485A (en) | Low distortion FET oscillator with feedback loop for amplitude stabilization | |
| JPH0460368B2 (en) | ||
| US5220291A (en) | Complementary transistor oscillator | |
| US5825255A (en) | Oscillator starting circuit | |
| JPS62290204A (en) | Electronic circuit including cascade circuit | |
| US5821828A (en) | An oscillator having a voltage controlled amplitude | |
| JPH01101008A (en) | Crystal oscillation circuit | |
| JP2795049B2 (en) | Logic circuit | |
| JP2537791B2 (en) | Microwave oscillator | |
| GB2136651A (en) | Improvements in or relating to oscillators | |
| JPS6041812A (en) | Phase shifter | |
| JPH0514535Y2 (en) | ||
| JPS5815968B2 (en) | oscillation circuit |