JPH0461385B2 - - Google Patents
Info
- Publication number
- JPH0461385B2 JPH0461385B2 JP62136782A JP13678287A JPH0461385B2 JP H0461385 B2 JPH0461385 B2 JP H0461385B2 JP 62136782 A JP62136782 A JP 62136782A JP 13678287 A JP13678287 A JP 13678287A JP H0461385 B2 JPH0461385 B2 JP H0461385B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- connection
- control device
- output device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Description
【発明の詳細な説明】
〔概要〕
“０”系と“１”に分けられ、二重化された入
出力制御装置の各々に、入出力装置との接続の有
無と、入出力装置と入出力制御装置との接続路の
構築状態を記録し、中央処理装置がそれ等の記録
から、障害になつた接続路を避けて、入出力装置
の使用を可能とする最適な接続路を構築するもの
である。[Detailed Description of the Invention] [Summary] Each of the redundant input/output control devices is divided into the “0” system and “1” system, and the presence or absence of connection with the input/output device, and the input/output device and input/output control are determined. It records the construction status of connection paths with devices, and uses these records to enable the central processing unit to avoid connection paths that have become obstacles and construct optimal connection paths that enable the use of input/output devices. be.
本発明は電子交換機や情報処理装置における、
二重化された入出力制御装置の改良に関するもの
である。
The present invention provides for electronic exchanges and information processing equipment.
This invention relates to an improvement of a duplex input/output control device.
電子交換機や情報装置装置にあつては、信頼性
向上のため中央処理装置や周辺バス等を二重化し
たシステムとし、二重化された“０”系と“１”
系の周辺バスに接続された入出力装置に対し、自
系からも他系からも接続できるように両系間に入
出力制御装置を介して交差接続路を設けている。 For electronic exchanges and information equipment, the central processing unit, peripheral buses, etc. are duplicated in order to improve reliability.
A cross-connection path is provided between both systems via an input/output control device so that input/output devices connected to the peripheral bus of the system can be connected from both the own system and other systems.
今、“１”系から交差接続路を用いて“０”系
の入出力装置を使用しているときに、交差先の
“０”系の入出力制御装置で障害が起きた場合、
中央処理装置が“０”系からの接続に切換えても
上記障害のため入出力装置を使用できず、また入
出力装置を“１”系に接続換えしても、もともと
“１”系に入出力装置が接続されていない場合も
あり、中央処理装置は新たに入出力装置が接続さ
れたことを知ることができないため使用できる接
続路を構築できないという欠点がある。 If you are currently using the input/output device of the "0" system from the "1" system using a cross-connection path, and a failure occurs in the input/output control device of the "0" system at the crossing point,
Even if the central processing unit switches to the connection from the "0" system, the input/output device cannot be used due to the above failure, and even if the input/output device is switched to the "1" system, it is originally connected to the "1" system. There are cases where the output device is not connected, and the central processing unit cannot know that a new input/output device has been connected, so there is a drawback that it cannot construct a usable connection path.
このため、入出力装置の接続の有無の記録と接
続路の状態を記録し、それ等の記録を中央処理装
置に知らせることのできる二重化された入出力制
御装置の提供が要望される。 Therefore, it is desired to provide a redundant input/output control device that can record whether the input/output devices are connected or not, record the state of the connection path, and notify the central processing unit of these records.
第３図は従来例の二重化された入出力制御装置
のブロツク図、第４図はルート制御回路（RC）
の動作と回線の交差状態の説明図である。
Figure 3 is a block diagram of a conventional dual input/output control device, and Figure 4 is a route control circuit (RC).
FIG. 2 is an explanatory diagram of the operation of the circuit and the line crossing state.
第３図において、１−０，１−１は各々“０”
系、“１”系の入出力制御装置で入出力装置２−
０および入出力装置２−１（接続されていない）
と回線３−０，３−１で各々接続される。 In Figure 3, 1-0 and 1-1 are each "0"
system, "1" system input/output control device and input/output device 2-
0 and input/output device 2-1 (not connected)
and are connected by lines 3-0 and 3-1, respectively.
信号線１０，１１は、回線３−１とと結合して
“０”系から“１”系への交差接続路を形成し、
回線３−０と結合して“１”系から“０”系への
交差接続路を形成する（動作は後述する）。 The signal lines 10 and 11 are combined with the line 3-1 to form a cross-connection path from the "0" system to the "1" system,
It is combined with the line 3-0 to form a cross-connection path from the "1" system to the "0" system (the operation will be described later).
１０１，１０４，１５１，１５４はセレクタで
あり、制御端子Ｄが理論値０の場合は端子Ｃと端
子Ａが接続されており、制御端子Ｄが論理値１に
なると端子Ｃと端子Ｂとの接続に切換わる。 101, 104, 151, 154 are selectors; when the control terminal D has a logical value of 0, the terminals C and A are connected; when the control terminal D has a logical value of 1, the terminals C and B are connected. Switch to .
入出力制御装置１−１から入出力装置２−０へ
交差接続されている場合につき以下に説明する。 A case where the input/output control device 1-1 is cross-connected to the input/output device 2-0 will be described below.
今、“１”系が現用系で“０”系が予備系であ
るとし、“１”系から“０”系に交差接続をつく
る場合は、図示されていない“１”系の中央処理
装置から周辺バス４−１を経由してコマンドレジ
スタ（以下CMRと称す）１６２に命令が伝達さ
れマイクロプロセツサ（以下MPUと称す）１６
の動作によりバス１６４を介してルートフリツプ
フロツプ（以下RFと称す）１５５が論理値０に
セツトされる。また入出力制御装置１−０のRF
１０５は論理値１にセツトされる。 Now, suppose that the "1" system is the active system and the "0" system is the backup system, and when creating a cross-connection from the "1" system to the "0" system, the central processing unit of the "1" system (not shown) Instructions are transmitted from the command register (hereinafter referred to as CMR) 162 via the peripheral bus 4-1 to the microprocessor (hereinafter referred to as MPU) 16.
The operation causes the root flip-flop (hereinafter referred to as RF) 155 to be set to a logical value of 0 via the bus 164. Also, the RF of input/output control device 1-0
105 is set to a logic one.
ルート制御回路（以下RCと称す）１０６，１
５６は端子Ｓに自RFの出力を端子Ｍに相手RFの
出力が入力されると、端子Ｒ１，Ｒ２に第４図に
示す如き出力を生じ、各種のセレクタやANDゲ
ートを動作し交差接続路を構成する。 Route control circuit (hereinafter referred to as RC) 106,1
When the output of the own RF is input to the terminal S and the output of the other RF is input to the terminal M, 56 produces outputs as shown in FIG. 4 at the terminals R1 and R2, operates various selectors and AND gates, and connects the cross-connection path Configure.
今、RF１０５は論理値１、RF１５５は論理値
０にセツトさているので、RC１５６の端子Ｒ１，
Ｒ２は共に論理値１であり、RC１０６の端子Ｒ
１，Ｒ２はそれぞれ論理値１，論理値０となる。 Now, since RF105 is set to logic value 1 and RF155 is set to logic value 0, terminal R1 of RC156,
Both R2 have a logical value of 1, and the terminal R of RC106
1 and R2 have a logical value of 1 and a logical value of 0, respectively.
このため、MPU１６１の動作によりバツフア
メモリ（以下BMと称す）１６３からバス１６４
を介して並列ビツト形式で送られるデータをシリ
アルビツトに変換して送出する（受信時はこの
逆）シリアルデータ制御回路（以下SPCと称す）
１５０の、端子TDから送出されるデータ、
ANDゲート１５７，１１０を通り、セレクタ１
０１の端子Ｂから端子Ｃ、ドライバ１０２、回線
３−０の信号線３００を経由して入出力装置２−
０のデータ送受回路２０に伝達される。 Therefore, the operation of the MPU 161 causes the bus 164 to be transferred from the buffer memory (hereinafter referred to as BM) 163 to the bus 164.
Serial data control circuit (hereinafter referred to as SPC) that converts data sent in parallel bit format to serial bits and sends them out (reversely when receiving).
150, data sent from terminal TD,
Passes through AND gates 157 and 110, selector 1
Input/output device 2- from terminal B of 01 to terminal C, driver 102, and signal line 300 of line 3-0.
0 data transmission/reception circuit 20.
また、データ送受回路２０から送られるデータ
は、信号線３０１，ドライバ１０３を経てAND
ゲート１０９，信号線１１，ANDゲート１５８
を通り、セレクタ１５４の端子Ｂから端子Ｃを経
由してSPC１５０の端子RDに伝達される。SPC
１５０は、該データを並列ビツト形式に変換し、
BM１６３に格納する。 Furthermore, the data sent from the data transmitting/receiving circuit 20 passes through the signal line 301 and the driver 103, and
Gate 109, signal line 11, AND gate 158
is transmitted from terminal B of selector 154 to terminal RD of SPC 150 via terminal C. SPC
150 converts the data into parallel bit format;
Store in BM163.
BM１６３に格納された該データは別の時点で
中央処理装置の動作により周辺バス４−１を経由
して例えば図示されいない主メモリ装置等に格納
される。 The data stored in the BM 163 is stored in, for example, a main memory device (not shown) via the peripheral bus 4-1 by the operation of the central processing unit at another time.
両系が独立に動作する場合はRF１０５，１５
５が共に論理値１にセツトされるの、上記交差接
続がなくなり、SPC１００，１５０は各々自分の
系の入出力装置に接続されてデータ転送が行われ
る。 RF105, 15 when both systems operate independently
5 are both set to logical value 1, the above-mentioned cross-connection is eliminated, and the SPCs 100 and 150 are each connected to the input/output device of their own system to perform data transfer.
上記従来の技術でで説明した、“１”系の入出
力制御装置１−１から“０”系の入出力装置２−
０を交差接続により使用しているとき、例えばド
ライバ１０２が障害になると中央処理装置は
“１”系の接続路の障害とみなし、“０”系の接続
に切換えて、周辺バス４−０，入出力制御装置１
−０を使用しようとするが、ドライバ１０２が障
害のため入出力装置２−０に接続することができ
ない、また、入出力装置２−０を入出力制御装置
１−１に接続換えしても、中央処理装置は入出力
装置２−０が入出力制御装置１−１に接続された
ことを識別できないので、“０”系から交差接続
を行い、接続換えされた入出力装置２−０と接続
することを行うことができず、何れも入出力装置
の使用不能状態となる問題点がある。
From the "1" system input/output control device 1-1 to the "0" system input/output device 2- explained in the above conventional technology
For example, when the driver 102 is used by cross-connecting, if the driver 102 becomes a failure, the central processing unit considers it as a failure in the connection path of the "1" system, switches to the connection of the "0" system, and connects the peripheral bus 4-0, Input/output control device 1
-0, but the driver 102 is unable to connect to the input/output device 2-0 due to a failure, or even if the input/output device 2-0 is connected to the input/output control device 1-1. , the central processing unit cannot identify that the input/output device 2-0 is connected to the input/output control device 1-1, so it performs cross-connection from the “0” system and connects the input/output device 2-0 with the reconnected input/output device 2-0. There is a problem in that the input/output device cannot be connected, making the input/output device unusable.
第１図は本発明の原理ブロツク図である。 FIG. 1 is a block diagram of the principle of the present invention.
図において、中央処理装置６−０，６−１、入
出力制御装置５−０，５−１、入出力装置２−
０，２−１１は“０”系と“１”系に分けられ、
二重化されたデータ転送システムを構成してい
る。 In the figure, central processing units 6-0, 6-1, input/output control devices 5-0, 5-1, input/output devices 2-
0,2-11 are divided into "0" series and "1" series,
A redundant data transfer system is configured.
７０，７１はデータ送受部、６０，６１は、両
系のデータ送受部７０，７１と両系の入出力装置
２−０，２−１とを接続する場合、自系内で接続
する第１の接続路、自系のデータ送受部７０，７
１と他系の入出力装置２−１，２−０とを交差接
続する第２の接続路または自系の入出力装置２−
０，２−１と他系のデータ送受部７１，７０とを
交差接続する第３の接続路のいずれかを構築する
転送切換部、８０，８１は中央処理装置６−０，
６−１の制御により自系内の接続または他系への
交差接続を指示するルート指示回路８００，８１
０を有し、自系のルート指示回路８００，８１０
の情報と他系のルート指示回路８１０，８００の
情報の組み合わせにより転送切換部６０，６１を
制御し、前記第１第２第３の接続路のいずれかを
構築する制御を行う制御部である。 70, 71 are data transmitting/receiving units; 60, 61 are first units connected within the own system when connecting the data transmitting/receiving units 70, 71 of both systems and the input/output devices 2-0, 2-1 of both systems; connection path, own system data transmission/reception unit 70, 7
1 and the other system's input/output devices 2-1, 2-0, or the own system's input/output device 2-
0, 2-1 and the data transmitting/receiving units 71, 70 of other systems, a transfer switching unit 80, 81 is a central processing unit 6-0,
Route instruction circuits 800 and 81 that instruct connections within the own system or cross-connections to other systems under the control of 6-1.
0, and own route instruction circuits 800, 810
This is a control unit that controls the transfer switching units 60, 61 based on a combination of the information of the above and the information of the route instruction circuits 810, 800 of other systems, and performs control to construct one of the first, second, and third connection paths. .
５０，５１は本発明に係わり、自系の入出力装
置２−０，２１からの接続信号Ｐを検出し、該検
出結果と、自系のルート指示回路８００，８１０
の情報と、他系のルート指示回路８１０，８００
の情報とを記録し、中央処理装置６−０，６−１
に、接続路の構築状態および入出力装置と入出力
制御装置との接続状態を通知する状態記録手段で
ある。 Reference numerals 50 and 51 relate to the present invention, and detect connection signals P from the input/output devices 2-0 and 21 of the own system, and transmit the detection results and route instruction circuits 800 and 810 of the own system.
information and route instruction circuits 810, 800 of other systems
central processing units 6-0, 6-1.
This is a state recording means for notifying the construction state of the connection path and the connection state between the input/output device and the input/output control device.
例えば、入出力装置２−０のみが入出力制御装
置５−０に接続されている場合は入出力装置２−
０からの接続信号Ｐにより、入出力制御装置５−
０の状態記録手段５０に接続有り（論理値１）が
記録され、入出力制御装置５−１の状態記録手段
５１には接続無し（論理値０）が記録される。ま
た自系のルート指示回路８００の状態と、他系の
ルート指示回路８１０の状態が記録される。
For example, if only the input/output device 2-0 is connected to the input/output control device 5-0, the input/output device 2-0
By the connection signal P from 0, the input/output control device 5-
0 is recorded in the state recording means 50 of the input/output control device 5-1, and the status recording means 51 of the input/output control device 5-1 records that there is no connection (logical value 0). Also, the state of the route instruction circuit 800 of the own system and the state of the route instruction circuit 810 of the other system are recorded.
上記両ルート指示回路の状態の組み合わせは、
入出力制御装置５−１から入出力装置２−０への
交差接続（転送切換部６０のスイツチ６０Ｂと転
送切換部６１のスイツチ６１Ａが動作）、入出力
制御装置５−０から入出力装置２−１への交差接
続（転送切換部６０のスイツチ６０Ａと転送切換
部６１のスイツチ６１Ｂが動作）、自系内の接続
（転送切換部６０，６１とも不動）のいずれかが
構築されていることをあらわし、また、他の記録
は入出力装置の接続の有無を示しているので、中
央処理装置は上記記録を読取り、構築されている
接続路の現状と入出力装置の接続の有無を認識し
て、所要の接続路を構築する制御を行うことがで
きる。 The combination of the states of both route instruction circuits above is:
Cross connection from input/output control device 5-1 to input/output device 2-0 (switch 60B of transfer switching unit 60 and switch 61A of transfer switching unit 61 operate), input/output control device 5-0 to input/output device 2 Either a cross-connection to -1 (switch 60A of transfer switching unit 60 and switch 61B of transfer switching unit 61 are activated) or a connection within the own system (both transfer switching units 60 and 61 are immovable) is established. The central processing unit reads the above record and recognizes the current state of the connection path being constructed and the presence or absence of connection of the input/output device. control to construct the required connection path.
かくして、障害が発生した接続路を避け、他の
接続路を構築することにより、入出力装置が使用
不能となる状態を起こさない二重化された入出力
制御装置を実現することができる。 In this way, by avoiding the failed connection path and constructing another connection path, it is possible to realize a redundant input/output control device that does not cause the input/output device to become unusable.
以下図示実施例により本発明を具体的に説明す
る。
The present invention will be specifically explained below with reference to illustrated examples.
第２図は本発明による一実施例の二重化された
入出力制御装置のブロツク図である。全図を通じ
同一符号は同一対象物を示す。 FIG. 2 is a block diagram of a duplex input/output control device according to an embodiment of the present invention. The same reference numerals indicate the same objects throughout the figures.
第２図において、セレクタ１０１，１０４、
ANDゲート１０７〜１１０は第１図の転送切換
部６０に対応し、セレクタ１５１，１５４、
ANDゲート１５７〜１６０は第１図の転送切換
部６１に対応し、RF１０５，１５５は第１図の
ルート指示回路８００，８１０に対応し、RC１
０６，RF１０５，MPU１１１，CMR１１２，
BM１１３は第１図の制御部８０に対応し、RC
１５６，RF１５５，MPU１６１，CMR１６２，
BM１６３は第１図の制御部８１に対応し、状態
レジスタ５００，抵抗Ｒ００，Ｒ０１は第１図の
状態記録手段５０に対応し、状態レジスタ５１
０，抵抗Ｒ１０，Ｒ１１は第１図の状態記録手段
５１に対応している。状態レジスタ５００，５１
０の関係以外は従来例と同じであるので、接続路
構成等の説明は省略する。 In FIG. 2, selectors 101, 104,
AND gates 107 to 110 correspond to the transfer switching unit 60 in FIG. 1, and selectors 151, 154,
AND gates 157 to 160 correspond to the transfer switching unit 61 in FIG. 1, RF105 and 155 correspond to route instruction circuits 800 and 810 in FIG.
06, RF105, MPU111, CMR112,
BM113 corresponds to the control unit 80 in FIG.
156, RF155, MPU161, CMR162,
BM 163 corresponds to the control unit 81 in FIG.
0, resistors R10 and R11 correspond to the state recording means 51 in FIG. Status registers 500, 51
Since everything other than the relationship of 0 is the same as the conventional example, explanation of the connection path configuration, etc. will be omitted.
入出力装置２−０が入出力制御装置５−０に接
続されると、信号線３０２と信号線３０３が入出
力装置２−０の内部結線２１で接続されるので、
抵抗Ｒ０１を介して地気が接続信号Ｐとして入出
力制御装置５−０に戻り、通常は抵抗Ｒ００を介
して＋5Vが供給されて論理値１になつている信
号線３０３をロウレベルにし、状態レジスタ５０
０のビツトＳ１を論理値０にセツトする（入出力
装置が接続されていなければ論理値１となる）。
また状態レジスタ５００のビツトＳ２には自系の
RF１０５の状態がセツトされ、ビツトＳ３には
他系のRF１５５の状態がセツトされる。 When the input/output device 2-0 is connected to the input/output control device 5-0, the signal line 302 and the signal line 303 are connected by the internal connection 21 of the input/output device 2-0.
The ground voltage returns to the input/output control device 5-0 as a connection signal P via the resistor R01, and the signal line 303, which is normally supplied with +5V and has a logic value of 1 via the resistor R00, is set to a low level, and the status register is 50
0 bit S1 is set to a logical value of 0 (it will be a logical value of 1 if no input/output device is connected).
Also, bit S2 of the status register 500 contains the self-system
The state of the RF 105 is set, and the state of the RF 155 of the other system is set in bit S3.
上記ビツトＳ２，Ｓ３の状態はRC１０６の端
子Ｓ，Ｍの状態と同じであるため、ビツトＳ２，
Ｓ３の論理値の組み合わせをみれば、従来の技術
の項で説明した第４図に示すように入出力制御装
置と入出力装置との回線の接続状態を認識するこ
とができる。またビツトＳ１の状態から入出力装
置が接続されているか否かが認識できるので、中
央処理装置は状態レジスタ５００の上記３ビツト
の論理値を読取り、現在の回線の接続状態および
入出力装置の接続状態を認識することができる。 Since the states of bits S2 and S3 above are the same as the states of terminals S and M of RC106, bits S2 and
By looking at the combination of logical values in S3, it is possible to recognize the connection state of the line between the input/output control device and the input/output device, as shown in FIG. 4 described in the section of the prior art. Furthermore, since it is possible to recognize whether or not the input/output device is connected from the state of bit S1, the central processing unit reads the logical value of the above three bits of the status register 500 and determines the current line connection state and the connection of the input/output device. Able to recognize the condition.
今、従来例で説明した如く、入出力制御装置５
−１から入出力制御装置５−０への信号線１０，
１１を用いて入出力装置２−０に交差接続してい
る場合、ドライバ１０２が障害になり、中央処理
装置が“１”系の障害とみなして入出力制御装置
５−１のRF１５５を論理値１にセツトして入出
力制御装置５−０から入出力装置２−０へ接続を
試みるがドライバ１０２の障害であるので接続で
きない。 Now, as explained in the conventional example, the input/output control device 5
-1 to the signal line 10 to the input/output control device 5-0,
11 is used to cross-connect to the input/output device 2-0, the driver 102 becomes a failure, and the central processing unit considers it to be a “1” system failure and sets the RF155 of the input/output control device 5-1 to a logical value. 1 and attempts to connect the input/output control device 5-0 to the input/output device 2-0, but the connection cannot be made because the driver 102 is at fault.
しかしながら入出力装置２−０は良品であるの
でこれを入出力制御装置５−１に接続換えをする
と信号線３１２と信号線３３１３が接続されるの
で状態レジスタ５１０のビツトＳ１は論理値０に
セツトされる。 However, since input/output device 2-0 is a good product, when it is reconnected to input/output control device 5-1, signal line 312 and signal line 3313 are connected, so bit S1 of status register 510 is set to logical value 0. be done.
中央処理装置は再試行のとき状態レジスタ５１
０を読取るので、ビツトＳ１が論理値０であるの
を（以前は入出力制御装置５−１に入出力装置が
接続されていないので、論理値１にセツトされて
いたとする）認識すると、ビツトＳ２，Ｓ３の論
理値の組み合わせから現在の接続路の構築状態を
認識し、入出力制御装置５−０のRF１０５を論
理値０にセツトし、入出力制御装置５５−０から
入出力制御装置５−１に接続換えされた入出力装
置２−０への交差接続路を構築する。 The central processing unit registers the status register 51 when retrying.
Since it reads 0, when it recognizes that bit S1 is a logical value 0 (previously it was set to a logical value 1 because no input/output device was connected to the input/output control unit 5-1), the bit The current construction state of the connection path is recognized from the combination of the logical values of S2 and S3, the RF105 of the input/output control device 5-0 is set to a logical value of 0, and the input/output control device 55-0 is connected to the input/output control device 5. Build a cross-connection path to the input/output device 2-0 reconnected to -1.
以上詳細に説明した如く本発明によれば、状態
レジスタに二重化された入出力制御装置と入出力
装置との接続路の構築状態および入出力装置の接
続の有無が記録されているので、中央処理装置は
該記録を読取り、入出力装置の使用不能状態が起
こらない接続路を構築することができる。
As explained in detail above, according to the present invention, since the status register records the construction status of the connection path between the duplexed input/output control device and the input/output device and the presence/absence of connection of the input/output device, the central processing A device can read the record and establish a connection path that does not result in an input/output device being disabled.
第１図は本発明の原理ブロツク図、第２図は本
発明による一実施例の二重化された入出力制御装
置のブロツク図、第３図は従来例の二重化された
入出力制御装置のブロツク図、第４図はルート制
御回路の動作と回線の交差状態の説明図である。
図において、２−０，２−１は入出力装置、５
−０，５−１は入出力制御装置、６−０，６−１
は中央処理装置、５０，５１は状態記録手段、６
０，６１は転送切換部、６０Ａ，６０Ｂ，６１
Ａ，６１Ｂはスイツチ、７０，７１はデータ送受
部、８０，８１は制御部、８００，８１０はルー
ト指示回路、Ｐは接続信号を示す。
Fig. 1 is a block diagram of the principle of the present invention, Fig. 2 is a block diagram of a duplexed input/output control device according to an embodiment of the present invention, and Fig. 3 is a block diagram of a conventional duplexed input/output control device. , FIG. 4 is an explanatory diagram of the operation of the route control circuit and the line crossing state. In the figure, 2-0, 2-1 are input/output devices, 5
-0, 5-1 are input/output control devices, 6-0, 6-1
is a central processing unit, 50 and 51 are state recording means, and 6
0, 61 are transfer switching units, 60A, 60B, 61
A and 61B are switches, 70 and 71 are data transmitting and receiving units, 80 and 81 are control units, 800 and 810 are route instruction circuits, and P is a connection signal.
Claims (1)
重化されたデータ転送システムであつて、 両系のデータ送受部７０，７１と両系の入出力
装置２−０，２−１とを接続する場合、自系内で
接続する第１の接続路、自系のデータ送受部７
０，７１と他系の入出力装置２−１，２−０とを
交差接続する第２の接続路または自系の入出力装
置２−０，２−１と他系のデータ送受部７１，７
０とを交差接続する第３の接続路のいずれかを構
築する転送切換手段を有する、二重化された入出
力制御装置５−０，５−１において、 自系の入出力装置２−０，２−１からの接続信
号Ｐを検出し、該検出結果と、中央処理装置６−
０，６−１の制御による自系のルート指示回路８
００，８１０の情報と、他系のルート指示回路８
１０，８００の情報とを記録し、前記中央処理装
置６−０，６−１に前記接続路の構築状態および
入出力装置の接続状態を通知する状態記録手段５
０，５１を具備したことを特徴とする二重化され
た入出力制御装置。[Scope of Claims] 1. A redundant data transfer system in which the control system is divided into a "0" system and a "1" system, comprising data transmitting/receiving sections 70 and 71 of both systems and input/output devices 2 of both systems. -0, 2-1, the first connection path to be connected within the own system, the data transmitting/receiving unit 7 of the own system.
0,71 and the input/output devices 2-1, 2-0 of the other system, or the data transmitting/receiving section 71, of the input/output device 2-0, 2-1 of the own system and the other system 7
In the duplex input/output control device 5-0, 5-1, which has a transfer switching means for constructing one of the third connection paths cross-connecting the self-system input/output device 2-0, 2. -1 detects the connection signal P from the central processing unit 6-1, and uses the detection result and the central processing unit 6-1.
Self-system route instruction circuit 8 controlled by 0,6-1
00,810 information and other system route instruction circuit 8
10,800 information, and notifies the central processing units 6-0 and 6-1 of the construction state of the connection path and the connection state of the input/output device.
A duplex input/output control device characterized by comprising: 0.0, 51.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62136782A JPS63298656A (en) | 1987-05-29 | 1987-05-29 | Doubled input/output controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62136782A JPS63298656A (en) | 1987-05-29 | 1987-05-29 | Doubled input/output controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63298656A JPS63298656A (en) | 1988-12-06 |
| JPH0461385B2 true JPH0461385B2 (en) | 1992-09-30 |
Family
ID=15183391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62136782A Granted JPS63298656A (en) | 1987-05-29 | 1987-05-29 | Doubled input/output controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63298656A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006277250A (en) * | 2005-03-29 | 2006-10-12 | Nec Corp | Information processor and data communication control method |
| JP5733384B2 (en) * | 2011-02-24 | 2015-06-10 | 富士通株式会社 | Information processing device |
-
1987
- 1987-05-29 JP JP62136782A patent/JPS63298656A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63298656A (en) | 1988-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5140691A (en) | Adapter-bus switch for improving the availability of a control unit | |
| JPH0736816A (en) | Communication bus device | |
| JPH0461385B2 (en) | ||
| JPH01116963A (en) | Storage subsystem | |
| JP3047346B2 (en) | Cross connect device | |
| JPH01147913A (en) | Matrix switch | |
| JPH01231539A (en) | multipoint terminal system | |
| JPH04235656A (en) | Channel device control system | |
| JPH0511822B2 (en) | ||
| JPS59188244A (en) | System switching method | |
| JPH0622020B2 (en) | Peripheral bus controller in redundant information processing system | |
| JP2553524B2 (en) | Bus connection structure of redundant configuration processor of distributed control type electronic exchange. | |
| JPH096638A (en) | Duplicated computer system and its switching device | |
| JPH02215246A (en) | Adjacency confirmation circuit in duplicate changeover | |
| JP2908144B2 (en) | Digital line termination equipment | |
| JPS6386636A (en) | Data transmission system | |
| JPH01141424A (en) | Optical loop-network system | |
| JPH0122933B2 (en) | ||
| JPH0437346A (en) | Duplicate communication system | |
| JPS63276151A (en) | Duplex device switching method | |
| JPS63298639A (en) | Control route switching system for input/output device | |
| JPS6253038A (en) | Duplicated system for data transmission equipment | |
| JPS6037504B2 (en) | Bus monitoring method | |
| JPH02164195A (en) | Duplex memory confounding system | |
| JPH0133858B2 (en) |