Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0462452B2 - - Google Patents
[go: Go Back, main page]

JPH0462452B2 - - Google Patents

Info

Publication number
JPH0462452B2
JPH0462452B2 JP61293158A JP29315886A JPH0462452B2 JP H0462452 B2 JPH0462452 B2 JP H0462452B2 JP 61293158 A JP61293158 A JP 61293158A JP 29315886 A JP29315886 A JP 29315886A JP H0462452 B2 JPH0462452 B2 JP H0462452B2
Authority
JP
Japan
Prior art keywords
wafer
alignment
pattern
data
reticle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61293158A
Other languages
Japanese (ja)
Other versions
JPS62169329A (en
Inventor
Masao Kosugi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP61293158A priority Critical patent/JPS62169329A/en
Publication of JPS62169329A publication Critical patent/JPS62169329A/en
Publication of JPH0462452B2 publication Critical patent/JPH0462452B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

【発明の詳細な説明】 本発明はステツプアンドリピートタイプの処理
装置のアライメント方法、特に集積回路素子の製
造工程で用いられるステツプアンドリピートタイ
プの投影露光装置(以下ステツパーという)のア
ライメント方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an alignment method for a step-and-repeat type processing apparatus, and more particularly to an alignment method for a step-and-repeat type projection exposure apparatus (hereinafter referred to as a stepper) used in the manufacturing process of integrated circuit devices.

例えば、ステツパーとは拡大された原板(以下
レチクルと略す)上の回路形成用のパターンを縮
小投影光学系(以下レンズと略す)を通して、半
導体基板(以下ウエハと略す)に繰り返し投影露
光し、焼付ける装置である。この装置では1回に
投影露光される面積は通常1集積回路素子部分
(以下チツプと略す)乃至数チツプに相当する小
さな面積である。このためレチクル上のパターン
をウエハ全面に焼付けるためには、ウエハをレン
ズの光軸に直交する面内でXY方向にステツプ状
にレチクルに対し相対移動させながら、露光を繰
り返すことになる。ここでその露光回数は数十乃
至数百に及ぶ。
For example, a stepper repeatedly projects and exposes a pattern for circuit formation on an enlarged original plate (hereinafter referred to as a reticle) onto a semiconductor substrate (hereinafter referred to as a wafer) through a reduction projection optical system (hereinafter referred to as a lens), and then bakes it. It is a device that attaches. In this apparatus, the area that is projected and exposed at one time is usually a small area corresponding to one integrated circuit element portion (hereinafter abbreviated as a chip) to several chips. Therefore, in order to print the pattern on the reticle onto the entire surface of the wafer, exposure is repeated while the wafer is moved relative to the reticle in steps in the XY directions within a plane perpendicular to the optical axis of the lens. Here, the number of exposures ranges from tens to hundreds.

このフオト工程はチツプの完成までにウエハに
対して通常数回乃至十数回行われるため、2工目
以後についてはレチクルパターンとウエハ上の各
チツプパターンとの相対位置合せ(以下アライメ
ントと略す)が必要となる。ここでアライメント
方法は大別して次の2種類に分類できる。
This photo process is usually performed on the wafer several to ten times until the chip is completed, so from the second process onwards, the relative positioning (hereinafter abbreviated as alignment) between the reticle pattern and each chip pattern on the wafer is performed. Is required. Here, alignment methods can be roughly classified into the following two types.

一つは、ウエハ内の2個以上のチツプを挟む所
定の2点間でレチクルとのアライメントを行い、
そのアライメントで得られた座標を原点としてレ
ーザ干渉計の様な測長スケールを頼りにウエハを
ステツプ送りしながら露光を繰り返す方法でグロ
ーバルアライメントといわれるものである。
One is to align the reticle between two predetermined points sandwiching two or more chips within the wafer.
This is a method called global alignment, in which exposure is repeated while the wafer is fed step by step using the coordinates obtained through alignment as the origin, relying on a length measurement scale such as a laser interferometer.

もう一つは、各チツプの焼付位置において、投
影露光用のレンズを通して直接レチクルパターン
とウエハ上のチツプパターンをアライメントしな
がら露光する方法でダイバイダイアライメントと
いわれるものである。
The other method is called die-by-die alignment, in which the reticle pattern and the chip pattern on the wafer are directly aligned and exposed through a projection exposure lens at each chip printing position.

ところでダイバイダイアライメントにおいて
は、各チツプにおいて直接ウエハチツプパターン
とレチクルパターンをアライメントするために、
露光に際しレチクルパターン像とウエハチツプパ
ターンとの間の位置ずれは無いがウエハの処理時
間が長くスループツトが低下するという欠点を有
する。一方、グローバルアライメントではスルー
プツトの点で良いが、レチクルパターン像とウエ
ハチツプパターンとの間の位置ずれが問題とな
る。
By the way, in die-by-die alignment, in order to directly align the wafer chip pattern and reticle pattern on each chip,
Although there is no positional deviation between the reticle pattern image and the wafer chip pattern during exposure, it has the disadvantage that the wafer processing time is long and the throughput is reduced. On the other hand, global alignment is good in terms of throughput, but it poses a problem of positional deviation between the reticle pattern image and the wafer chip pattern.

本発明はこのような事情に鑑みなされたもの
で、その目的はステツプアンドリピートで基板上
の複数のパターン部分を処理する装置において、
各パターン部分を高精度に、且つ装置のスループ
ツトを低下させることなくアライメントすること
のできるアライメント方法を提供することにあ
る。
The present invention was made in view of the above circumstances, and its purpose is to provide an apparatus for processing a plurality of pattern parts on a substrate by step-and-repeat.
An object of the present invention is to provide an alignment method capable of aligning each pattern portion with high precision and without reducing the throughput of the apparatus.

この目的を達成するため、本発明は、レチクル
に対してウエハをステツプ移動させることにより
ウエハ上の各シヨツト領域にレチクル上のパター
ンを順に転写するステツプアンドリピートタイプ
の露光装置のアライメント方法において、露光装
置にウエハを送り込む前に、露光装置と異なるア
ライメントデータ読み取り装置でウエハ上の少な
くとも一つのシヨツト領域のアライメントデータ
を検出し、露光装置にウエハを送り込んだ後に、
アライメント読み取り装置で読み取られたアライ
メントデータの少なくとも一部をウエハのグロー
バルアライメントのために利用している。
To achieve this object, the present invention provides an alignment method for a step-and-repeat type exposure apparatus in which a pattern on a reticle is sequentially transferred to each shot area on a wafer by moving the wafer stepwise relative to the reticle. Before feeding the wafer into the exposure apparatus, alignment data of at least one shot area on the wafer is detected by an alignment data reading device different from the exposure apparatus, and after feeding the wafer into the exposure apparatus,
At least a portion of the alignment data read by the alignment reader is used for global alignment of the wafer.

そして、これにより、本発明は、アライメント
データの読み取りとウエハ上の各シヨツト領域へ
のパターンの転写を平行動作的に行なうことを可
能にしている。本発明によれば、ウエハが露光装
置内に送り込まれた際に、高精度なグローバルア
ライメントのために必要なアライメントデータを
事前に得ておくことが可能となるので、高精度な
アライメントをスループツトを低下させることな
く行なうことが可能となる。
Thus, the present invention makes it possible to read the alignment data and transfer the pattern to each shot area on the wafer in parallel operations. According to the present invention, it is possible to obtain alignment data necessary for highly accurate global alignment in advance when the wafer is fed into the exposure apparatus, thereby speeding up the throughput of highly accurate alignment. This can be done without any deterioration.

以下、本発明のアライメント方法をステツパー
を例にとつて説明する。
The alignment method of the present invention will be explained below using a stepper as an example.

一般にウエハに配列されたチツプパターンは本
来XY軸に沿つて等間隔に配列されるべきもので
あるが、主として以下の2つの理由によりわずか
にその配列は乱れている。その理由の1つは1工
程目のパターン焼付時における露光装置(アライ
ナー)のくせ、あるいはウエハ、レチクル(マス
ク)の状況によるものであり、もう1つは拡散、
酸化等の加熱工程によるウエハ自身の歪に起因す
るものである。
Generally, chip patterns arranged on a wafer should originally be arranged at equal intervals along the XY axes, but the arrangement is slightly disordered mainly due to the following two reasons. One reason for this is the nature of the exposure equipment (aligner) used during pattern printing in the first process, or the conditions of the wafer and reticle (mask).The other reason is due to diffusion,
This is caused by distortion of the wafer itself due to heating processes such as oxidation.

第1図に示すようなウエハ1の複数個のチツプ
2について、例えばP,Q間でグローバルアライ
メントした時、ウエハ1が上述のパターンの配列
歪を持つている場合には、2つの測定点P,Q間
の距離と本来あるべき距離(正確にチツプ配列が
なされた時の距離)との間に差δxが生じる。こ
の差が生じた場合、第2図に示すようにウエハ1
の中心から放射状に直線的なパターンの配列歪が
あると仮定して、次の様な補正値を加味してステ
ツプ露光を行うことが考えられる。
When global alignment is performed, for example, between P and Q for a plurality of chips 2 on a wafer 1 as shown in FIG. , Q and the distance that should originally be (distance when the chips are correctly arranged) a difference δx occurs. If this difference occurs, the wafer 1
Assuming that there is a linear pattern array distortion radially from the center of the image, it is conceivable to perform step exposure with the following correction values taken into account.

即ち、Lを実測値、L0を本来あるべき寸法、 また、 K=L−L0/L0=δx/L0 ……(1) として、 X=(1+K)X0 ……(2) Y=(1+K)Y0 ……(3) となるようステツプ露光を行う。ここでX0,Y0
は本来のステツプ送り量である。しかし、ウエハ
1内のパターン配列の乱れは常に直線的なものと
は限らない。例えば、第2図に示すような非直線
的な配列特性カーブ(曲線4)を持つているとす
ると、各X点における直線3と曲線4の差分で示
されるアライメント誤差を持つてレチクルのパタ
ーンがウエハ1の各チツプパターンに重ねて焼付
けられる結果となる。また、ウエハ1のチツプパ
ターンの配列乱れが放射状でない場合にも同様に
アライメント誤差が生ずる。換言すれば、ウエハ
1のステツプ送りに際し、ステツプ送りの補正量
Kが常に一定では、アライメント精度は充分でな
いということである。
That is, assuming that L is the actual measurement value, L 0 is the original dimension, and K=L−L 0 /L 0 =δx/L 0 ...(1), X=(1+K)X 0 ...(2) Step exposure is performed so that Y=(1+K)Y 0 ...(3). Here X 0 , Y 0
is the original step feed amount. However, the pattern arrangement within the wafer 1 is not always linear. For example, if you have a non-linear array characteristic curve (curve 4) as shown in Figure 2, the reticle pattern will have an alignment error represented by the difference between straight line 3 and curve 4 at each X point. The result is that each chip pattern on the wafer 1 is printed overlappingly. Furthermore, alignment errors also occur when the arrangement of chip patterns on the wafer 1 is not arranged radially. In other words, when step-feeding the wafer 1, if the correction amount K of the step-feed is always constant, the alignment precision will not be sufficient.

一方、ウエハのパターン配列に関する情報を求
めれば、グローバルアライメントに前記情報を用
いて正確な補正を与えることが可能となる。この
ための手段は、(A)ウエハ1上のチツプパター
ンの配列を読み取る手段、(B)読み取つた情報
を演算および/もしくは記憶する手段、(C)情
報とウエハ1を対応づけてグローバルアライメン
トに情報を利用することを可能にする手段に大別
され、その組合せに於いていくつかの有効なプロ
セス(手順)が考えられる。
On the other hand, if information regarding the pattern arrangement of the wafer is obtained, it becomes possible to apply accurate correction to global alignment using the information. The means for this purpose are (A) means for reading the arrangement of chip patterns on the wafer 1, (B) means for calculating and/or storing the read information, and (C) means for associating the information with the wafer 1 for global alignment. It is broadly classified into means that make it possible to use information, and several effective processes (procedures) can be considered in combination.

まず個別の手段について述べる。 First, we will discuss individual methods.

(A)のウエハ1のチツプパターンの配列を読
み取る手段については、(1)ステツパーの測定
手段そのものを利用する方法がある。1回のダイ
バイダイアライメントによりその個々のチツプの
アライメント位置を内蔵するレーザ干渉計又はそ
の他の測長機能により読み取れば、そのデータは
そのウエハ1の以後のグローバルアライメントの
ための補正値として利用できる。あるいは、(2)
アライメント機能のみをもつた独立の装置であつ
てもよい。それはステツパーから投影露光機能を
取り去つた様な装置であり、現在する座標測定機
の改良型とも考えられる。
As for the means (A) for reading the arrangement of chip patterns on the wafer 1, there is a method (1) of using the stepper measuring means itself. After one die-by-die alignment, if the alignment position of each individual chip is read by a built-in laser interferometer or other length measurement function, the data can be used as a correction value for subsequent global alignment of the wafer 1. Or (2)
It may be an independent device having only an alignment function. It is a device similar to a stepper with the projection exposure function removed, and can be thought of as an improved version of the current coordinate measuring machine.

つぎに(B)の情報を演算および/もしくは記
憶する手段については、まず(1)ウエハ1内の
特定チツプパターンを基準とした座標に対して、
すべての測定データを記憶装置に記憶する方法が
考えられる。しかし、これは工程の途中にあるす
べてのウエハ1に適用する場合には膨大な記憶容
量が必要となるという欠点がある。その場合には
(2)得られたデータを予め予想されるパターン
配列歪の数式の定数として記憶させる手段が有効
となる。ステツパー以外の現在するアライナーと
しては、コンタクト又はプロキシミテイータイプ
とミラープロジエクシヨンタイプのアライナーが
大半を占める。対象となるウエハ1が、どの種の
アライナーでフオトの1工程目を行つたかは既知
であり、これらのアライナーのパターンニング時
の特性は数式の形で表すことができる。例えばあ
る種のミラープロジエクシヨンタイプについて
は、 X=x+Δx=x+G(x,y)sθx+G(x,y)sθ
y−√ 2|y|α+G(x,y)lφx+kx……(4) Y=y+Δy=y−k(y)(θx+θy)+y(θx+θ
y)+2G(x,y)sθx +(√ 2K(y)±√ 2S)α+2G(x,y)
lφy+ky……(5) である。ここで、s,lは機械固有の定数、G
(x,y),K(y)はウエハ1の座標によつて決
まる値、θx,θy,φx,φy,αは光学系の角度誤
差、また、kx,kyはマスク、ウエハの温度によ
る放射方向のリニアな伸びを示している。得られ
たデータを式に代入することにより連立方程式が
立ち、未知数θz,θx,φx,φy,αを求めること
ができ、これらを記憶装置に記憶すればよい。こ
のデイストーシヨンの要因数に(1)のデータ数
よりはるかに少なく、より大量の一般データを記
憶することが可能になる。この方式の場合、()
方程式を解くに必要最小限のデータ量までデータ
取り込みを制限できるし、あるいは()すべて
の測定点のデータを用いれば、より変数の精度が
向上するし、()あるいは予測できぬデイスト
ーシヨンにそなえて、あるいは個別のアライナー
のくせを変数項として追加することもできる。
Next, regarding the means for calculating and/or storing the information in (B), first, (1) for the coordinates based on a specific chip pattern in the wafer 1,
A possible method is to store all measurement data in a storage device. However, this method has the disadvantage of requiring a huge storage capacity when applied to all wafers 1 in the middle of the process. In that case, (2) means for storing the obtained data as a constant of a mathematical formula for pattern arrangement distortion predicted in advance becomes effective. The majority of current aligners other than Steppers are contact or proximity type aligners and mirror projection type aligners. It is known with which type of aligner the first photo process was performed on the target wafer 1, and the characteristics of these aligners during patterning can be expressed in the form of a mathematical formula. For example, for some mirror projection types, X=x+Δx=x+G(x,y)sθx+G(x,y)sθ
y−√ 2|y|α+G(x,y)lφx+kx……(4) Y=y+Δy=y−k(y)(θx+θy)+y(θx+θ
y) + 2G (x, y) sθx + (√ 2K (y) ± √ 2S) α + 2G (x, y)
lφy+ky……(5). Here, s, l are machine-specific constants, G
(x, y), K(y) are values determined by the coordinates of wafer 1, θx, θy, φx, φy, α are the angular errors of the optical system, and kx, ky are the radiation due to the temperature of the mask and wafer. It shows linear growth in the direction. By substituting the obtained data into the equation, a simultaneous equation is established, and the unknowns θz, θx, φx, φy, and α can be obtained, and these can be stored in a storage device. The number of distortion factors is much smaller than the number of data in (1), making it possible to store a larger amount of general data. In this method, ()
Data acquisition can be limited to the minimum amount of data necessary to solve the equation, or () data from all measurement points can be used to improve the accuracy of variables, () or unpredictable distortion can be avoided. It is also possible to add the habit of each aligner as a variable term.

つぎに(C)の情報とウエハを対応づける手段
であるが、ウエハ1の管理は一般にロツト単位、
例えば1キヤリヤ25枚という単位で扱われてお
り、ロツト内のウエハはほゞ同じ条件で工程を過
しているため、その中の一枚のウエハを代表とみ
なして対応づける方法が考えられる。また、ウエ
ハの一部にコードマーク、数字、あるいは、記号
等を符して、ウエハ単位の管理をしても良い。
Next is (C), a means for associating information with wafers, and wafer 1 is generally managed on a lot-by-lot basis.
For example, one carrier is handled in units of 25 wafers, and since the wafers in a lot go through the process under almost the same conditions, a method can be considered in which one of the wafers is regarded as a representative and associated. Alternatively, a code mark, number, symbol, etc. may be marked on a part of the wafer to manage each wafer.

次に上記手段の組合せについて考える。 Next, consider combinations of the above means.

1 ウエハがロツト単位の工程管理がなされてい
る場合には、ロツトの一枚目のウエハについ
て、ステツパーでダイバイダイアライメントを
行い、同時にその情報を取りこんで2枚目以降
をグローバルアライメントする手段が有効にな
る。この場合は全データを記憶しても、ロツト
内のすべてのウエハが完了した時点で記憶した
データは不要になり、消してしまえば良い。
1 If the process of wafers is controlled on a lot-by-lot basis, it is effective to use a stepper to perform die-by-die alignment for the first wafer in the lot, and at the same time import that information to globally align the second and subsequent wafers. become. In this case, even if all data is stored, once all wafers in the lot have been processed, the stored data will become unnecessary and can be deleted.

2 また、同じくロツト単位の管理の場合に、ア
ライメント専用装置をステツパーの前段に置い
て、すべてのチツプの位置をメモリーした上で
ステツパーに送り込むこともできる。この手順
はステツパーでダイバイダイアライメントのア
ライメントと露光の直列動作によるロス時間を
アライメント動作だけ外に出して平行動作にし
て時間をかせぐことに他ならない。この場合に
も全データをそのまま利用するのが有利であ
る。この方法によれば、露光の直前に測定する
ためすべての誤差成分を読み取ることができ
る。
2. Similarly, in the case of lot-by-lot management, it is also possible to place a dedicated alignment device in front of the stepper and memorize the positions of all chips before sending them to the stepper. This procedure is nothing but saving the time lost due to the serial operation of alignment and exposure in die-by-die alignment using the stepper by removing only the alignment operation and performing parallel operations. In this case as well, it is advantageous to use all the data as is. According to this method, all error components can be read because they are measured immediately before exposure.

3 ウエハ単位の管理がされている場合には前述
の数式の変数の形で記憶しておく手段が有効と
なる。この場合には繰り返されるフオト工程の
内の最初のステツパーによるダイバイダイアラ
イメントによつて情報を取り込むか、あるいは
最初のステツパーの前にアライメント専用機を
置いてデータを取り込み、その後のグローバル
アライメントに於いてこれらのデータが使用さ
れることになる。前記3つの組合せを基本とし
て他のいろいろな組合せが考えられるが、それ
らは最終的には実際のプロセスに於いて必要な
アライメント精度とスループツトとのかね合い
で行程管理者が考えることになる。
3. When management is performed on a wafer basis, it is effective to store the information in the form of variables in the above-mentioned formula. In this case, the information can be captured by die-by-die alignment using the first stepper in the repeated photo process, or a special alignment machine is placed in front of the first stepper to capture the data, and then the data can be captured in the subsequent global alignment. These data will be used. Various other combinations can be considered based on the above three combinations, but these will ultimately be considered by the process manager based on the balance between alignment accuracy and throughput required in the actual process.

以上、本発明によれば、グローバルアライメン
トを用いた高精度なアライメント方法を提供でき
る。
As described above, according to the present invention, a highly accurate alignment method using global alignment can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は複数のチツプパターンを有するウエハ
を示す図、第2図は第1図に示したウエハのチツ
プパターンの配列誤差曲線を示す図である。 1……ウエハ、2……チツプ。
FIG. 1 is a diagram showing a wafer having a plurality of chip patterns, and FIG. 2 is a diagram showing an arrangement error curve of the chip patterns of the wafer shown in FIG. 1...wafer, 2...chip.

Claims (1)

【特許請求の範囲】[Claims] 1 レチクルに対してウエハをステツプ移動させ
ることにより前記ウエハ上の各シヨツト領域に前
記レチクル上のパターンを順に転写するステツプ
アンドリピートタイプの露光装置のアライメント
方法において、前記露光装置に前記ウエハを送り
込む前に、前記露光装置と異なるアライメントデ
ータ読み取り装置で前記ウエハ上の少なくとも一
つのシヨツト領域のアライメントデータを検出
し、前記露光装置に前記ウエハを送り込んだ後
に、前記アライメント読み取り装置で読み取られ
た前記アライメントデータの少なくとも一部を前
記ウエハのグローバルアライメントのために利用
することを特徴とするアライメント方法。
1. In an alignment method for a step-and-repeat type exposure apparatus in which a pattern on the reticle is sequentially transferred to each shot area on the wafer by moving the wafer in steps with respect to the reticle, before the wafer is sent into the exposure apparatus. The alignment data of at least one shot area on the wafer is detected by an alignment data reading device different from the exposure device, and the alignment data read by the alignment reading device after the wafer is sent to the exposure device. An alignment method characterized in that at least a portion of the wafer is used for global alignment of the wafer.
JP61293158A 1986-12-09 1986-12-09 Alignment method Granted JPS62169329A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61293158A JPS62169329A (en) 1986-12-09 1986-12-09 Alignment method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61293158A JPS62169329A (en) 1986-12-09 1986-12-09 Alignment method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP57135498A Division JPS5927525A (en) 1982-08-03 1982-08-03 Alignment method

Publications (2)

Publication Number Publication Date
JPS62169329A JPS62169329A (en) 1987-07-25
JPH0462452B2 true JPH0462452B2 (en) 1992-10-06

Family

ID=17791169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61293158A Granted JPS62169329A (en) 1986-12-09 1986-12-09 Alignment method

Country Status (1)

Country Link
JP (1) JPS62169329A (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51111076A (en) * 1975-03-26 1976-10-01 Hitachi Ltd Exposure device
JPS5541739A (en) * 1978-09-20 1980-03-24 Hitachi Ltd Micro-projection type mask alignment device

Also Published As

Publication number Publication date
JPS62169329A (en) 1987-07-25

Similar Documents

Publication Publication Date Title
JP3402750B2 (en) Alignment method and device manufacturing method using the same
US6239858B1 (en) Exposure method, exposure apparatus and semiconductor device manufactured by using the exposure apparatus
US5792580A (en) Method of aligning reticle pattern
JP3372633B2 (en) Positioning method and positioning apparatus using the same
JPS6266631A (en) Step and repeat exposure apparatus
US7224459B2 (en) Exposure apparatus, method of controlling same, method of manufacturing devices, computer-readable memory and program
JP7369529B2 (en) Exposure equipment and alignment method
JPS5927525A (en) Alignment method
US6661517B2 (en) Shot averaging for fine pattern alignment with minimal throughput loss
JPH0463534B2 (en)
JP2936885B2 (en) Alignment method and projection exposure apparatus using the same
KR102755839B1 (en) Induced displacement for improved overlay error measurement
JPH0462452B2 (en)
JP3245859B2 (en) Semiconductor device manufacturing equipment
JP3569962B2 (en) Alignment apparatus and alignment method, exposure apparatus and exposure method using the same
US4530604A (en) Method of aligning a mask and a wafer for manufacturing semiconductor circuit elements
JP3168590B2 (en) Reduction projection exposure method
JPS61263123A (en) Wafer supplying apparatus
JP2964978B2 (en) Semiconductor manufacturing method, semiconductor manufacturing system, and semiconductor device manufactured thereby
JP3276608B2 (en) Method for manufacturing semiconductor device
JPH10308434A (en) Positioning apparatus, mirror bending detecting method, positioning method and device manufacturing method
JPH0282510A (en) Alignment
JP3484860B2 (en) Pattern exposure method and exposure apparatus
JP2000195770A (en) Tilt correction method and device manufacturing method
JP3013421B2 (en) Reduction projection exposure equipment