Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0464866B2 - - Google Patents
[go: Go Back, main page]

JPH0464866B2 - - Google Patents

Info

Publication number
JPH0464866B2
JPH0464866B2 JP59045113A JP4511384A JPH0464866B2 JP H0464866 B2 JPH0464866 B2 JP H0464866B2 JP 59045113 A JP59045113 A JP 59045113A JP 4511384 A JP4511384 A JP 4511384A JP H0464866 B2 JPH0464866 B2 JP H0464866B2
Authority
JP
Japan
Prior art keywords
film
power supply
electroless plating
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59045113A
Other languages
English (en)
Other versions
JPS60189464A (ja
Inventor
Hideo Sawai
Takashi Kanamori
Tamahiko Nishiki
Kenichi Araki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP59045113A priority Critical patent/JPS60189464A/ja
Publication of JPS60189464A publication Critical patent/JPS60189464A/ja
Publication of JPH0464866B2 publication Critical patent/JPH0464866B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00Electric solid-state thin-film or thick-film devices, not otherwise provided for

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 (発明の技術分野) この発明は感熱式プリンタに用いられるサーマ
ルヘツドの製造方法に関する。
(従来技術の説明) 感熱式プリンタに用いられるサーマルヘツドに
は、従来から、薄膜型サーマルヘツドと、厚膜型
サーマルヘツドの2種類が多く用いられている。
薄膜型サーマルヘツドは、その製造プロセスに真
空機器を用いているため、量産性を欠き、また、
コスト高となるという欠点があると共に、発熱体
の微細加工をエツチングで行つているため、製造
歩留まりが低下するという欠点があつた。
一方、厚膜型サーマルヘツドは印刷技術を基本
とするため、印刷スクリーンのメツシユの精度で
給電体の精度が決り、微細パターンを作成するこ
とが困難であるという欠点があつた。
(発明の目的) この発明の目的は高精度のサーマルヘツドを、
量産性良く、安価に、しかも、歩留まり良く製造
する方法を提供することにある。
(発明の構成) この目的の達成を図るため、この発明の方法
は、フオトリソグラフイ技術と、無電解めつき技
術と電気めつき技術とにより、給電体回路パター
ンを形成し、然る後、厚膜印刷により発熱抵抗体
を形成することを要旨とする。
(実施例の説明) 以下、第1図〜第6図を参照して、この発明の
製造方法の実施例につき説明する。
第1図〜第5図はサーマルヘツドの製造工程の
一実施例を説明するための、主要工程段階での状
態を断面図として略図的に示す工程図である。
先ず、第1図に示すように、基板1として、表
面1aにめつき用触媒の膜2が被着形成された耐
熱性フイルムを用意する。このめつき用触媒の膜
2は単原子層又はそれに近い厚さの膜であり、こ
の触媒は後述する無電解めつき用の触媒であつて
金属パラジウムが好適であるが他のものであつて
も良い。また、耐熱性フイルム1としてはポリイ
ミドフイルムが好適であるが、これに限定される
ものではない。
この基板1上に通常のプロセスを用いてフオト
レジスト3のパターンを形成する。このフオトレ
ジスト3はポジ又はネガ型のいずれであつても良
いが、これを発熱抵抗体を形成すべき箇所及び給
電体を形成しない箇所に現像処理で残存形成する
ようにする。
次に、第1図に示すように形成された部材を無
電解めつき浴に浸漬させてこのフオトレジスト3
を一種のマスクとして使用して、フイルム1上の
フオトレジスト3が形成されていない箇所、すな
わち、パラジウムの膜2が露出している部分にの
み、無電解めつき皮膜4を被着形成する。ここで
形成された無電解めつき皮膜4はサーマルヘツド
の給電体の一部分を構成するから、この皮膜4を
フイルム基板1上に、例えば互いに分離して平行
に、複数個形成する。
その後に、フオトレジスト3を通常の方法で除
去し、第2図に示すような構造の部材を得る。
尚、このフオトレジストの除去は後述する電気め
つき皮膜5の形成後に行うようにしても良い。
この場合使用する無電解めつき浴は通常知られ
ている無電解銅めつき浴とか無電解ニツケルめつ
き浴とかとすることが出来ることは勿論である
が、その他の好適な無電解めつき浴とすることも
出来る。
次に、第3図に示すように、給電体の抵抗値を
低くするため、無電解めつき皮膜4上に電気めつ
き皮膜5を被着形成し、これら両者の皮膜4及び
5で給電体6を構成するようにする。この電気め
つき皮膜5は銅、ニツケル、半田及び金の中から
得らばれた一種以上のもので形成するのが好適で
あるが、これに限定されるものではない。
次に、第4図に示すような帯状の発熱抵抗体7
を、厚膜ペーストの印刷により、形成する。この
厚膜印刷に当り、スクリーンを用いるが、スクリ
ーンのメツシユ(厚膜ペーストを刷り込むための
窓又は穴)が前述のレジスト3が形成されていた
箇所と一致するように、スクリーンの位置決めを
行つて印刷を行う。
このペーストとしては、従来は金属酸化物例え
ば酸化ルテニウム等が用いられていたが、この発
明の実施例では、これら金属酸化物にバインダー
を含ませ、しかも、低温で焼固めることが出来る
ようにしたものを使用するが、抵抗率は従来とほ
とんど変わらない。
この発熱抵抗体7を帯状に形成しているので、
それ自体を微細化する必要はなく、従つて、サー
マルヘツドの製造歩留まりを高めることが出来
る。
上述した第4図までの工程で、ポリイミドフイ
ルム1上に給電体6と発熱抵抗体7とが形成さ
れ、従つて、サーマルヘツドの必須部分である発
熱部分が形成されたことになる。また、これら給
電体6のパターン及び発熱抵抗体7の平面的帯状
形状はフオトレジスト3のパターンで決まる。
次に、第5図に示すように、冷却兼支持体8を
基板すなわちポリイミドフイルム1の反対側の表
面に接着して設ける。この冷却兼支持体8はアル
ミニウム、鉄、銅又はその他の熱伝導の良いかつ
支持に適した材料で適当に形成することが出来
る。然る後必要に応じ所要の処理を施してサーマ
ルヘツドを完成する。
尚、上述した第5図において、めつき用触媒の
膜2を残存させて示してあるが、この膜2が残存
していても各給電体6間の絶縁性は充分に保たれ
ている。
第6図はこのようにして製造されたサーマルヘ
ツドの発熱部を概略的に示す斜視図である。第5
図及び第6図からも明らかなように、このサーマ
ルヘツドの製造方法によれば、ポリイミドフイル
ムのような基板1と、この基板1の表面1a上に
印刷形成された帯状の発熱抵抗体7と、この基板
表面1aに、無電解めつき及び電気めつきによつ
て、互いに分離されてそれぞれ形成された複数個
の給電体6とを含み、これら給電体6の各々がそ
の一部分において前述の発熱抵抗体7と接続した
構造のサーマルヘツドが得られる。
前述した実施例で基板1としてポリイミドフイ
ルムのような耐熱フイルム上に給電体6及び発熱
抵抗体7を形成した場合につき説明したが、耐熱
フイルムを使用する代わりに、セラミツク基板を
使用することも出来る。このセラミツク基板を基
板1として使用する場合にも、めつき用触媒、例
えば、パラジウムを表面に付着しておく必要があ
る。
ところで、現在のところ、このポリイミドフイ
ルムにパラジウムを被着したものはアデイテイブ
用ポリイミドフイルム(商品名)として市販され
ているため容易に入手出来るが、セラミツク基板
上にパラジウムを被着したものは市販されていな
い。従つて、パラジウムをセラミツク基板に被着
する方法につき簡単に説明する。
セラミツク基板にパラジウムを蒸着させる方法
があり、その場合にはパラジウムの密着力は強い
が、コスト高となる。そこで、浸漬法が考えられ
る。浸漬方によれば、塩化第一錫液(塩化第一錫
1g/,濃塩酸1ml/)に1分間浸漬した
後、水洗し、その後、塩化パラジウム液(塩化パ
ラジウム0.1g/,濃塩酸0.1ml/)に1分間
浸漬した後、水洗し、然る後、窒素雰囲気中で
500℃の温度で、1時間加熱する。このような処
理によつて、セラミツク基板上に、単原子層又は
それに近い厚さで、パラジウムを被着することが
出来る。
尚、基板1としてセラミツク基板を用いる場合
にはこれが放熱作用を有するので、冷却兼支持体
8を接着する必要はない。
また、セラミツク基板を使用する場合には、保
温層としてガラス層を基板表面に設け、その上側
にパラジウム或いはその他のめつき用触媒を被着
させても良い。
上述した実施例の方法により製造されるサーマ
ルヘツドの各構成成分の寸法、形状及び配置関係
は設計に応じて任意に選定出来るものであるが、
給電体のピツチは印字密度で決まる。
(発明の効果) 上述した説明から明らかなように、この発明に
よるサーマルヘツドの製造方法によれば、基板の
表面に互いに分離された複数個の給電体からなる
給電体パターンを形成するのに、無電解めつき及
び電気めつきの技術を適用し、さらに、基板の表
面の発熱抵抗体の形成を厚膜印刷によつて行うの
であつて、従来用いられていたような真空機器と
かエツチング工程を使用しないので、サーマルヘ
ツドを従来よりも著しく量産出来ると共に、安価
に製造することが出来る。
さらに、給電体パターンの形成に、フオトリソ
グラフイー技術を利用し、エツチング工程を含ま
ないので、従来よりも一層微細なパターン(例え
ば32本/mm)を形成出来、例えば、この発明によ
れば、給電体のパターンの精度はアデイテイブ法
によるフオトレジストの精度で決まる。
さらに、厚膜印刷により、発熱抵抗体を帯状に
形成しているので、発熱抵抗体自体の微細化を必
要とせず、従つて、従来よりもサーマルヘツドの
製造歩留を著しく高くすることが出来る。
【図面の簡単な説明】
第1図〜第5図はこの発明のサーマルヘツドの
製造方法の説明に供する製造工程図、第6図はこ
の発明による方法で製造されたサーマルヘツドの
発熱部を示す略図的斜視図である。 1……基板(耐熱性フイルム、セラミツク基
板)、2……めつき用触媒の膜、3……フオトレ
ジスト、4……無電解めつき皮膜、5……電気め
つき皮膜、6……給電体、7……発熱抵抗体(厚
膜ペースト)、8……冷却兼支持体。

Claims (1)

  1. 【特許請求の範囲】 1 基板上に、互いに分離された複数個の給電体
    からなる給電体パターンを形成し、その後に、前
    記給電体の各々と接続するように発熱抵抗体を形
    成するサーマルヘツドの製造方法において、 前記基板として無電解めつき用触媒の膜をその
    表面に形成したものを用い、当該基板上の発熱抵
    抗体を形成すべき箇所および給電体を形成しない
    箇所にフオトレジストパターンを形成する工程
    と、 前記フオトレジストパターンをマスクとして無
    電解めつきを行い、無電解めつき皮膜を形成する
    工程と、 電気めつきにより前記無電解めつき皮膜上に電
    気めつき皮膜を形成し、これにより前記無電解め
    つき皮膜および前記電気めつき皮膜からなる複数
    個の給電体を形成する工程と、 前記無電解めつき皮膜形成後もしくは前記電気
    めつき皮膜形成後に前記フオトレジストパターン
    を除去する工程と、 厚膜印刷によつて、前記給電体の各々と接続す
    るように帯状の発熱抵抗体を形成する工程と を具備することを特徴とするサーマルヘツドの製
    造方法。
JP59045113A 1984-03-09 1984-03-09 サ−マルヘツドの製造方法 Granted JPS60189464A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59045113A JPS60189464A (ja) 1984-03-09 1984-03-09 サ−マルヘツドの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59045113A JPS60189464A (ja) 1984-03-09 1984-03-09 サ−マルヘツドの製造方法

Publications (2)

Publication Number Publication Date
JPS60189464A JPS60189464A (ja) 1985-09-26
JPH0464866B2 true JPH0464866B2 (ja) 1992-10-16

Family

ID=12710204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59045113A Granted JPS60189464A (ja) 1984-03-09 1984-03-09 サ−マルヘツドの製造方法

Country Status (1)

Country Link
JP (1) JPS60189464A (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5726324Y2 (ja) * 1976-06-14 1982-06-08
JPS54128746A (en) * 1978-03-29 1979-10-05 Matsushita Electric Ind Co Ltd Production of thin film type thermal head

Also Published As

Publication number Publication date
JPS60189464A (ja) 1985-09-26

Similar Documents

Publication Publication Date Title
US5111179A (en) Chip form of surface mounted electrical resistance and its manufacturing method
JPS60113993A (ja) 多層回路基板の製造方法
JPS61188902A (ja) チツプ抵抗器及びその製造方法
JPS61194794A (ja) 混成集積回路基板の製造方法
JPH0464866B2 (ja)
JPH09307216A (ja) 配線基板の製造方法及び配線基板
JPS6260662A (ja) サ−マルヘツドの製造方法
JPS61185995A (ja) 抵抗体付き回路基板の製法
JPH0682908B2 (ja) 抵抗体付セラミック回路板の製造方法
JPS6336598A (ja) 配線板の製造方法
JPS606555B2 (ja) 混成集積回路の抵抗体構造
JPH02915Y2 (ja)
JPS6227675B2 (ja)
JP3129912B2 (ja) サーマルヘッドの製造方法
JPS62257702A (ja) 配線基板の製造方法
JPS6059765A (ja) 混成集積回路基板の製造方法
TW201021641A (en) Method for manufacturing embedded film resistor of printed circuit board
JPS6285496A (ja) 回路基板の製造方法
JPH0513510A (ja) Tab用テープキヤリア
JPS6142192A (ja) セラミツク基板の製造方法
JPS62287695A (ja) メタルコア銅張りホ−ロ−基板の製造方法
JPH029190A (ja) 抵抗体付セラミック回路板の製造方法
JPH0682909B2 (ja) 抵抗体付セラミック回路板の製造方法
JPS6259480B2 (ja)
JPS63187682A (ja) プリント配線基板とその製造方法