JPH0465356B2 - - Google Patents
Info
- Publication number
- JPH0465356B2 JPH0465356B2 JP56149016A JP14901681A JPH0465356B2 JP H0465356 B2 JPH0465356 B2 JP H0465356B2 JP 56149016 A JP56149016 A JP 56149016A JP 14901681 A JP14901681 A JP 14901681A JP H0465356 B2 JPH0465356 B2 JP H0465356B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- output voltage
- output
- work cloth
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01V—GEOPHYSICS; GRAVITATIONAL MEASUREMENTS; DETECTING MASSES OR OBJECTS; TAGS
- G01V8/00—Prospecting or detecting by optical means
- G01V8/10—Detecting, e.g. by using light barriers
- G01V8/20—Detecting, e.g. by using light barriers using multiple transmitters or receivers
Landscapes
- Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- General Life Sciences & Earth Sciences (AREA)
- General Physics & Mathematics (AREA)
- Geophysics (AREA)
- Geophysics And Detection Of Objects (AREA)
- Sewing Machines And Sewing (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
Description
【発明の詳細な説明】
目 的
この発明は加工布の存在を検出する検出装置に
関するものである。DETAILED DESCRIPTION OF THE INVENTION Purpose This invention relates to a detection device for detecting the presence of work cloth.
従来技術
従来、加工布の存在を検出する検出装置、例え
ば、発光素子と受光素子とからなる光電検出器
で、通過する加工布を検出する場合には、その加
工布に光を当てて、その反射光の有無に基づいて
同検出物の通過の有無を検出していた。そして、
加工布の形成若しくは材質等が変る場合、その都
度検出器の検出距離を変える必要があつた。その
場合、検出レベル(感度)も変化するため、検出
器の検出レベルを再調整する必要があつた。Prior Art Conventionally, when detecting a passing work cloth using a detection device that detects the presence of a work cloth, for example, a photoelectric detector consisting of a light emitting element and a light receiving element, the work cloth is illuminated with light. The presence or absence of the object to be detected was detected based on the presence or absence of reflected light. and,
When the formation or material of the work cloth changes, it is necessary to change the detection distance of the detector each time. In that case, the detection level (sensitivity) also changes, making it necessary to readjust the detection level of the detector.
又、上記光電検出器が多数備え付けられている
加工機械又は装置等においては、それらを1つ1
つレベル調整しなければならず、その調整作業に
多大な労力と時間を要する欠陥があつた。しか
も、この調整には作業者によつてバラ付きがあ
り、全て均一なレベルに統一することができなか
つた。 In addition, in processing machines or equipment equipped with a large number of the above-mentioned photoelectric detectors, one
There was a defect that required a lot of effort and time to adjust the level. Moreover, this adjustment varied depending on the operator, and it was not possible to unify the adjustment to a uniform level.
目 的
この発明は前記問題点を解消するためになされ
たものであつて、その目的は検出装置において、
加工布の形状若しくは材質等の変化に対応して検
出距離を変えても、検出装置のレベル(感度)を
自動的に最適なレベルに調整でき、その調整作業
の労力を解消することのできる加工布の検出装置
を提供するにある。Purpose This invention was made to solve the above-mentioned problems, and its purpose is to:
Processing that can automatically adjust the level (sensitivity) of the detection device to the optimal level even if the detection distance is changed in response to changes in the shape or material of the workpiece cloth, eliminating the labor of adjustment work. To provide cloth detection equipment.
実施例
以下、この発明をミシンの加工布検出装置に具
体化した一実施例を図面に従つて説明する。Embodiment Hereinafter, an embodiment in which the present invention is embodied in a work cloth detection device for a sewing machine will be described with reference to the drawings.
第1図において、検出器としての第1、第2の
布終了端検出器1,2及び第1〜第4の布側端検
出器3〜6はそれぞれ発光ダイオード1a〜6a
とホトトランジスタ1b〜6bから構成され、そ
れぞれ第2図に示すように(第3及び第4布側端
検出器5,6は図示せず)、上板及び分離板7a,
7b等からなる加工布案内装置7の上板7a及び
ミシンテーブル8の所定の位置に配設されてい
る。そして、各発光ダイオード1a〜6aの光を
分離板7bの上面若しくは下面に照射し、その反
射光をホトトランイジスタ1b〜6bが受光する
ようになつていて、加工布案内装置7を通つて縫
合位置に送り込まれる2枚の加工布9,10の終
了端及び側端9a,10aをそれぞれ検出する。 In FIG. 1, first and second cloth end detectors 1 and 2 and first to fourth cloth side edge detectors 3 to 6 as detectors are light emitting diodes 1a to 6a, respectively.
and phototransistors 1b to 6b, as shown in FIG. 2 (the third and fourth cloth side edge detectors 5 and 6 are not shown), an upper plate and a separating plate 7a,
It is disposed at a predetermined position on the upper plate 7a of the workpiece cloth guide device 7 and the sewing machine table 8, which are made up of a workpiece cloth guide device 7 and the like. The light from each of the light emitting diodes 1a to 6a is irradiated onto the upper or lower surface of the separation plate 7b, and the reflected light is received by the phototransistors 1b to 6b, which pass through the work cloth guide device 7. The end ends and side ends 9a, 10a of the two work cloths 9, 10 sent to the sewing position are detected, respectively.
各発光ダイオード1a〜6aはそれぞれ抵抗1
1及びパワーアンプ12を介してパルス発振器1
3に接続され、同発振器13からのパルス信号
SG1に基づいて印加される一定周期のパルス電
圧により一定周期の点減動作が行われる。一方、
各ホトトランジスタ1b〜6bは後記ドライバ2
8からの制御信号に基づいてオン、オフ制御され
る切換手段としてのアナログスイツチSW1〜
SW6、ノイズ除去用のバンドパスフイルタ14
及びアンプ15を介して比較手段としてのコンパ
レータ16に接続されている。そして、前記6個
のアナログスイツチSW1〜SW6は後記するド
ライバ28の制御信号に基づいていずれか1つの
みオンされるようになつていて、そのオンされた
アナログスイツチに対応するホトトランジスタの
オン、オフ信号(検出信号)がバンドパスフイル
タ14及びアンプ15を介して検出出力電圧Vo
としてコンパレータ16に出力される。 Each of the light emitting diodes 1a to 6a has a resistance of 1
1 and a pulse oscillator 1 via a power amplifier 12
3, and the pulse signal from the oscillator 13
A constant cycle point reduction operation is performed by a constant cycle pulse voltage applied based on SG1. on the other hand,
Each phototransistor 1b to 6b is a driver 2 to be described later.
Analog switches SW1 to 8 serve as switching means that are controlled on and off based on control signals from 8.
SW6, bandpass filter 14 for noise removal
and is connected via an amplifier 15 to a comparator 16 as comparison means. Then, only one of the six analog switches SW1 to SW6 is turned on based on a control signal from a driver 28, which will be described later, and the phototransistor corresponding to the turned-on analog switch is turned on. The off signal (detection signal) is passed through the bandpass filter 14 and amplifier 15 to the detection output voltage Vo.
It is output to the comparator 16 as .
前記コンパレータ16は後記する基準電圧変更
手段としてのD−Aコンバータから基準電圧Vs
が入力され、その基準電圧Vsと前記検出出力電
圧Voとを比較して、出力電圧Voが基準電圧Vs
より大きいとき、プラス電位(以下Hレベルとい
う)の出力信号SG2をアンド回路17に出力す
る。アンド回路17は後記するインターフエイス
25からのHレベルの制御信号SG3と前記出力
信号SG2に基づいて出力信号SG2aを出力す
る。 The comparator 16 receives a reference voltage Vs from a D-A converter as reference voltage changing means to be described later.
is input, the reference voltage Vs is compared with the detected output voltage Vo, and the output voltage Vo becomes the reference voltage Vs.
When it is larger, an output signal SG2 of positive potential (hereinafter referred to as H level) is output to the AND circuit 17. The AND circuit 17 outputs an output signal SG2a based on an H level control signal SG3 from an interface 25, which will be described later, and the output signal SG2.
8進カウンタ18は減算カウンタであつて、
「8」の値にセツトされた状態から前記アンド回
路17の出力信号SG2aにより、その内容を減
算し、8個の出力信号SG2aが入力されて、そ
の内容が「0」になつた時(カウントアツプした
時)0電位(以下Lレベルという)のボロー信号
SG4を第1のフリツプフロツプ回路(以下第1
のFF回路という)19のセツト側入口端子に出
力して、そのFF回路19の出力信号SG5をLレ
ベルからHレベルに反転させるようになつてい
る。 The octal counter 18 is a subtraction counter, and
The output signal SG2a of the AND circuit 17 subtracts the content from the state set to the value "8", and when eight output signals SG2a are input and the content becomes "0" (count 0 potential (hereinafter referred to as L level) borrow signal
SG4 is the first flip-flop circuit (hereinafter referred to as the first flip-flop circuit).
The output signal SG5 of the FF circuit 19 is inverted from the L level to the H level.
10進カウンタ20は減算カウンタであつて、
「10」の値にセツトされた状態から前記パルス発
振器13のパルス信号SG1によりその内容を減
算し、10個のパルス信号SG1が入力されて、そ
の内容が「0」になつた時(カウントアツプした
時)、ボロー信号を第2のフリツプフロツプ回路
(以下第2のFF回路という)21のセツト側入力
端子に出力して、そのFF回路21の出力信号SG
6をHレベルからLレベルに反転させるようにな
つている。 The decimal counter 20 is a subtraction counter,
The content is subtracted from the value set to "10" by the pulse signal SG1 of the pulse oscillator 13, and when 10 pulse signals SG1 are input and the content becomes "0" (count up). ), the borrow signal is output to the set side input terminal of the second flip-flop circuit (hereinafter referred to as the second FF circuit) 21, and the output signal SG of the FF circuit 21 is output.
6 is inverted from H level to L level.
マイクロコンピユータMCは基準電圧変更制御
手段、判別手段、割出し手段、適正出力電圧演算
手段及び検出制御手段を主として構成する中央処
理装置(以下CPUという)22、プログラム可
能な読み出し専用メモリ(以下PROMという)
23、記憶手段としての読み出し及び書き込み可
能なメモリ(以下RAMという)24及びインタ
ーフエイス25,26から構成されていて、前記
第2のFF回路21からの出力信号SG6がCPU2
2に又、第1のFF回路19からの出力信号SG5
がインターフエイス26を介してCPU22に入
力される。又、CPU22はインターフエイス2
5を介して前記アンド回路17にHレベルの制御
信号SG3を出力するとともに、8進及び10進カ
ウンタ18,20並びに第1及び第2のFF回路
19,21にリセツト信号SG7を出力する。そ
して、8進及び10進カウンタ18,20はこのリ
セツト信号SG7がLレベルになつた時、それぞ
れ内容を「8」、「10」にプリセツトされ、同信号
SG7がHレベルの状態でそれぞれ前記出力信号
SG2a及びパルス号SG1に基づいて減算動作を
行うようになつている。又、第1及び第2のFF
回路19,21はリセツト信号SG7がLレベル
になつた時、反転され、出力信号SG5はHレベ
ルからLレベルに、一方出力信号SG6はLレベ
ルからHレベルになる。 The microcomputer MC includes a central processing unit (hereinafter referred to as CPU) 22 which mainly constitutes a reference voltage change control means, a discrimination means, an indexing means, an appropriate output voltage calculation means, and a detection control means, and a programmable read-only memory (hereinafter referred to as PROM). )
23, it is composed of a readable and writable memory (hereinafter referred to as RAM) 24 as a storage means and interfaces 25 and 26, and the output signal SG6 from the second FF circuit 21 is sent to the CPU 2.
2, the output signal SG5 from the first FF circuit 19
is input to the CPU 22 via the interface 26. Also, CPU22 is interface 2
5 to the AND circuit 17, and outputs a reset signal SG7 to the octal and decimal counters 18 and 20 and the first and second FF circuits 19 and 21. When the reset signal SG7 becomes L level, the contents of the octal and decimal counters 18 and 20 are preset to "8" and "10" respectively, and the same signal is
When SG7 is at H level, the output signal is
The subtraction operation is performed based on SG2a and pulse signal SG1. Also, the first and second FF
The circuits 19 and 21 are inverted when the reset signal SG7 goes to L level, and the output signal SG5 goes from H level to L level, while the output signal SG6 goes from L level to H level.
さらに、CPU22はRAM24に記憶されたデ
ータ及びCPU22内のアキユームレータの内容
に基づいて、インターフエイス25を介してD−
Aコンバータ27に前記コンパレータ16に出力
する基準電圧Vsのレベルを段階的に変更制御す
る変更指令信号SG8を、又ドライバ28に前記
6個のアナログスイツチSW1〜SW6の内いず
れか1つをオンさせるための駆動制御信号SG9
を出力する。 Furthermore, the CPU 22 uses the data stored in the RAM 24 and the contents of the accumulator in the CPU 22 to access the D-
A change command signal SG8 is sent to the A converter 27 to control the stepwise change in the level of the reference voltage Vs output to the comparator 16, and the driver 28 is made to turn on any one of the six analog switches SW1 to SW6. Drive control signal SG9 for
Output.
前記RAM24内には第3図に示すように第1
〜第8レジスタが用意されていて、第1レジスタ
は検出器選択用レジスタであつて、前記アナログ
スイツチSW1〜SW6の内いずれか1つをオン
させるための選択データが、第2レジスタは検出
結果格納指示用レジスタであつて、前記選択され
た検出器が何んであるかを指示する格納指示デー
タが、又第3〜第8レジスタは各検出器1〜6に
対応して設けられた調整電圧記憶用レジスタであ
つて、それぞれ各検出器1〜6に対して最適な基
準電圧VsをD−Aコンバータ27から出力させ
るための基準電圧指令データがそれぞれ記憶され
る。 As shown in FIG.
- An eighth register is prepared, the first register is a detector selection register and contains selection data for turning on any one of the analog switches SW1 to SW6, and the second register is a detection result register. The storage instruction register is a storage instruction data indicating the type of the selected detector, and the third to eighth registers contain adjustment voltages provided corresponding to each of the detectors 1 to 6. These storage registers store reference voltage command data for causing the D-A converter 27 to output the optimum reference voltage Vs for each of the detectors 1 to 6, respectively.
スタートスイツチ29はミシンの操作パネル
(図示せず)上に設けられ、同スイツチ29の操
作に基づくオン信号がインターフエイス26を介
してCPU22出力される。発光ダイオードから
なる指示ランプ30は同じく操作パネル上に設け
られ、抵抗31及びインターフエイス25を介し
てCPU22から出力される駆動信号に基づいて
点灯制御される。 The start switch 29 is provided on an operation panel (not shown) of the sewing machine, and an ON signal based on the operation of the switch 29 is outputted to the CPU 22 via the interface 26. An indicator lamp 30 made of a light emitting diode is also provided on the operation panel, and its lighting is controlled based on a drive signal output from the CPU 22 via a resistor 31 and an interface 25.
次に上記のように構成した加工布検出装置の作
用を第4図に示すCPU22のフローチヤートに
従つて説明する。 Next, the operation of the workpiece cloth detecting device constructed as described above will be explained according to the flowchart of the CPU 22 shown in FIG.
さて、前記第1、第2の布終了端検出器1,2
及び第1〜第4の布側端検出器3〜6の各感度調
整をすべく、スタートスイツチ29をオンさせる
と、CPU22はRAM24の第1及び第2レジス
タの内容を「1」に初期設定するとともに、第3
〜第8レジスタの内容をクリアする。又CPU2
2は第1及び第2のFF回路19,21を初期セ
ツトするとともに8進及び10進カウンタ18,2
0の内容をそれぞれ「8」、「10」にセツトする。
さらに、スタートスイツチ29のオンに伴つて、
パルス発振器13は発振動作が開始される。そし
て、各発光ダイオード1a〜6aは点減動作を開
始し、各ホトトランジスタ1b〜6bをオンオフ
動作させる。 Now, the first and second cloth end detectors 1 and 2
When the start switch 29 is turned on to adjust the sensitivity of the first to fourth cloth side edge detectors 3 to 6, the CPU 22 initializes the contents of the first and second registers of the RAM 24 to "1". At the same time, the third
~Clear the contents of the 8th register. Also CPU2
2 initializes the first and second FF circuits 19 and 21, and also sets the octal and decimal counters 18 and 2.
Set the contents of 0 to "8" and "10", respectively.
Furthermore, as the start switch 29 is turned on,
The pulse oscillator 13 starts its oscillation operation. Then, each of the light emitting diodes 1a to 6a starts a dimming operation, and each of the phototransistors 1b to 6b is turned on and off.
続いて、CPU22は前記第1レジスタの内容
「1」に基づいて、ドライバ28にアナログスイ
ツチSW1をオンさせるための駆動制御信号SG9
を出力するとともに、同CPU22内のアキユー
ムレータ(以下Accという)を0にセツトした
後、1を加えてその内容を「1」にする。アナロ
グスイツチSW1がオンされることにより、第1
の布終了端検出器1の検出信号がバンドパスフイ
ルタ14を介してアンプ15に出力される。そし
て、アンプ15はこの検出信号を増幅し、第5図
に示す検出出力電圧Voを次段のコンパレータ1
6に出力することになる。 Subsequently, the CPU 22 sends a drive control signal SG9 to the driver 28 to turn on the analog switch SW1, based on the content "1" of the first register.
At the same time, the accumulator (hereinafter referred to as Acc) in the CPU 22 is set to 0, and then 1 is added to make its content ``1''. By turning on the analog switch SW1, the first
A detection signal from the cloth end detector 1 is outputted to an amplifier 15 via a bandpass filter 14. Then, the amplifier 15 amplifies this detection signal and outputs the detection output voltage Vo shown in FIG. 5 to the next stage comparator 1.
It will be output to 6.
次に、CPU22はAccの内容「1」を変更指令
信号SG8としてD−Aコンバータ27に出力す
る。D−Aコンバータ27はこの変更指令制御信
号SG8に応答して第5図に示すようにAccの内
容「1」に対応した基準電圧Vs1をコンパレータ
16に出力する。これにより、コンパレータ16
は前記検出出力電圧Voを基準電圧Vs1で比較判別
して、第5図に示すように出力信号SG2を次段
のアンド回路17に出力する。 Next, the CPU 22 outputs the content "1" of Acc to the DA converter 27 as a change command signal SG8. In response to this change command control signal SG8, the DA converter 27 outputs a reference voltage V s1 corresponding to the content "1" of Acc to the comparator 16, as shown in FIG. As a result, comparator 16
compares and discriminates the detected output voltage Vo with the reference voltage V s1 and outputs an output signal SG2 to the AND circuit 17 at the next stage as shown in FIG.
コンパレータ16が基準電圧Vs1に基づいて比
較動作を開始すると、CPU22はHレベルの制
御信号SG3及びリセツト信号SG7を出力する。
10進カウンタ20はこのリセツト信号SG7に応
答して前記パルス信号SG1に基づいて減算動作
を開始するとともに、8進カウンタ18も前記出
力信号SG2に基づくアンド回路17からの出力
信号SG2aに基づいて減算動作を開始する。 When the comparator 16 starts a comparison operation based on the reference voltage Vs1 , the CPU 22 outputs an H level control signal SG3 and a reset signal SG7.
In response to this reset signal SG7, the decimal counter 20 starts a subtraction operation based on the pulse signal SG1, and the octal counter 18 also starts subtraction based on the output signal SG2a from the AND circuit 17 based on the output signal SG2. Start operation.
8進カウンタ18が8個の出力信号SG2aを
入力してカウントアツプすると、同カウンタ18
は第5図に示すようにLレベルのボロー信号SG
4を出力して、第1のFF回路19を反転させる。
これにより第1のFF回路19の出力信号SG5は
Hレベルとなり、CPU22に出力される。続い
て10進カウンタ20が10個のパルス信号SG1を
入力しアウントアツプすると、同カウンタ20は
ボロー信号を出力して第2のFF回路21を反転
させる。この反転により第2のFF回路21の出
力信号SG6は第5図に示すようにLレベルとな
りCPU22に出力される。 When the octal counter 18 inputs eight output signals SG2a and counts up, the counter 18
is the borrow signal SG at L level as shown in FIG.
4 and inverts the first FF circuit 19.
As a result, the output signal SG5 of the first FF circuit 19 becomes H level and is output to the CPU 22. Subsequently, when the decimal counter 20 inputs 10 pulse signals SG1 and goes out, the counter 20 outputs a borrow signal and inverts the second FF circuit 21. As a result of this inversion, the output signal SG6 of the second FF circuit 21 becomes L level as shown in FIG. 5 and is output to the CPU 22.
CPU22はLレベルの出力信号SG6に応答し
て、まず前記制御信号SG3をLレベルにして、
8進カウンタ18の減算動作をストツプさせた
後、前記第1のFF回路19の出力信号SG5のレ
ベルチエツクを行う。この時出力信号SG5はH
レベルになつているので、CPU22はLレベル
のリセツト信号SG7を出力し、各FF回路19,
21をリセツトさせるとともに各カウンタ18,
20をプリセツトさせる。 In response to the L level output signal SG6, the CPU 22 first sets the control signal SG3 to the L level,
After stopping the subtraction operation of the octal counter 18, the level of the output signal SG5 of the first FF circuit 19 is checked. At this time, the output signal SG5 is H
level, the CPU 22 outputs the reset signal SG7 at the L level, and each FF circuit 19,
21 and each counter 18,
20 is preset.
続いて、CPU22はAccに1加えてその内容を
「2」にした後、その内容を変更指令信号SG8と
してD−Aコンバータ27に出力する。D−Aコ
ンバータ27はこの変更指令制御信号SG8に応
答して、第5図に示すようにAccの内容「2」に
対応した基準電圧Vs2(>Vs1)をコンパレータ1
6に出力する。従つて、コンパレータ16は前記
検出出力電圧Voを前記Accの内容「1」に基づ
く基準電圧Vs1より大きな値の新たな基準電圧
Vs2で比較判別して出力信号SG2を次段のアンド
回路17に出力する。 Subsequently, the CPU 22 adds 1 to Acc to make its content "2", and then outputs the content to the DA converter 27 as a change command signal SG8. In response to this change command control signal SG8, the D-A converter 27 outputs the reference voltage V s2 (>V s1 ) corresponding to the content "2" of Acc to the comparator 1 as shown in FIG.
Output to 6. Therefore, the comparator 16 converts the detected output voltage Vo into a new reference voltage that is larger than the reference voltage V s1 based on the content "1" of the Acc.
A comparison is made with V s2 and an output signal SG2 is output to the AND circuit 17 at the next stage.
コンパレータ16が基準電圧Vs2に基づいて比
較動作を開始すると、CPU22は前記と同様に
Hレベルの制御信号SG3及びリセツト信号SG7
を出力して、8進カウンタ18及び10進カウンタ
20の減算動作を開始させる。そして、8個の出
力信号2aを入力して8進カウンタ18がLレベ
ルのボロー信号SG4を出力すると、第1のFF回
路19は反転され、Hレベルの出力信号SG5を
CPU22に出力する。続いて、10個のパルス信
号SG1を入力して10進カウンタ20がボロー信
号を出力すると、第2のFF回路21は反転され、
Lレベルの出力信号SG6をCPU22に出力す
る。 When the comparator 16 starts the comparison operation based on the reference voltage V s2 , the CPU 22 outputs the H level control signal SG3 and reset signal SG7 as before.
is output, and the subtraction operation of the octal counter 18 and the decimal counter 20 is started. Then, when the eight output signals 2a are input and the octal counter 18 outputs an L level borrow signal SG4, the first FF circuit 19 is inverted and outputs an H level output signal SG5.
Output to CPU22. Subsequently, when 10 pulse signals SG1 are input and the decimal counter 20 outputs a borrow signal, the second FF circuit 21 is inverted,
An L level output signal SG6 is output to the CPU 22.
CPU22はこのLレベルの出力信号SG6に応
答して前記と同様にまず前記制御信号SG3をL
レベルにして8進カウンタ18の減算動作をスト
ツプさせた後、前記第1のFF回路19の出力信
号SG5がLレベルであることに基づいてLレベ
ルのリセツト信号SG7を出力して各FF回路1
9,21をリセツトさせるとともに各カウンタ1
8,20をプリセツトさせる。以後同様にCPU
22はAccの内容を順次1づつ加わえ、その内容
に対応して大きくなる新たな基準電圧Vsに変更
してコンパレータ16で検出出力電圧Voを比較
判別させ、8進及び10進カウンタ18,20のカ
ウント動作を繰り返し行わせる。 In response to this L-level output signal SG6, the CPU 22 first lowers the control signal SG3 as described above.
After the subtraction operation of the octal counter 18 is stopped, an L level reset signal SG7 is outputted to each FF circuit 1 based on the fact that the output signal SG5 of the first FF circuit 19 is at the L level.
9 and 21, and each counter 1
8 and 20 are preset. After that, the CPU
22 sequentially adds the contents of Acc one by one, changes it to a new reference voltage Vs that increases in accordance with the contents, and makes the comparator 16 compare and discriminate the detected output voltage Vo, and the octal and decimal counters 18 and 20 Repeat the counting operation.
そして、動作がN回繰り返され、Accの内容が
「N」になりD−Aコンバータ27に前記検出出
力電圧Voより大きい内容「N」に対応した基準
電圧Vsn(≫Vs2)が入力されると、コンバータ2
7から出力信号SG2が出力されなくなる。これ
により、8進カウンタ18の減算動作は行われ
ず、第1のFF回路19からCPU22に入力され
る出力信号SG5はLレベルのままである。 Then, the operation is repeated N times, and the content of Acc becomes "N", and the reference voltage Vsn (≫V s2 ) corresponding to the content "N", which is larger than the detected output voltage Vo, is input to the D-A converter 27. and converter 2
7, the output signal SG2 is no longer output. As a result, the subtraction operation of the octal counter 18 is not performed, and the output signal SG5 input from the first FF circuit 19 to the CPU 22 remains at the L level.
一方、10進カウンタ20はパルス信号SG1に
基づいて減算動作を行い、ボロー信号を第2の
FF回路21に出力して、同FF回路21を反転さ
せると、CPU22はLレベルの出力信号SG6に
応答して、前記第1のFF回路19の出力信号SG
5のレベルチエツクを行う。 On the other hand, the decimal counter 20 performs a subtraction operation based on the pulse signal SG1, and converts the borrow signal into a second one.
When the output signal is output to the FF circuit 21 and the FF circuit 21 is inverted, the CPU 22 outputs the output signal SG of the first FF circuit 19 in response to the L level output signal SG6.
Perform the level check in step 5.
この時出力信号SG5はLレベルになつている
ので、CPU22は感度調整動作を抜け出し、L
レベルのリセツト信号SG7を出力し、各FF回路
19,21をリセツトさせるとともに、各カウン
タ18,20をプリセツトさせる。続いて、
CPU22はAccの内容「N」を2引いて「N−
2」とする。この処理動作は最適な基準電圧Vs
を設定するための処理動作であつて、内容「N−
2」に対応した基準電圧Vso-2は前記基準電圧
Vsnより低く、ノイズを捨うことなく第1布終了
端検出器1のホトトランジスタ1aのオンオフ動
作に基づいて出力される検出出力電圧Voを確実
に検出できる電圧値となる。 At this time, the output signal SG5 is at the L level, so the CPU 22 exits the sensitivity adjustment operation and goes to the L level.
A level reset signal SG7 is output to reset each FF circuit 19, 21 and preset each counter 18, 20. continue,
The CPU 22 subtracts 2 from the contents of Acc, “N”, and calculates “N−”.
2". This processing operation is performed at the optimum reference voltage Vs
It is a processing operation for setting the content "N-
The reference voltage V so-2 corresponding to "2" is the reference voltage
It is lower than Vsn and has a voltage value that allows reliable detection of the detection output voltage Vo output based on the on/off operation of the phototransistor 1a of the first cloth end detector 1 without discarding noise.
CPU22はAccの内容を「N−2」にした後、
同内容「N−2」を第2レジスタの内容「1」に
従つてRAM24の第3レジスタに第1布終了端
検出器1の基準電圧指令データとして格納する。
続いてCPU22は第1及び第2レジスタの内容
をインクリメントして「2」とした後、いまだす
べての検出器1〜6の感度調整が終了していない
ことをチエツクする。次にCPU22は第1レジ
スタの内容「2」に基づいてドライバ28にアナ
ログスイツチSW2をオンさせるための駆動制御
信号SG9を出力し、第2布終了検出器2の感度
調整動作に移る。そして、前記と同様な動作を行
い第2布終了端検出器2の基準電圧指令データを
求め第4レジスタに格納する。 After the CPU 22 sets the contents of Acc to "N-2",
The same content "N-2" is stored in the third register of the RAM 24 as the reference voltage command data of the first cloth end detector 1 according to the content "1" of the second register.
Subsequently, the CPU 22 increments the contents of the first and second registers to "2", and then checks whether sensitivity adjustment of all the detectors 1 to 6 has not been completed yet. Next, the CPU 22 outputs a drive control signal SG9 for turning on the analog switch SW2 to the driver 28 based on the content "2" of the first register, and proceeds to the sensitivity adjustment operation of the second cloth end detector 2. Then, the same operation as above is performed to obtain the reference voltage command data of the second cloth end detector 2 and store it in the fourth register.
以後順次第1〜第4布側端検出器3〜8の基準
電圧指令データも同様な方法でRAM24の第5
〜第8レジスタに格納される。そして全ての検出
器1〜6の感度調整が終了すると、次にCPU2
2は加工布9,10の検出動作に移る。 Thereafter, the reference voltage command data of the 1st to 4th cloth side edge detectors 3 to 8 will be transferred to the 5th one of the RAM 24 in the same manner.
~ Stored in the 8th register. When the sensitivity adjustment of all detectors 1 to 6 is completed, CPU 2
Step 2 moves to the detection operation of the work cloths 9 and 10.
次に、検出動作について簡単に説明する。 Next, the detection operation will be briefly explained.
CPU22は第1及び第2レジスタの内容を
「1」セツトするとともに、Lレベルのリセツト
信号SG7を出力して各カウンタ18,20をプ
リセツトさせるとともに各FF回路19,21を
リセツトさせる。続いてCPU22は第1レジス
タの内容「1」に基づいてアナログスイツチSW
1をオンさせるべく駆動制御信号SG9をドライ
バ回路28に出力する。続いてCPU22は第2
レジスタの内容「1」に基づいて第3レジスタに
格納した第1布終了端検出器1の基準電圧指令デ
ータを読み出し変更指令信号SG8としてD−A
コンバータ27に出力する。D−Aコンバータ2
7はこの指令信号SG8に基づいて前記基準電圧
Vso-2をコンパレータ16に出力する。次にCPU
22はHレベルの制御信号SG3及びリセツト信
号SG7を出力して各カウンタ18,20の減算
動作を開始させ、第1布終了端検出器1の検出動
作を実行する。 The CPU 22 sets the contents of the first and second registers to "1" and outputs an L level reset signal SG7 to preset each counter 18, 20 and reset each FF circuit 19, 21. Next, the CPU 22 turns on the analog switch SW based on the content "1" of the first register.
A drive control signal SG9 is output to the driver circuit 28 to turn on the drive control signal SG1. Next, CPU22 is the second
Based on the register content "1", the reference voltage command data of the first cloth end detector 1 stored in the third register is read out and sent to D-A as a change command signal SG8.
Output to converter 27. D-A converter 2
7 is the reference voltage based on this command signal SG8.
Output V so-2 to comparator 16. Then the CPU
22 outputs a control signal SG3 and a reset signal SG7 of H level to start the subtraction operation of each counter 18, 20, and execute the detection operation of the first cloth end detector 1.
この時、第1布終了端検出器1に加工布9が第
3図に示すように介在している場合には、検出出
力電圧Voは0(<Vso-2)となり8進カウンタ1
8は減算動作せずLレベルのボロー信号SG4を
出力しない。反対に加工布9がない時には検出出
力電圧Voは前記感度調整時の出力電圧と同じと
なるため8進カウンタ18は8個の出力信号SG
2aを入力した後カウントアツプしてLレベルの
ボロー信号SG4を出力する。従つて加工布9が
存在している時にはLレベルの又存在していない
時にはHレベルの出力信号SG5がCPU22に出
力される。 At this time, if the work cloth 9 is present in the first cloth end detector 1 as shown in FIG. 3, the detected output voltage Vo becomes 0 (<V so-2 ) and the octal counter 1
8 does not perform a subtraction operation and does not output an L-level borrow signal SG4. On the other hand, when there is no work cloth 9, the detected output voltage Vo is the same as the output voltage during the sensitivity adjustment, so the octal counter 18 outputs eight output signals SG.
After inputting 2a, it counts up and outputs an L level borrow signal SG4. Therefore, when the work cloth 9 is present, the output signal SG5 is at L level, and when it is not present, the output signal SG5 is at H level.
そして、前記10進カウンタ20がカウントアツ
プしてCPU22にLレベルの出力信号SG6が出
力されると、CPU22は前記第1のFF回路19
の出力信号SG5のレベルチエツクを行う。そし
て出力信号5がLレベルの時加工布9が存在して
いることを、又Hレベルの時、加工布9が存在し
ていないことを判別する。 Then, when the decimal counter 20 counts up and an L level output signal SG6 is output to the CPU 22, the CPU 22 outputs the first FF circuit 19.
A level check is performed on the output signal SG5. It is determined that the work cloth 9 is present when the output signal 5 is at the L level, and that the work cloth 9 is not present when the output signal 5 is at the H level.
第1布終了端検出器1の加工布検出動作が終了
すると、第1レジスタの内容をインクリメントし
て、次の第2布終了端検出器2の加工布検出動作
を前記と同様な方法で第4レジスタの基準電圧指
令データに基づいて行う。そして、次に第1〜第
4布側端検出器3〜6の加工布検出動作を前記と
同様に順次行つた後、再び第1布終了端検出器1
の検出動作に戻り、以後第1の布終了端検出器1
から第4布側端検出器6までの検出動作を何度も
繰り返して加工布9,10の検出を行う。 When the workpiece cloth detection operation of the first cloth end edge detector 1 is completed, the contents of the first register are incremented, and the next workpiece cloth detection operation of the second cloth end edge detector 2 is started in the same manner as described above. This is done based on the reference voltage command data of 4 registers. Then, after sequentially performing the work cloth detection operations of the first to fourth cloth side edge detectors 3 to 6 in the same manner as described above, the first cloth end edge detector 1 is again operated.
Returning to the detection operation, from then on, the first cloth end detector 1
The detection operations from to to the fourth cloth side edge detector 6 are repeated many times to detect the workpiece cloths 9 and 10.
このように本実施例では、加工布9,10を検
出する前、予め各検出器1〜6の感度調整を自動
的に行い、その各検出器1〜6の最適な感度を割
り出し、そのデータをRAM24に記憶させ、研
修時にそのデータに基づいて各検出器1〜6を最
適な感度状態で加工布9,10を検出動作させる
ようにしたので、感度調整作業の労力が解消で
き、しかも各検出器1〜6の精度を上げることが
できる。 In this way, in this embodiment, before detecting the work cloths 9 and 10, the sensitivity of each of the detectors 1 to 6 is automatically adjusted in advance, the optimum sensitivity of each of the detectors 1 to 6 is determined, and the data is is stored in the RAM 24, and during training, each detector 1 to 6 is operated to detect the workpiece cloths 9 and 10 in the optimal sensitivity state based on the data, so the labor of sensitivity adjustment work can be eliminated, and each The accuracy of the detectors 1 to 6 can be increased.
なお、この発明は前記実施例に限定されるもの
ではなく、ホール素子と磁石とからなる検出器に
応用したりする等、この発明の要旨を逸脱しない
範囲で適宜に変更してもよい。 Note that the present invention is not limited to the above-mentioned embodiments, and may be modified as appropriate without departing from the gist of the present invention, such as application to a detector consisting of a Hall element and a magnet.
効 果
以上詳述したようにこの発明は、検出装置の加
工布の検出動作に先立つて基準電圧変更制御手段
が変更指令を基準電圧変更手段に与えてその出力
電圧を予め定められた順序で段階的に増加若しく
は減少させ、判別手段が前記基準電圧変更制御手
段からの前記変更指令に基づき順次増加若しくは
減少される前記基準電圧変更手段の出力電圧と、
前記加工布が前記検出器を完全に遮る状態若しく
は加工布が存在しない状態における前記検出器か
らの出力電圧との大小関係の反転を前記比較手段
の比較結果に基づき判別し、前記反転が判別され
たとき割出し手段がその時の前記基準電圧変更手
段の出力電圧を割出し、適正出力電圧演算手段が
割出し手段により割出された基準電圧変更手段の
出力電圧に対し、前記大小関係が反転する前の前
記基準電圧変更手段の別の出力電圧であつて所定
のマージン分異なる出力電圧を示す前記指令デー
タを演算し、記憶手段に適正出力電圧演算手段に
より演算された前記基準電圧変更手段の出力電圧
を示す前記指令データを記憶させ、加工布の検出
動作時には検出制御手段が前記記憶手段から前記
指令データを読み出して前記基準電圧変更手段に
与え、そのデータに基づく基準電圧変更手段の出
力電圧と、前記検出器からの出力電圧とを前記比
較手段に比較させ、その比較結果に基づき加工布
の有無検出をするように構成されている。Effects As described in detail above, in the present invention, the reference voltage change control means gives a change command to the reference voltage change means prior to the detection operation of the work cloth of the detection device, and steps the output voltage in a predetermined order. an output voltage of the reference voltage changing means that is sequentially increased or decreased based on the change command from the reference voltage changing control means;
A reversal of the magnitude relationship with the output voltage from the detector in a state where the work cloth completely blocks the detector or a state where the work cloth is not present is determined based on a comparison result of the comparison means, and the reversal is determined. When this occurs, the indexing means determines the output voltage of the reference voltage changing means at that time, and the appropriate output voltage calculating means reverses the magnitude relationship with respect to the output voltage of the reference voltage changing means determined by the indexing means. The command data indicating another output voltage of the previous reference voltage changing means that differs by a predetermined margin is calculated, and the output of the reference voltage changing means calculated by the appropriate output voltage calculating means is stored in the storage means. The command data indicating the voltage is stored, and during a work cloth detection operation, the detection control means reads the command data from the storage means and applies it to the reference voltage changing means, and the output voltage of the reference voltage changing means is adjusted based on the data. , the comparison means compares the output voltage from the detector, and the presence or absence of the work cloth is detected based on the comparison result.
従つて、従来のように加工布の形状(厚さ)や
材質が変わつた時に作業者が検出器の検出レベル
を再調節する必要がなく、作業者の負担を軽減し
得、検出器の経年変化にも対応可能であるという
効果を有する。また、適正出力電圧演算手段によ
りマージンが設定されるのでノイズ等により誤動
作しない最適な検出レベルを自動的に設定するこ
とができるという大変実用的な効果も有する。 Therefore, there is no need for the operator to readjust the detection level of the detector when the shape (thickness) or material of the work cloth changes as in the past, which reduces the burden on the operator and prevents the detector from aging. It has the effect of being able to respond to changes. Furthermore, since the margin is set by the appropriate output voltage calculation means, it is possible to automatically set the optimum detection level that will not malfunction due to noise or the like, which is a very practical effect.
第1図はこの発明を具体化した加工布検出装置
の電気ブロツク回路図、第2図は検出器の取付け
状態を示す要部側断面図、第3図は読み出し及び
書き込み可能なメモリの記憶内容を示す図、第4
図は中央処理装置のフローチヤート図、第5図は
タイミグチヤート図である。
第1及び第2布終了端検出器……1,2、第1
〜第4布側端検出器……3〜6、加工布案内装置
……7、加工布……9,10、パルス発振器……
13、コンパレータ……16、アンド回路……1
7、8進カウンタ……18、10進カウンタ……2
0、第1及び第2フリツプフロツプ回路……1
9,21、中央処理装置……22、読み出し及び
書き込み可能なメモリ……24、D−Aコンバー
タ……27、マイクロコンピユータ……MC、ア
ナログスイツチ……SW1〜SW6。
Fig. 1 is an electrical block circuit diagram of a work cloth detection device embodying the present invention, Fig. 2 is a side cross-sectional view of the main part showing how the detector is installed, and Fig. 3 is the storage contents of a readable and writable memory. Figure 4 showing
The figure is a flowchart of the central processing unit, and FIG. 5 is a timing diagram. First and second cloth end detectors...1, 2, 1st
~4th cloth side edge detector...3-6, Work cloth guide device...7, Work cloth...9, 10, Pulse oscillator...
13, Comparator...16, AND circuit...1
7. Octal counter...18, Decimal counter...2
0, first and second flip-flop circuits...1
9, 21, central processing unit...22, readable and writable memory...24, D-A converter...27, microcomputer...MC, analog switch...SW1 to SW6.
Claims (1)
する検出器と、 予め定められた出力電圧を発生する基準電圧源
と、 その基準電圧源からの出力電圧と前記検出器か
らの出力電圧との大小を比較する比較手段と を備えた加工布の検出装置において、 前記基準電圧源の出力電圧を変更可能な基準電
圧変更手段と、 検出装置の加工布の検出動作に先立つて有効化
され、前記基準電圧変更手段の出力電圧を予め定
められた順序で段階的に増加若しくは減少させる
ための変更指令を前記基準電圧変更手段に与える
基準電圧変更制御手段と、 その基準電圧変更制御手段からの前記変更指令
に基づき順次増加若しくは減少される前記基準電
圧変更手段の出力電圧と、前記加工布が前記検出
器を完全に遮る状態若しくは加工布が存在しない
状態における前記検出器からの出力電圧との大小
関係の反転を前記比較手段の比較結果に基づき判
別する判別手段と、 その判別手段の判別結果に基づき前記大小関係
が反転したときの前記基準電圧変更手段の出力電
圧を割出す割出し手段と、 その割出し手段により割出された基準電圧変更
手段の出力電圧に対し、前記大小関係が反転する
前の前記基準電圧変更手段の別の出力電圧であつ
て所定のマージン分異なる出力電圧を示す指令デ
ータを演算する適正出力電圧演算手段と、 その適正出力電圧演算手段により演算された前
記基準電圧変更手段の出力電圧を示す前記指令デ
ータを記憶する記憶手段と、 その記憶手段から前記指令データを読み出して
前記基準電圧変更手段に与え、そのデータに基づ
く基準電圧変更手段の出力電圧と、前記検出器か
らの出力電圧とを前記比較手段に比較させ、その
比較結果に基づき加工布の有無検出をする検出制
御手段と を設けたことを特徴とする加工布の検出装置。[Claims] 1. A detector that detects the presence of a work cloth and generates a detected output voltage; a reference voltage source that generates a predetermined output voltage; an output voltage from the reference voltage source and the detection A work cloth detection device comprising a comparison means for comparing the magnitude with an output voltage from an output voltage source, the work cloth detection device comprising: a reference voltage changing means capable of changing the output voltage of the reference voltage source; and a work cloth detection operation of the detection device. a reference voltage change control means that is enabled in advance and gives a change command to the reference voltage change means to increase or decrease the output voltage of the reference voltage change means stepwise in a predetermined order; The output voltage of the reference voltage changing means, which is sequentially increased or decreased based on the change command from the change control means, and the voltage from the detector in a state in which the work cloth completely blocks the detector or in a state in which the work cloth does not exist. determining means for determining whether the magnitude relationship with the output voltage of the reference voltage is reversed based on the comparison result of the comparing means; and determining the output voltage of the reference voltage changing means when the magnitude relationship is reversed based on the determination result of the determining means. and another output voltage of the reference voltage changing means before the magnitude relationship is reversed by a predetermined margin with respect to the output voltage of the reference voltage changing means indexed by the indexing means. Appropriate output voltage calculation means for calculating command data indicating different output voltages; Storage means for storing the command data indicating the output voltage of the reference voltage changing means calculated by the appropriate output voltage calculation means; and Storage means for the storage means. reads out the command data from and supplies it to the reference voltage changing means, causes the comparing means to compare the output voltage of the reference voltage changing means based on the data with the output voltage from the detector, and processes the data based on the comparison result. 1. A work cloth detection device comprising: detection control means for detecting the presence or absence of cloth.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56149016A JPS5850487A (en) | 1981-09-21 | 1981-09-21 | Detection device for detected object |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56149016A JPS5850487A (en) | 1981-09-21 | 1981-09-21 | Detection device for detected object |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5850487A JPS5850487A (en) | 1983-03-24 |
| JPH0465356B2 true JPH0465356B2 (en) | 1992-10-19 |
Family
ID=15465824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56149016A Granted JPS5850487A (en) | 1981-09-21 | 1981-09-21 | Detection device for detected object |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5850487A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160025527A (en) * | 2013-07-02 | 2016-03-08 | 쿠리타 고교 가부시키가이샤 | Treatment method and treatment device for wastewater containing cationic surfactant |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6085386A (en) * | 1983-10-15 | 1985-05-14 | Brother Ind Ltd | Automatic sensitivity adjustor for detector |
| JPH0659349B2 (en) * | 1984-09-29 | 1994-08-10 | ブラザー工業株式会社 | sewing machine |
| JPS61219886A (en) * | 1985-03-27 | 1986-09-30 | Nec Corp | Transmission type photoelectric sensor having plural detection levels |
| JPS61283806A (en) * | 1985-06-10 | 1986-12-13 | Yokogawa Electric Corp | Apparatus for detecting mark |
| JPS62187278A (en) * | 1986-02-13 | 1987-08-15 | Nec Corp | Detecting circuit for light shield quantity |
| JPS62215888A (en) * | 1986-03-18 | 1987-09-22 | Sharp Corp | Photoelectric type matter detection system |
| JPS62215887A (en) * | 1986-03-18 | 1987-09-22 | Sharp Corp | Photoelectric type matter detection system |
| JPH0710315B2 (en) * | 1986-08-14 | 1995-02-08 | ブラザー工業株式会社 | Sewing machine pattern detector |
| JPH01167139A (en) * | 1987-12-23 | 1989-06-30 | Brother Ind Ltd | Optical sensor control device |
| JPH01212596A (en) * | 1988-02-22 | 1989-08-25 | Brother Ind Ltd | Sewing-machine with cloth-step/cloth-edge detector |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52137369A (en) * | 1976-05-13 | 1977-11-16 | Kayaba Industry Co Ltd | Circuit for detecting existence of matter |
-
1981
- 1981-09-21 JP JP56149016A patent/JPS5850487A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160025527A (en) * | 2013-07-02 | 2016-03-08 | 쿠리타 고교 가부시키가이샤 | Treatment method and treatment device for wastewater containing cationic surfactant |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5850487A (en) | 1983-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0465356B2 (en) | ||
| US4924790A (en) | Sewing machine with a cloth-edge detector | |
| EP3892769A1 (en) | Method and apparatus for detecting amount of laundry of washing device, device and storage medium | |
| JPH10117484A (en) | Ac uninterruptive power circuit normally supplied with commercial power | |
| JPS61199896A (en) | Automatic sensitivity controller in cloth detector | |
| EP0215127A1 (en) | Apparatus for detecting machine positions | |
| JPS5821281B2 (en) | arithmetic device | |
| JPS59105494A (en) | Control apparatus in sewing machine | |
| US4287843A (en) | Electric sewing machine with a speed control system | |
| JPH0346982A (en) | Elevator position detecting device | |
| GB2083655A (en) | Microcomputer control circuit for an optical zooming device | |
| JP2634947B2 (en) | Judgment device | |
| KR960013542B1 (en) | Display method of the battery back-up time for ups | |
| US4693197A (en) | Sewing machine apparatus with improved shaft speed measuring and indicating means | |
| SU1397553A1 (en) | Master controller for electrochemical facing line | |
| JPS6413255A (en) | Disk discriminating method | |
| KR940002722B1 (en) | Resolvers disordering state discriminating apparatus | |
| JPS61221802A (en) | Searching system for original point of robot arm | |
| JPS6173009A (en) | Mobile object position detection device | |
| KR0139605B1 (en) | How to detect the motor speed of the inverter washing machine | |
| SU1159665A1 (en) | Apparatus for sorting out shoe lower parts | |
| JP2786701B2 (en) | Synchronous operation control circuit of measurement circuit | |
| JPH04146721A (en) | Photoelectric pulsation wave measuring device | |
| JPH051821Y2 (en) | ||
| JPH0583056A (en) | Automatic gain adjustment circuit |