JPH0467198B2 - - Google Patents
Info
- Publication number
- JPH0467198B2 JPH0467198B2 JP58131256A JP13125683A JPH0467198B2 JP H0467198 B2 JPH0467198 B2 JP H0467198B2 JP 58131256 A JP58131256 A JP 58131256A JP 13125683 A JP13125683 A JP 13125683A JP H0467198 B2 JPH0467198 B2 JP H0467198B2
- Authority
- JP
- Japan
- Prior art keywords
- vibrato
- counter
- signal
- waveform
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はビブラート信号発生装置に関し、特に
簡単な構成でデイレービブラート信号が発生でき
るビブラート信号発生装置に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a vibrato signal generation device, and more particularly to a vibrato signal generation device capable of generating a delayed vibrato signal with a simple configuration.
従来例の構成とその問題点
従来、デイレービブラート信号を発生するもの
として、コンデンサの充電(あるいは放電)特性
を利用しビブラート発振器の発振状態を制御する
アナログ的な処理、あるいは、ビブラート波形1
周期を記憶するメモリと(1/2m)シフト処理を
行なうシフタとを用いメモリの出力信号をシフタ
に供給しビブラート波形1周期ごとにシフト状態
(m=8、7、6……、1、0)を変化させてデ
イレービブラート信号を発生する方法などが提示
されているが、アナログ的な処理の場合LSI化が
困難であり、また、シフタを利用する場合はシフ
タの回路規模が大きくなるという問題点を有して
いた。Conventional configurations and their problems Conventionally, delay vibrato signals have been generated using analog processing that controls the oscillation state of a vibrato oscillator using the charging (or discharging) characteristics of a capacitor, or using vibrato waveform 1.
Using a memory that stores the period and a shifter that performs (1/2 m) shift processing, the output signal of the memory is supplied to the shifter, and the shift state (m = 8, 7, 6..., 1, 0) is set for each period of the vibrato waveform. ) has been proposed to generate a delay vibrato signal, but analog processing is difficult to implement on an LSI, and if a shifter is used, the shifter circuit size will be large. It had some problems.
発明の目的
本発明の目的は、簡単な構成でデイレービブラ
ート信号を発生するビブラート信号発生装置を提
供するものである。OBJECTS OF THE INVENTION An object of the present invention is to provide a vibrato signal generating device that generates a delay vibrato signal with a simple configuration.
発明の構成
本発明のビブラート信号発生装置は、異なる複
数周期のビブラート波形を記憶するビブラートメ
モリと、上記ビブラートメモリに記憶した複数周
期のビブラート波形を順次読み出し最終のビブラ
ート波形をくり返し読み出すデータ読み出し制御
部とを具備し、ビブラート信号を発生するように
構成したものである。Composition of the Invention The vibrato signal generating device of the present invention includes a vibrato memory that stores vibrato waveforms of a plurality of different periods, and a data read control section that sequentially reads out the vibrato waveforms of a plurality of periods stored in the vibrato memory and repeatedly reads out the final vibrato waveform. and is configured to generate a vibrato signal.
実施例の説明
以下本発明の一実施例を図面に基づいて説明す
る。DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below based on the drawings.
第1図に本発明の一実施例の構成図を示す。図
において、1は異なる複数周期のビブラート波形
をPCMの形で記憶するビブラートメモリ、2は
主発振器、3はビブラート波形1周期内のサンプ
ルナンバnを発生するNカウンタ、4は複数周期
のビブラート波形の内現在使用中の波形を表わす
波形ナンバiを発生するIカウンタ、5はビブラ
ートメモリ1に記憶しているビブラート波形の最
終波形ナンバを検出する(I−1)検出器、6,
7はANDゲート、8はNORゲートである。 FIG. 1 shows a configuration diagram of an embodiment of the present invention. In the figure, 1 is a vibrato memory that stores vibrato waveforms of different multiple periods in the form of PCM, 2 is a main oscillator, 3 is an N counter that generates sample number n within one period of vibrato waveform, and 4 is a vibrato waveform of multiple periods. 5 is an I counter that generates a waveform number i representing the waveform currently in use; 5 is a detector (I-1) that detects the final waveform number of the vibrato waveform stored in the vibrato memory 1; 6;
7 is an AND gate, and 8 is a NOR gate.
ビブラートメモリ1の記憶内容の説明
ビブラートメモリ1には、ビブラート波形1周
期をN分割(n=0、1、……、N−1)して得
たN個の波形サンプルをI周期分(i=0、1、
……、I−1)のデータすなわち、N×I個の波
形サンプル(Xi,o)を記憶している。なお、本
実施例では、N=64、I=8として説明する。ま
た、波形サンプル(X0,0)には、ビブラートオ
フ状態に相当するデータすなわち、(0)10を記憶
している。Explanation of storage contents of vibrato memory 1 The vibrato memory 1 stores N waveform samples obtained by dividing one period of the vibrato waveform into N (n=0, 1, ..., N-1) for I periods (i =0, 1,
..., I-1), that is, N×I waveform samples (X i,o ) are stored. In this embodiment, N=64 and I=8 will be explained. Furthermore, data corresponding to the vibrato off state, that is, (0) 10 , is stored in the waveform sample (X 0 , 0 ).
信号KON、DVIB、VIBの説明
信号KONは、鍵スイツチがオン状態の時“1”
となり、オフ状態の時“0”となるものであり、
8音ポリフオニツクの電子楽器の場合の信号
KONは次のような理論式で表現できる。Explanation of signals KON, DVIB, VIB Signal KON is “1” when the key switch is on.
and becomes “0” when in the off state,
Signal for 8-note polyphonic electronic musical instrument
KON can be expressed by the following theoretical formula.
KON=(KON1+KON2+……+KON8)
信号DVIBは、デイレービブラートスイツチが
オン状態の時“1”となり、オフ状態の時“0”
となる。 KON=(KON 1 +KON 2 +...+KON 8 ) Signal DVIB is "1" when the delay vibrato switch is on, and "0" when it is off.
becomes.
信号VIBは、ビブラートスイツチがオン状態の
時“1”となり、オフ状態の時“0”となるもの
である。 Signal VIB is "1" when the vibrato switch is on, and "0" when it is off.
次に第1図の動作説明を行なう。 Next, the operation of FIG. 1 will be explained.
信号DVIB=“0”、VIB=“0”の場合
信号DVIB、VIBがともに“0”であると、
NORゲート8の出力信号は“1”となり、N
カウンタ3とIカウンタ4の入力RSに“1”
を供給し、Nカウンタ3とIカウンタ4をリセ
ツト状態とする。 When the signals DVIB="0" and VIB="0" When the signals DVIB and VIB are both "0",
The output signal of NOR gate 8 becomes “1”, and N
“1” in input RS of counter 3 and I counter 4
is supplied to reset the N counter 3 and I counter 4.
そうすると、Nカウンタ3の出力信号nは常
時n=0となる。また、Iカウンタ4の出力信
号iも常時i=0となる。 Then, the output signal n of the N counter 3 will always be n=0. Further, the output signal i of the I counter 4 is always i=0.
この結果、ビブラートメモリ1から読み出す
波形サンプル(Xi,o)は(X0,0)となり、ビ
ブラートオフ状態となる。 As a result, the waveform sample (X i,o ) read from the vibrato memory 1 becomes (X 0 , 0 ), and the vibrato is turned off.
信号DVIB=“0”、VIB=“1”の場合
信号VIBが“1”となるとNORゲート8の
出力信号は“0”となり、Nカウンタ3とIカ
ウンタ4の入力RSに“0”を供給し、リセツ
ト状態を解除して、カウント状態とする。 When signal DVIB="0" and VIB="1" When signal VIB becomes "1", the output signal of NOR gate 8 becomes "0" and "0" is supplied to the input RS of N counter 3 and I counter 4. Then, the reset state is released and the count state is entered.
そうすると、主発振器2の出力信号に基づい
てNカウンタ3の歩進(n=0→1→2→……
→N−2→N−1;N=64)を行なう。そし
て、n=N−1(63)となり、次の歩進タイミ
ングではn=0となるとともに、出力COから
キヤリ信号を出力する。 Then, based on the output signal of the main oscillator 2, the N counter 3 increments (n=0→1→2→...
→N-2→N-1; N=64). Then, n=N-1 (63), and at the next step timing, n=0, and a clear signal is output from the output CO.
Nカウンタ3の出力COから出力するキヤリ
信号はANDゲート6を介してIカウンタ4の
入力INに供給し、キヤリ信号が発生すると、
Iカウンタ4の歩進(i=0→1→2……→I
−1;I=8)を行なう。 The carry signal output from the output CO of the N counter 3 is supplied to the input IN of the I counter 4 via the AND gate 6, and when the carry signal is generated,
Increment of I counter 4 (i=0→1→2...→I
-1; I=8).
そして、Iカウンタ4の出力信号i=I−1
(I=8)まで歩進が進むと、(I−1)検出器
5の出力信号は“0”となり、ANDゲート6
の出力信号は常時“0”となつて、Iカウンタ
4の歩進を停止する。 Then, the output signal of I counter 4 is i=I-1
When the step advances to (I=8), the output signal of the (I-1) detector 5 becomes "0", and the AND gate 6
The output signal is always "0" and the I counter 4 stops incrementing.
この結果、Nカウンタ3とIカウンタ4の出
力信号に基づき、ビブラートメモリ1から波形
ナンバi=0→i=1→i=2……i=I−1
(7)のビブラート波形を順次読み出すことにな
る。そして、最終波形である波形ナンバi=7
となると、波形ナンバ7のビブラート波形をく
り返し読み出すことになる。 As a result, based on the output signals of the N counter 3 and the I counter 4, the waveform number i=0→i=1→i=2...i=I-1 is stored in the vibrato memory 1.
The vibrato waveforms in (7) are read out sequentially. And the waveform number i=7 which is the final waveform
In this case, the vibrato waveform of waveform number 7 will be read out repeatedly.
信号DVIB=“1”、VTB=“0”の場合
信号KON=“0”の時NORゲート8の出力
信号は“1”となり、前述したの場合と同様
にビブラートメモリ1から読み出す波形サンプ
ル(Xi,o)は(X0,0)となり、ビブラートオ
フ状態となる。 When signal DVIB="1" and VTB="0" When signal KON="0", the output signal of NOR gate 8 becomes "1", and the waveform sample (X i,o ) becomes (X 0 , 0 ), and the vibrato is turned off.
信号KONが“0”から“1”に変化すると、
ANDゲート7の出力信号は“1””となり、
NORゲート8の出力信号は“1”から“0”
になる。そうすると、前述したの場合と同様
にビブラートメモリ1に記憶しているビブラー
ト波形を順次読み出し(波形ナンバi=0→1
→2→……→I−1(7))、デイレービブラート
信号を発生し、最終のビブラート波形(i=
7)をくり返し読み出す。 When the signal KON changes from “0” to “1”,
The output signal of AND gate 7 becomes “1”,
The output signal of NOR gate 8 is from “1” to “0”
become. Then, as in the case described above, the vibrato waveforms stored in vibrato memory 1 are read out sequentially (waveform number i = 0 → 1
→2→…→I-1(7)), generates a delay vibrato signal, and generates the final vibrato waveform (i=
Read out 7) repeatedly.
そして、再び、信号KONが“0”から“1”
に変化すると上述と同様の処理を行ない、デイ
レービブラート信号を発生することになる。 Then, the signal KON changes from “0” to “1” again.
When the signal changes to , the same processing as described above is performed and a delay vibrato signal is generated.
なお、ビブラートメモリ1の容量MDCは、
MDC=NXI=64×8=512語となり、1語を
8ビツト構成とするとMDC=4096ビツトとな
る。 In addition, the capacity MDC of vibrato memory 1 is
MDC=NXI=64×8=512 words, and if one word is composed of 8 bits, MDC=4096 bits.
このように、ビブラートメモリ1に複数周期で
生成するデイレービブラート信号を記憶してお
き、信号KONに応じて、複数周期のビブラート
波形を順次読み出し、最終のビブラート波形をく
り返し読み出して、デイレービブラート信号を発
生する構成としているので、シフタという回路規
模の大きい要素が不必要となり、比較的簡単な回
路構成でデイレービブラート信号の発生が実現で
きる。 In this way, the delay vibrato signal generated in multiple cycles is stored in the vibrato memory 1, the vibrato waveforms of multiple cycles are sequentially read out in response to the signal KON, and the final vibrato waveform is repeatedly read out. Since the configuration is configured to generate a signal, there is no need for a shifter, which is a large circuit element, and generation of a delay vibrato signal can be realized with a relatively simple circuit configuration.
また、デイレービブラート信号は、1周期ごと
に振幅レベルが異なる波形だけでなく、ビブラー
トメモリ1に波形の形状および振幅のレベルの異
なるビブラート波形を記憶しておくことにより、
複雑に変化するデイレービブラート信号が発生で
きる。 In addition, the delay vibrato signal can be created by storing not only waveforms with different amplitude levels for each period, but also vibrato waveforms with different waveform shapes and amplitude levels in the vibrato memory 1.
A delay vibrato signal that changes in a complex manner can be generated.
第2図に本発明の他の実施例の構成図を示す。
第1図と同一機能を有するものには同一符号を付
して説明を省略する。 FIG. 2 shows a configuration diagram of another embodiment of the present invention.
Components having the same functions as those in FIG. 1 are given the same reference numerals, and their explanations will be omitted.
第2図において、9は異なる複数周期のビブラ
ート波形を記憶するビブラートメモリで差分
PCM化(D(Xi,o)=(Xi,o−Xi,o-1))した波形
サンプルを記憶している。10は累算器である。 In Fig. 2, 9 is a vibrato memory that stores vibrato waveforms of different multiple periods.
It stores waveform samples converted into PCM (D(X i,o ) = (X i,o −X i,o-1 )). 10 is an accumulator.
第1図中のビブラートメモリ1には、ビブラー
ト波形をPCM((Xi,o))の形で記憶していたが、
第2図中のビブラートメモリ9には、ビブラート
波形を差分PCM化した形で記憶し累算器10に
おいて累算処理((Xi,o)=(Xi,o-1)+D
(Xi,o))を行ないPCMの形のビブラート波形を復
元するようになつており、ビブラートメモリ9の
データ容量を削減することができる。 In the vibrato memory 1 in Fig. 1, the vibrato waveform was stored in the form of PCM ((X i,o )).
The vibrato memory 9 in FIG. 2 stores the vibrato waveform in the form of differential PCM, and the accumulator 10 performs the accumulation process ((X i,o ) = (X i,o-1 ) + D
(X i,o )) to restore a PCM-form vibrato waveform, and the data capacity of the vibrato memory 9 can be reduced.
第3図に本発明の他の実施例の構成図を示す。
第1図と同一機能を有するものには同一符号を付
して説明を省略する。 FIG. 3 shows a configuration diagram of another embodiment of the present invention.
Components having the same functions as those in FIG. 1 are given the same reference numerals, and their explanations will be omitted.
第3図において、11はビブラートメモリ、1
2は累算器、13はKカウンタ、14はLカウン
タである。 In FIG. 3, 11 is a vibrato memory;
2 is an accumulator, 13 is a K counter, and 14 is an L counter.
ビブラートメモリ11に記憶するビブラート波
形は、ビブラート波形1周期をL分割し、各分割
点間の差分値を1/KしたデータD(Xi,l)/Kを記憶し
ている。なお、第1図中のビブラートメモリ1に
記憶したN分割したビブラート波形との関係を下
記に示す。 The vibrato waveform stored in the vibrato memory 11 is data D(X i,l )/K obtained by dividing one cycle of the vibrato waveform into L parts and 1/K the difference value between each dividing point. The relationship with the vibrato waveform divided into N parts stored in the vibrato memory 1 in FIG. 1 is shown below.
(Xi,o)=(Xi,l)+(D(Xi,l)/K……(1)
N=L+K、n=0、1、……、N−1、
l=0、1、……、L−1
第3図において、NORゲート8の出力信号が
“1”から“0”に変化すると、Kカウンタ13、
Lカウンタ14、Iカウンタ4はリセツト状態か
らカウンタ状態になる。(X i,o )=(X i,l )+(D(X i,l )/K...(1) N=L+K, n=0,1,..., N-1, l=0, 1, ..., L-1 In Fig. 3, when the output signal of the NOR gate 8 changes from "1" to "0", the K counter 13,
The L counter 14 and I counter 4 change from the reset state to the counter state.
そうすると、主発振器2の出力信号に応じて、
Kカウンタ13の歩進を行ない歩進状態が(K−
1)から(0)に変化すると出力COからキヤリ
信号をLカウンタ14の入力INに供給し、Lカ
ウンタ14の歩進を行なう。以降、Kカウンタ1
3の出力COからキヤリ信号を出力するたびに、
Lカウンタ14の歩進を行なう。そして、Lカウ
ンタ14の歩進状態が(L−1)から(0)に変
化すると出力COからキヤリ信号をANDゲート6
を介してビブラート波形ナンバを表わすIカウン
タ4の入力INに供給し、Iカウタ4の歩進を行
なう。以降、Lカウンタ14の出力COからキヤ
リ信号を出力するたびに、Iカウンタ4の歩進を
行なう。そして、Iカウンタ4の歩進状態が(I
−1)となると第1図と同様に、(1−1)検出
器5の出力信号が“0”となり、Iカウンタ4の
歩進を停止する。 Then, depending on the output signal of the main oscillator 2,
The K counter 13 is incremented and the increment state is (K-
When the value changes from 1) to (0), a carry signal is supplied from the output CO to the input IN of the L counter 14, and the L counter 14 is incremented. From then on, K counter 1
Every time a carry signal is output from the output CO of 3,
The L counter 14 is incremented. When the progress state of the L counter 14 changes from (L-1) to (0), a carry signal is sent from the output CO to the AND gate 6.
is supplied to the input IN of the I counter 4 representing the vibrato waveform number, and the I counter 4 is incremented. Thereafter, the I counter 4 is incremented every time a carry signal is output from the output CO of the L counter 14. Then, the progress state of the I counter 4 is (I
-1), as in FIG. 1, (1-1) the output signal of the detector 5 becomes "0" and the I counter 4 stops incrementing.
Lカウンタ14とIカウンタ4の出力信号に基
づいたデータがビブラートメモリ11から読み出
し、累算器に供給する。 Data based on the output signals of the L counter 14 and the I counter 4 is read from the vibrato memory 11 and supplied to the accumulator.
累算器12において、ビブラートメモリ11か
ら読み出したデータを用い累算処理を行ない
PCMの形のビブラート波形(Xi,o)を復元する。
なお、ビブラート波形Kサンプル分はLカウンタ
14、Iカウンタ4の歩進状態は変化せず、ビブ
ラートメモリ11から読み出すデータは同一のも
のとなり、Kサンプル分同一のデータを用い累算
することにより、前述の(1)式の演算を行ない、
PCMの形のビブラート波形が復元できる。 The accumulator 12 performs accumulation processing using the data read from the vibrato memory 11.
Restore the vibrato waveform (X i,o ) in the form of PCM.
Note that for K samples of the vibrato waveform, the progress states of the L counter 14 and I counter 4 do not change, and the data read from the vibrato memory 11 is the same, and by accumulating using the same data for K samples, Perform the calculation of equation (1) above,
The vibrato waveform in the form of PCM can be restored.
このように、ビブラート波形1周期をL分割
し、各分割点間の差分値を1/Kしたデータをビブ
ラートメモリ11に記憶しておき、ビブラート波
形Kサンプル分同一データを読み出し、累算処理
を行なつてPCMの形のビブラート波形を発生す
ることにより、ビブラートメモリの容量をさらに
削減することができる。 In this way, one period of the vibrato waveform is divided into L parts, and the data obtained by dividing the difference value between each division point by 1/K is stored in the vibrato memory 11, and the same data for K samples of the vibrato waveform is read out and the accumulation process is performed. By doing this and generating a vibrato waveform in the form of PCM, the capacity of the vibrato memory can be further reduced.
本発明のビブラート信号発生装置を利用するも
のとして、特願昭57−231482号「楽音発生装置」
に用いたノートクロツク発生部などがある。 Patent Application No. 57-231482 ``Musical Tone Generator'' using the vibrato signal generator of the present invention
This includes the notebook clock generator used in
第4図に特願昭57−231482号「楽音発生装置」
のノートクロツク発生部の要部の構成図を示す。 Figure 4 shows patent application No. 57-231482 “Musical tone generator”
This figure shows a configuration diagram of the main parts of the notebook clock generating section.
第4図において、801は主発振器、802は
シーケンサ、804はタイマー、805は比較レ
ジスタ部、806は周波数データプロセツサ
(FDP)、810は計算要求フラグ発生部である。 In FIG. 4, 801 is a main oscillator, 802 is a sequencer, 804 is a timer, 805 is a comparison register section, 806 is a frequency data processor (FDP), and 810 is a calculation request flag generation section.
タイマ804の出力信号とFDP806から供
給した周波数データとの比較を行ない、一致が検
出できれば一致パルスを比較レジスタ805から
計算要求フラグ発生部810に供給する。そし
て、シーケンサ802に基づいた所定のタイミン
グで周波数データの更新処理を行なうことにより
ノートクロツク信号を発生するものである。下式
に周波数データの更新方法を示す。 The output signal of the timer 804 and the frequency data supplied from the FDP 806 are compared, and if a match is detected, a match pulse is supplied from the comparison register 805 to the calculation request flag generating section 810. A note clock signal is generated by updating the frequency data at a predetermined timing based on the sequencer 802. The formula below shows how to update frequency data.
NFD=MOD(OFD+PD,TDnax)
NFDは、新しい周波数データ
OFDは、更新前の周波数データ
PDは、発生音階によつて決まつている音階デー
タ、たとえば、C音であれば、(478)10である
TDnaxは、タイマー804の出力状態数であり、
TDnax=210すなわち、(1024)10となつている。 NFD = MOD (OFD + PD, TD nax ) NFD is new frequency data OFD is frequency data before update PD is scale data determined by the scale of occurrence, for example, for C note, (478) 10 TD nax is the number of output states of the timer 804,
TD nax = 2 10 , that is, (1024) 10 .
そして、FDP806では、シーケンサ802
に基づいて、下式に示す演算を順次行ない、デー
タPDを求め、周波数データの更新を行なつてい
る。 And in FDP806, sequencer 802
Based on this, the calculations shown in the following formula are performed in sequence to obtain data PD and update the frequency data.
CPD=CPD+CVD
CPD=CPD+CGD
CPD=CPD+CBD
PD=EXP(CPD)+△EXP(CPD)
NFD=OFD+PD
CPDは、セント尺度上の音階データである、
CVDは、セント尺度上のビブラートデータ、
CBDは、セント尺度上のビートデータ、
PDは周波数に正比例した音階データである、
上式〜において、セント尺度上のデータの
加算を行ない、において、指数変換処理を行な
つて周波数に正比例するデータPDを求め、に
おいて周波数データの更新処理を行ない、ビブラ
ートあるいはグライド効果などを付加したノート
クロツク信号が発生できるようになつている。 CPD=CPD+CVD CPD=CPD+CGD CPD=CPD+CBD PD=EXP(CPD)+△EXP(CPD) NFD=OFD+PD CPD is scale data on the cent scale CVD is vibrato data on the cent scale CBD is cent The beat data on the scale, PD is scale data directly proportional to the frequency. In the above formula ~, add the data on the cent scale, and in , perform exponential conversion processing to find the data PD that is directly proportional to the frequency, Frequency data is updated in the step 1, and a note clock signal with a vibrato or glide effect can be generated.
そこで、本発明のビブラート信号発生装置で発
生したビブラート信号を上式のデータCVDと
して用いることができる。 Therefore, the vibrato signal generated by the vibrato signal generating device of the present invention can be used as the data CVD in the above formula.
なお、第1図〜第3図で説明した、Nカウンタ
3、Iカウンタ4、Kカウンタ13、Lカウンタ
14の歩進処理も、シーケンサ802に基づいて
FDP806内で行なうことにより、カウンタを
構成する要素がレジスタとFDP806内の加算
器を用いた+1加算で実現でき、回路規模を少さ
くすることが可能となる。 Incidentally, the increment processing of the N counter 3, I counter 4, K counter 13, and L counter 14 explained in FIGS. 1 to 3 is also performed based on the sequencer 802.
By performing this within the FDP 806, the elements constituting the counter can be realized by +1 addition using a register and an adder within the FDP 806, making it possible to reduce the circuit scale.
発明の効果
以上説明したように、本発明のビブラート信号
発生装置は、異なる複数周期のビブラート波形を
記憶するビブラートメモリと、上記ビブラートメ
モリに記憶した複数周期のビブラート波形を順次
読み出し最終のビブラート波形をくり返し読み出
すデータ読み出し制御部とを具備し、ビブラート
信号を発生するように構成したものであるので、
シフタという回路規模の大きい要素が不必要とな
り、比較的簡単な回路構成でデイレービブラート
信号が発生できる。Effects of the Invention As explained above, the vibrato signal generating device of the present invention includes a vibrato memory that stores vibrato waveforms of a plurality of different periods, and a vibrato waveform that sequentially reads out the vibrato waveforms of a plurality of periods stored in the vibrato memory and generates a final vibrato waveform. It is equipped with a data readout control section that repeatedly reads data, and is configured to generate a vibrato signal.
A shifter, which is a large circuit element, becomes unnecessary, and a delay vibrato signal can be generated with a relatively simple circuit configuration.
さらに、1周期ごと異なる波形の形状および振
幅レベルのビブラート波形をビブラートメモリに
記憶しておくことにより、複雑に変化するデイレ
ービブラート信号が発生できる。 Furthermore, by storing vibrato waveforms with different waveform shapes and amplitude levels in the vibrato memory for each period, a delay vibrato signal that changes in a complex manner can be generated.
第1図〜第3図はそれぞれ本発明の実施例の構
成図、第4図は本発明のビブラート信号発生装置
を用いることができるノートクロツク発生部の要
部の構成図である。
1,9,11……ビブラートメモリ、2……主
発振器、3……Nカウンタ、4……Iカウンタ、
6,7……ANDゲート、8……NORゲート、1
0,12……累算器、13……Kカウンタ、14
……Lカウンタ。
FIGS. 1 to 3 are block diagrams of embodiments of the present invention, and FIG. 4 is a block diagram of essential parts of a note clock generating section in which the vibrato signal generating device of the present invention can be used. 1, 9, 11...vibrato memory, 2...main oscillator, 3...N counter, 4...I counter,
6, 7...AND gate, 8...NOR gate, 1
0, 12...accumulator, 13...K counter, 14
...L counter.
Claims (1)
ビブラートメモリと、上記ビブラートメモリに記
憶した複数周期のビブラート波形を順次読み出し
最終のビブラート波形をくり返し読み出すデータ
読み出し制御部とを具備したことを特徴とするビ
ブラート信号発生装置。1. A vibrato signal comprising: a vibrato memory that stores vibrato waveforms of a plurality of different periods; and a data read control section that sequentially reads out the vibrato waveforms of a plurality of periods stored in the vibrato memory and repeatedly reads out the final vibrato waveform. Generator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58131256A JPS6022185A (en) | 1983-07-18 | 1983-07-18 | vibrato signal generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58131256A JPS6022185A (en) | 1983-07-18 | 1983-07-18 | vibrato signal generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6022185A JPS6022185A (en) | 1985-02-04 |
| JPH0467198B2 true JPH0467198B2 (en) | 1992-10-27 |
Family
ID=15053659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58131256A Granted JPS6022185A (en) | 1983-07-18 | 1983-07-18 | vibrato signal generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022185A (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52121313A (en) * | 1976-04-06 | 1977-10-12 | Nippon Gakki Seizo Kk | Electronic musical instrument |
| JPS5528072A (en) * | 1978-08-21 | 1980-02-28 | Nippon Musical Instruments Mfg | Electronic musical instrument |
| DE3023581C2 (en) * | 1980-06-24 | 1983-11-10 | Matth. Hohner Ag, 7218 Trossingen | Method for the digital envelope control of a polyphonic music synthesis instrument and circuit arrangement for carrying out the method |
| JPS5825696A (en) * | 1981-08-08 | 1983-02-15 | カシオ計算機株式会社 | LFO waveform input device |
-
1983
- 1983-07-18 JP JP58131256A patent/JPS6022185A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6022185A (en) | 1985-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0631968B2 (en) | Music signal generator | |
| JPS5919356B2 (en) | electronic musical instruments | |
| US4217802A (en) | Polyphonic digital synthesizer | |
| JPS6113758B2 (en) | ||
| JPS5925235B2 (en) | electronic musical instruments | |
| JPH0467198B2 (en) | ||
| US4528884A (en) | Wave reading apparatus | |
| JPH0225515B2 (en) | ||
| JPS6126076B2 (en) | ||
| JP2736550B2 (en) | Electronic musical instrument interpolation circuit | |
| JP3561939B2 (en) | Waveform memory sound source | |
| JPS6312424B2 (en) | ||
| JPS592915B2 (en) | electronic musical instruments | |
| JPS6334475B2 (en) | ||
| JPS5821796A (en) | Electronic musical instrument | |
| JPH0549996B2 (en) | ||
| JPH0215299A (en) | Musical sound synthesizing device | |
| SU1234878A1 (en) | Generator of frequency scale of electromusical instrument | |
| JPS60260999A (en) | percussion sound generator | |
| JPS6023359B2 (en) | electronic musical instruments | |
| JP2510090Y2 (en) | Music signal generator | |
| JPH033237B2 (en) | ||
| RU1774373C (en) | Tone generator | |
| JPH0226237B2 (en) | ||
| JPH0793047A (en) | Waveform generating circuit |