JPH0467992B2 - - Google Patents
Info
- Publication number
- JPH0467992B2 JPH0467992B2 JP8505285A JP8505285A JPH0467992B2 JP H0467992 B2 JPH0467992 B2 JP H0467992B2 JP 8505285 A JP8505285 A JP 8505285A JP 8505285 A JP8505285 A JP 8505285A JP H0467992 B2 JPH0467992 B2 JP H0467992B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- output
- input
- circuit
- ball
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007246 mechanism Effects 0.000 claims description 37
- 230000008859 change Effects 0.000 claims description 4
- 230000009471 action Effects 0.000 description 8
- 230000003321 amplification Effects 0.000 description 8
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- 238000007493 shaping process Methods 0.000 description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical group [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005192 partition Methods 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000002401 inhibitory effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 1
- 101100441413 Caenorhabditis elegans cup-15 gene Proteins 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000004397 blinking Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000003467 diminishing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Pinball Game Machines (AREA)
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、所定の入賞口にパチンコ球が飛入し
たとき、入賞装置の入賞確率を所定時間増大させ
る状態を維持し始め、その入賞確率増大状態中に
前記所定の入賞口にパチンコ球が飛入したときに
は再度最初から前記入賞確率増大状態を開始させ
るようにしたパチンコ機の改良に関するもので、
入賞装置が入賞確率増大状態になつたときにはパ
チンコ球を捕えて、そのパチンコ球を所定の入賞
口に入り易いように放球するようにして、この種
の所謂役物の動作をできる限り長続きさせるよう
にしたものである。Detailed Description of the Invention (Industrial Application Field) The present invention, when a pachinko ball flies into a predetermined winning opening, starts to maintain a state in which the winning probability of a winning device is increased for a predetermined period of time, and the winning probability increases. This invention relates to an improvement of a pachinko machine in which when a pachinko ball flies into the predetermined winning opening during an increasing state, the winning winning probability increasing state is restarted from the beginning,
When the winning device enters a winning probability increasing state, it catches a pachinko ball and releases the pachinko ball so that it can easily enter a predetermined winning opening, so that this kind of action of the so-called accessory continues as long as possible. This is how it was done.
(従来の技術)
従来、所定の入賞口にパチンコ球が飛入して所
定時間内、入賞装置の入賞確率増大状態が維持さ
れている間に、前記所定の入賞口にパチンコ球が
飛入したときには、再び、最初から、入賞確率の
増大状態が所定時間内維持されるようにすること
により、睹博性を抑制し、かつ、遊戯意欲をも減
退させることがないようにしたパチンコ機があ
る。(Prior art) Conventionally, a pachinko ball flies into a predetermined winning hole and within a predetermined period of time, while the winning probability increasing state of the winning device is maintained, a pachinko ball flies into the predetermined winning hole. Sometimes, there are pachinko machines that suppress the game-playing nature and prevent the player's desire to play from diminishing by maintaining the increased winning probability for a predetermined period of time from the beginning. .
(発明が解決しようとする問題点)
しかしながら、この従来のものは、役物と言わ
れているその特性を充分に生かし切れない面があ
つた。(Problems to be Solved by the Invention) However, this conventional product has a problem in that it cannot take full advantage of its characteristics, which are said to be accessories.
本発明はこの問題点を解決することを目的とす
る。 The present invention aims to solve this problem.
(問題点を解決するための手段)
そのため、本発明のパチンコ機は、
パチンコ球を捕球して保持することができる第
1の状態および保持しているパチンコ球を前記所
定の入賞口に向けて放球する第2の状態に変化す
ることができるように構成された捕球・放球機構
と、
該捕球・放球機構に状態の変化を行なわせる作
動機構と、
前記捕球・放球機構が前記入賞確率増大状態中
にまず前記第1の状態となり次いで前記第2の状
態に移行するように前記作動機構を制御する制御
手段とを有する。(Means for Solving the Problems) Therefore, the pachinko machine of the present invention has a first state in which a pachinko ball can be caught and held, and a held pachinko ball is directed toward the predetermined prize opening. a ball catching/release mechanism configured to be able to change to a second state in which the ball is caught and released; an actuating mechanism that causes the ball catching/release mechanism to change the state; and control means for controlling the operating mechanism so that the ball mechanism first enters the first state during the winning probability increasing state and then shifts to the second state.
(発明の作用)
かかる構成を要旨とする本発明によれば、入賞
装置が入賞確率増大状態になつたときには捕球・
放球機構によつてまずパチンコ球が捕えられ、そ
して所定の入賞口に入り易いように放球されるこ
ととなる。(Function of the Invention) According to the present invention having such a configuration, when the winning device enters the winning probability increasing state, the winning device catches a ball.
A pachinko ball is first caught by the ball releasing mechanism, and then released so that it can easily enter a predetermined prize opening.
(実施例)
以下に本発明の各種実施例につき図面を参照し
つつ詳細に述べる。(Embodiments) Various embodiments of the present invention will be described in detail below with reference to the drawings.
実施例 1
第1図において、1はパチンコ機の遊技盤上に
配設された入賞装置で、2はそのケーシングであ
る。このケーシング2は一面が開口して開口部3
を有する箱状本体4とその開口部3の周縁に外向
鍔状に形成された前板5とから概略構成されてお
り、遊技盤上の開口部に前側から嵌め付けられ前
板5がねじ止め等されて遊技盤に固着される。パ
チンコ球は開口部3から本体4内に飛入するよう
にされているもので、この本体4の底板6は前下
がりの傾斜が持たされている。その後部両側には
入賞口7,7が設けられており、本体4内に飛入
し、かつこの入賞口7,7に飛入しなかつたパチ
ンコ球は前方へ流される。8は各入賞口7を囲ん
でその上端開口部が該入賞口7よりも拡がつた囲
い部材である。Embodiment 1 In FIG. 1, numeral 1 is a winning device disposed on the game board of a pachinko machine, and numeral 2 is its casing. This casing 2 is open on one side and has an opening 3
It is roughly composed of a box-shaped main body 4 having a box-like main body 4 and a front plate 5 formed in the shape of an outward flange around the periphery of the opening 3 of the main body 4.The front plate 5 is fitted into the opening on the game board from the front side, and the front plate 5 is screwed. etc. and is fixed to the game board. Pachinko balls are designed to fly into the main body 4 through the opening 3, and the bottom plate 6 of the main body 4 is sloped downward toward the front. Winning holes 7, 7 are provided on both sides of the rear, and pachinko balls that fly into the main body 4 but do not fly into the winning holes 7, 7 are swept forward. Reference numeral 8 denotes a surrounding member that surrounds each winning hole 7 and has an upper end opening wider than the winning hole 7.
前板5の開口部3よりも下側の部分には、パチ
ンコ球が通れる程度の開口部9が形成されてお
り、この開口部9はその上縁が開口部3の下縁部
に沿うように形成されている。この開口部9と開
口部3の両側下部を囲むように囲い板10が前板
5に一体成形されている。この囲い板10の中央
部には間隔をおいて対向する仕切板11,11が
立設されており、各仕切板11と囲い板10の両
側板部12,12との間は入賞口13,13とさ
れ、仕切板11と仕切板11との間は所定の入賞
口14とされている。ここで、以降の説明の便宜
上、所定の入賞口14以外の入賞口すなわち入賞
口7,7,13,13をはずれ入賞口と呼ぶ場合
がある。 An opening 9 large enough for a pachinko ball to pass through is formed in the lower part of the front plate 5 than the opening 3. The opening 9 has an upper edge along the lower edge of the opening 3. is formed. A shroud plate 10 is integrally formed with the front plate 5 so as to surround the opening 9 and the lower portions of both sides of the opening 3. Partition plates 11, 11 are erected in the center of this enclosure plate 10, facing each other at intervals. 13, and between the partition plates 11 is a predetermined winning opening 14. Here, for convenience of explanation below, winning holes other than the predetermined winning hole 14, that is, winning holes 7, 7, 13, and 13, may be referred to as missed winning holes.
26は入賞口7,7,13,13に入つたパチ
ンコ球の個数をカウントする10カウントスイツ
チ、27は所定の入賞口14に入つたパチンコ球
を検出する18回動作検出スイツチである。 26 is a 10 count switch that counts the number of pachinko balls that have entered the winning holes 7, 7, 13, and 13, and 27 is an 18-time operation detection switch that detects the pachinko balls that have entered a predetermined winning hole 14.
前板5の両側板部には案内羽根15,15が設
けられている。案内羽根15,15(図では正面
から見て左側のもののみ示してある。)はパチン
コ球を拾う方向に開成されるものであつて、即ち
通常立つた状態にあるときは開口部3へのパチン
コ球の飛入を阻止し、そして左側の案内羽根15
は最大でほぼ水平状態になるまで反時計方向に回
動し、右側の案内羽根15は最大でほぼ水平状態
になるまで時計方向に回動する。 Guide vanes 15, 15 are provided on both side plate portions of the front plate 5. The guide blades 15, 15 (only the one on the left side seen from the front is shown) are opened in the direction of picking up pachinko balls, that is, when they are in a normal standing position, they open in the direction of picking up pachinko balls. The guide blade 15 on the left side prevents the pachinko ball from flying in.
rotates counterclockwise until it reaches a maximum approximately horizontal position, and the right guide vane 15 rotates clockwise until it reaches a maximum approximately horizontal position.
本体4の裏面側には取付板16が固定されてお
り、この取付板16の前面側にはソレノイド1
7,17が固定されている。18はそれらのプラ
ンジヤである。案内羽根15,15はこれらのソ
レノイド17,17とクランク機構19を介して
連結されており、ソレノイド17,17によつて
開閉駆動されるようになつている。 A mounting plate 16 is fixed to the back side of the main body 4, and a solenoid 1 is fixed to the front side of this mounting plate 16.
7 and 17 are fixed. 18 are their plungers. The guide vanes 15, 15 are connected to these solenoids 17, 17 via a crank mechanism 19, and are driven to open and close by the solenoids 17, 17.
クランク機構19は、本体4の両外側部に一体
的にかつ前後方向に延びるように設けられたシヤ
フト軸受20,20と、該シヤフト軸受20,2
0にそれぞれ回転自在に貫挿され一端が案内羽根
15,15の中間部に固着されたクランクシヤフ
ト21,21と、一端がクランクシヤフト21,
21の他端に固着されたクランク22,22と、
該クランク22,22の他端に固着されたクラン
クピン23,23と、プランジヤ18,18の先
端部に軸支され両端の長孔24,24にクランク
ピン23,23が夫々貫挿されたクランクレバー
25とから構成されている。 The crank mechanism 19 includes shaft bearings 20, 20 that are integrally provided on both outer sides of the main body 4 and extend in the front-rear direction.
Crankshafts 21, 21 are rotatably inserted into the guide vanes 15, 15, respectively, and one end is fixed to an intermediate portion of the guide vanes 15, 15;
cranks 22, 22 fixed to the other end of 21;
Crank pins 23, 23 fixed to the other ends of the cranks 22, 22, and cranks that are pivotally supported by the tips of the plungers 18, 18 and have the crank pins 23, 23 inserted through long holes 24, 24 at both ends, respectively. It is composed of a lever 25.
本体4内には振分部材28が設けられている。
この振分部材28は飛行機の形を呈するもので、
胴体29と翼体30,30とを有し、案内羽根1
5,15の下端部と胴体29との距りによつてパ
チンコ球を翼体30の前方及び同後方に振り分け
るものである。 A distribution member 28 is provided within the main body 4.
This distribution member 28 has the shape of an airplane,
It has a fuselage 29 and wing bodies 30, 30, and has a guide blade 1.
The pachinko balls are distributed to the front and rear of the wing body 30 depending on the distance between the lower ends of the wings 5 and 15 and the fuselage 29.
胴体29は中空状のものであり尾部が本体4の
後壁部に固定され、回転頭部31を有している。
この回転頭部31は、所定の入賞口14の真上に
位置し、その内部にパチンコ球を受け入れられる
程度の大きさの開口部32を有し、第2図に示す
ように、この開口部32が上向きになつていると
きにはパチンコ球を捕球して保持することができ
る第1の状態になり、第3図に示すように、開口
部32が下向きになつているときにはパチンコ球
を捕球して保持することができず、かつ保持して
いるパチンコ球は所定の入賞口14に向けて放球
する第2の状態になるものであつて、捕球・放球
機構として機能するものである。 The body 29 is hollow, has a tail fixed to the rear wall of the body 4, and has a rotating head 31.
This rotating head 31 is located directly above the predetermined winning opening 14, and has an opening 32 large enough to receive a pachinko ball therein, as shown in FIG. When the opening 32 is facing upward, the pachinko ball is in the first state where it can be caught and held, and when the opening 32 is facing downward, as shown in Figure 3, the pachinko ball can be caught. The pachinko balls that are held are in a second state in which they are released toward a predetermined prize opening 14, and they function as a ball catching and ball releasing mechanism. be.
取付板16の裏面側には取付板33が間隔をあ
けて対向するように取り付けられており、この取
付板33の表面側にはACモータ34が取り付け
られている。35はその回転出力軸です。この回
転出力軸35にはスイツチングカム36を介して
作動シヤフト37が同軸に連結され、この作動シ
ヤフト37の先端は回転頭部31の後端に固定さ
れており、この回転頭部31はモータ34によつ
て回転されるようになつているもので、ACモー
タ34と作動シヤフト37とは作動機構を構成し
ている。 A mounting plate 33 is mounted on the back side of the mounting plate 16 so as to face each other with an interval, and an AC motor 34 is mounted on the front side of this mounting plate 33. 35 is its rotating output shaft. An actuating shaft 37 is coaxially connected to this rotary output shaft 35 via a switching cam 36, and the tip of this actuating shaft 37 is fixed to the rear end of a rotary head 31, and this rotary head 31 is connected to a motor. The AC motor 34 and the actuating shaft 37 constitute an actuating mechanism.
スイツチングカム36はカム本体部39と連結
筒部39とを備えており、本体部38の周部40
にはスイツチング溝40A,40B,40Cが形
成されている。スイツチング溝40A,40Bは
同一周線上に180°位置をずらして配設され、溝4
0Cは他の周線上で溝40Aと隣り合うように配
設されている。41,42はモータ停止制御スイ
ツチであり、41A,42Aはその操作レバーで
あつて、操作レバー41A,42Aは本体部38
の周部40の互いに異つた周線上に弾接するよう
にされており、その弾接部が溝40A〜40C内
に入り込むとスイツチ41,42は開成する。ス
イツチングカム36及びスイツチ41,42は制
御手段の一部を構成するものである。 The switching cam 36 includes a cam main body part 39 and a connecting cylinder part 39, and a peripheral part 40 of the main body part 38.
Switching grooves 40A, 40B, and 40C are formed in the grooves. The switching grooves 40A and 40B are arranged on the same circumferential line with their positions shifted by 180 degrees.
0C is arranged so as to be adjacent to the groove 40A on the other circumferential line. 41, 42 are motor stop control switches, 41A, 42A are operating levers thereof, and the operating levers 41A, 42A are connected to the main body 38.
The switches 41 and 42 are made to come into elastic contact with different circumferential lines of the circumferential portion 40, and when the elastic contact portions enter the grooves 40A to 40C, the switches 41 and 42 are opened. The switching cam 36 and the switches 41, 42 constitute a part of the control means.
第4図及び第5図は本実施例のパチンコ機の制
御回路を示すもので、特に第5図はスイツチング
カム36及びスイツチ41,42と共に制御手段
を構成する回路部分を示している。 4 and 5 show the control circuit of the pachinko machine of this embodiment, and in particular, FIG. 5 shows the circuit portion which together with the switching cam 36 and switches 41 and 42 constitutes the control means.
まず第4図において、43は1回動作スイツチ
入力回路、44は2回動作スイツチ入力回路、4
5は18回動作スイツチ入力回路、46は10カウン
トスイツチ入力回路、47はパワーオンリセツト
回路、48はタイミング信号発生回路、49はク
ロツク回路、50はタイマー回路、51はリセツ
ト回路、52はソレノイド・ランプドライバ回
路、53はLED点灯制御回路、54はLEDドラ
イバ回路、55は信号停止回路、56は電子音発
生用タイミング信号出力回路、57は電子音発生
用電源回路、58は電子音発生回路、59はメロ
デイー発生用電源回路、60はメロデイー発生回
路、61はミキシング増幅回路、62はスピーカ
である。 First, in FIG. 4, 43 is a one-time operation switch input circuit, 44 is a two-time operation switch input circuit, and 43 is a one-time operation switch input circuit.
5 is an 18-time operation switch input circuit, 46 is a 10-count switch input circuit, 47 is a power-on reset circuit, 48 is a timing signal generation circuit, 49 is a clock circuit, 50 is a timer circuit, 51 is a reset circuit, 52 is a solenoid. A lamp driver circuit, 53 is an LED lighting control circuit, 54 is an LED driver circuit, 55 is a signal stop circuit, 56 is a timing signal output circuit for generating an electronic sound, 57 is a power supply circuit for generating an electronic sound, 58 is an electronic sound generation circuit, 59 is a melody generation power supply circuit, 60 is a melody generation circuit, 61 is a mixing amplifier circuit, and 62 is a speaker.
1回動作スイツチ入力回路43は1回動作入賞
球スイツチ63とインバータ64とラツチ回路6
5とを備えている。1回動作入賞球スイツチ63
は遊技盤上の所定位置(例えば、落しと言われて
いる場所)に2つ設けられている入賞口に入つた
パチンコ球により閉成される。ラツチ回路65は
データ入力端子Dとクロツク入力端子Cとセツト
端子Sと肯定出力端子Qと否定出力端子とリセ
ツト端子Rとを有しており、データ入力端子Dに
は電源電圧VDDが印加されて該データ入力端子D
はHレベルとされ、セツト端子Sはアースされ、
否定出力端子は使用されていない。クロツク入
力端子Cは1回動作入賞スイツチ63が閉成され
た時にLからHとなるようにされ、肯定出力端子
Qは、このクロツク入力端子CにHクロツクが入
力されるとHを出力するもので、リセツト端子R
にH入力がなされるまで、この状態は保持される
ものである。 The one-time operation switch input circuit 43 includes a one-time operation winning ball switch 63, an inverter 64, and a latch circuit 6.
5. Single action winning ball switch 63
The game is closed by a Pachinko ball that enters two winning holes provided at predetermined positions on the game board (for example, places called "drops"). The latch circuit 65 has a data input terminal D, a clock input terminal C, a set terminal S, a positive output terminal Q, a negative output terminal, and a reset terminal R. The data input terminal D is applied with a power supply voltage V DD . and the data input terminal D
is set to H level, set terminal S is grounded,
The negative output terminal is not used. The clock input terminal C changes from L to H when the one-time winning switch 63 is closed, and the positive output terminal Q outputs H when the H clock is input to this clock input terminal C. And reset terminal R
This state will be maintained until an H input is made to.
2回動作スイツチ入力回路44は2回動作入賞
球スイツチ66とインバータ67とラツチ回路6
8とを備えている。2回動作入賞球スイツチ66
は遊技盤上の所定位置(例えば、入賞装置1の下
方。)に設けられた1つの入賞口に入つたパチン
コ球により閉成される。ラツチ回路68はデータ
入力端子Dとクロツク入力端子Cとセツト端子S
と肯定出力端子Qと否定出力端子とリセツト端
子Rとを有しており、データ入力端子Dには電源
電圧VDDが印加されていて該データ入力端子Dは
Hレベルとされ、セツト端子Sはアースされ、否
定出力端子は使用されていない。クロツク入力
端子Cは2回動作入賞球スイツチ66が閉成され
た時にLからHとなるようにされ、肯定出力端子
Qは、このクロツク入力端子CにHクロツクが入
力されるとH出力するもので、リセツト端子Rに
H入力がなされるまで、この状態は保持されるも
のである。 The two-time operation switch input circuit 44 includes a two-time operation winning ball switch 66, an inverter 67, and a latch circuit 6.
8. Double action winning ball switch 66
is closed by a pachinko ball that enters one winning opening provided at a predetermined position on the game board (for example, below the winning device 1). The latch circuit 68 has a data input terminal D, a clock input terminal C, and a set terminal S.
It has a positive output terminal Q, a negative output terminal, and a reset terminal R. The power supply voltage V DD is applied to the data input terminal D, and the data input terminal D is set to H level, and the set terminal S is set to the high level. Grounded and the negative output terminal is not used. The clock input terminal C changes from L to H when the twice-operating winning ball switch 66 is closed, and the positive output terminal Q outputs H when the H clock is input to this clock input terminal C. This state is maintained until an H input is made to the reset terminal R.
18回動作スイツチ入力回路45は18回動作入賞
球スイツチ27とインバータ69とアンドゲート
70とラツチ回路71とを備えており、18回動作
入賞球スイツチ27は所定の入賞口14にパチン
コ球が飛入したときに閉成されるものであつて、
アンドゲート70の一入力端は、この18回動作入
賞球スイツチ27が閉成されたときにHとなるよ
うにされている。ラツチ回路71は2つのノアゲ
ート72,73のたすき掛けにより構成されてい
るもので、アンドゲート70からH出力されると
ラツチされて、ノアゲート72の一入力端がHと
なり、ノアゲート72の出力端及びノアゲート7
3の一入力端がLとなり、ノアゲート73の出力
端及びノアゲート72の他入力端がHとなる。 The 18-times operation winning ball switch input circuit 45 includes an 18-times operation winning ball switch 27, an inverter 69, an AND gate 70, and a latch circuit 71. It is closed when it enters the
One input terminal of the AND gate 70 is set to H when the 18-time winning ball switch 27 is closed. The latch circuit 71 is constructed by crossing two NOR gates 72 and 73. When the AND gate 70 outputs H, it is latched, and one input terminal of the NOR gate 72 becomes H, and the output terminal of the NOR gate 72 and noah gate 7
One input terminal of NOR gate 73 becomes L, and the output terminal of NOR gate 73 and the other input terminal of NOR gate 72 become H.
10カウントスイツチ入力回路46は10カウント
スイツチ26とインバータ74とバイナリカウン
タ75とアンドゲート76とを備えているもので
ある。4ビツトバイナリカウンタ75は電源入力
端子CEとクロツク入力端子Cとリセツト端子R
と出力端子Q1,Q2,Q3,Q4とを有しており、電
源入力端子CEには電源電圧VDDが印加され、出力
端子Q1,Q3は使用されていない。クロツク入力
端子Cには10カウントスイツチ26の閉成時のH
クロツクが入力されるようになつている。出力端
子Q2はアンドゲート76の一入力端に接続され、
出力端子Q4はアンドゲート76の他入力端に接
続されていて、カウント値が十進数で「10」にな
るとアンドゲート76からH出力がなされるよう
になつているものである。 The 10 count switch input circuit 46 includes a 10 count switch 26, an inverter 74, a binary counter 75, and an AND gate 76. The 4-bit binary counter 75 has a power input terminal CE, a clock input terminal C, and a reset terminal R.
and output terminals Q 1 , Q 2 , Q 3 , and Q 4 , and the power supply voltage V DD is applied to the power input terminal CE, and the output terminals Q 1 and Q 3 are not used. Clock input terminal C is high when 10 count switch 26 is closed.
The clock is now input. The output terminal Q 2 is connected to one input terminal of the AND gate 76,
The output terminal Q4 is connected to the other input terminal of the AND gate 76, and when the count value reaches "10" in decimal notation, an H output is made from the AND gate 76.
パワーオンリセツト回路47はオアゲート77
を備えており、このオアゲート77の両入力端に
は電源電圧VDDが印加されるようになつており、
図示しないパワースイツチがオンされたときにパ
ワーオンリセツト信号PRを出力、すなわちHパ
ルスをワンシヨツトするものとなつている。 The power-on reset circuit 47 is an OR gate 77.
A power supply voltage V DD is applied to both input terminals of this OR gate 77.
When a power switch (not shown) is turned on, a power-on reset signal PR is output, that is, an H pulse is shot.
タイミング信号発生回路48は3つのオアゲー
ト78,79,80を備えている。オアゲート7
8には、その一入力端にラツチ回路65の肯定出
力端子Qの出力が入力され、他入力端にラツチ回
路68の肯定出力端子Qが出力が入力されるよう
になつており、このオアゲート78は両ラツチ回
路65,68のうち少なくともいずれか一方がラ
ツチされたときにH出力するものとされている。
オアゲート79は、その2入力端が結ばれてい
て、ラツチ回路71のノアゲート73の出力が入
力されるようになつており、このラツチ回路71
がラツチされたときにH出力するものとなつてい
る。オアゲート80には、その一入力端にオアゲ
ート78の出力が入力され、他入力端にオアゲー
ト79の出力が入力されるようになつており、こ
のオアゲート80はラツチ回路65,68,71
のうち少なくともいずれか一つがラツチされてい
るときにH出力するものとなつている。 The timing signal generation circuit 48 includes three OR gates 78, 79, and 80. or gate 7
8, the output of the positive output terminal Q of the latch circuit 65 is inputted to one input terminal, and the output of the positive output terminal Q of the latch circuit 68 is inputted to the other input terminal, and this OR gate 78 outputs an H level when at least one of the latch circuits 65 and 68 is latched.
The two input terminals of the OR gate 79 are connected, and the output of the NOR gate 73 of the latch circuit 71 is inputted.
It is designed to output an H level when latched. The output of the OR gate 78 is input to one input terminal of the OR gate 80, and the output of the OR gate 79 is input to the other input terminal.
When at least one of them is latched, an H output is made.
クロツク回路49は、第6図に示すようなパル
ス幅0.00625秒のクロツクパルスをCR発振するも
のである。 The clock circuit 49 generates CR oscillation of a clock pulse having a pulse width of 0.00625 seconds as shown in FIG.
タイマ回路50はバイナリカウンタ81と2つ
のアンドゲート82,83とを備えている。バイ
ナリカウンタ81はリセツト端子Rとクロツク入
力端子Cと出力端子Q1,Q2,Q3,Q4,Q5,Q6,
Q7,Q8,Q9,Q10,Q11,Q12とを備えており、ク
ロツク入力端子Cにはクロツク回路49のクロツ
クパルスが入力されるようになつており、各出力
端子Q1〜Q12は、このクロツクパルスを分周し第
6図〜第8図に示すようなパルス信号を出力する
ものである。すなわち、出力端子Q1はクロツク
信号の周期の2倍の周期を有するパルス信号を第
1番目のクロツクパルスが入力されると出力する
機能を有し、出力端子Q2はクロツク信号の周期
の4倍の周期を有するパルス信号を第2番目のク
ロツクパルスが入力されると出力する機能を有
し、出力端子Q3はクロツク信号の周期の8倍の
周期を有するパルス信号を第4番目のクロツクパ
ルスが入力されると出力する機能を有し、出力端
子Q4はクロツク信号の周期の16倍の周期を有す
るパルス信号を第8番目のクロツクパルスが入力
されると出力する機能を有し、出力端子Q5はク
ロツク信号の周期の32倍の周期を有するパルス信
号を第16番目のクロツクパルスが入力されると出
力する機能を有し、出力端子Q6はクロツク信号
の周期の64倍の周期を有するパルス信号を第32番
目のクロツクパルスが入力されると出力する機能
を有し、出力端子Q7はクロツク信号の周期の128
倍の周期を有するパルス信号を第64番目のクロツ
クパルスが入力されると出力する機能を有し、出
力端子Q8はクロツク信号の周期の256倍の周期を
有するパルス信号を第128番目のクロツクパルス
が入力されると出力する機能を有し、出力端子
Q9はクロツク信号の周期の512倍の周期を有する
パルス信号を第256番目のクロツクパルスが入力
されると出力する機能を有し、出力端子Q10はク
ロツク信号の周期の1024倍の周期を有するパルス
信号を第512番目のクロツクパルスが入力される
と出力する機能を有し、出力端子Q11はクロツク
信号の周期の2048倍の周期を有するパルス信号を
第1024番目のクロツクパルスが入力されると出力
する機能を有し、出力端子Q12はクロツク信号の
4096倍の周期を有するパルス信号を第2048番目の
クロツクパルスが入力されると出力する機能を有
している。アンドゲート82には出力端子Q4か
らの出力信号と出力端子Q6からの出力信号と出
力端子Q7からの出力信号とが入力されるように
なつている。アンドゲート76には出力端子Q9
からの出力信号と出力端子Q12からの出力信号と
が入力されるようになつている。 The timer circuit 50 includes a binary counter 81 and two AND gates 82 and 83. The binary counter 81 has a reset terminal R, a clock input terminal C, and output terminals Q 1 , Q 2 , Q 3 , Q 4 , Q 5 , Q 6 ,
Q 7 , Q 8 , Q 9 , Q 10 , Q 11 , Q 12 , and the clock pulse of the clock circuit 49 is input to the clock input terminal C, and each output terminal Q 1 to Q12 divides the frequency of this clock pulse and outputs pulse signals as shown in FIGS. 6 to 8. That is, the output terminal Q 1 has a function of outputting a pulse signal having a period twice the period of the clock signal when the first clock pulse is input, and the output terminal Q 2 has a function of outputting a pulse signal having a period twice the period of the clock signal. The output terminal Q3 has a function of outputting a pulse signal having a period of 8 times the period of the clock signal when the second clock pulse is input. The output terminal Q 4 has the function of outputting a pulse signal having a period 16 times the period of the clock signal when the eighth clock pulse is input, and the output terminal Q 5 has a function of outputting a pulse signal having a period 16 times the period of the clock signal. has the function of outputting a pulse signal having a period 32 times the period of the clock signal when the 16th clock pulse is input, and the output terminal Q6 outputs a pulse signal having a period 64 times the period of the clock signal. It has the function of outputting when the 32nd clock pulse is input, and the output terminal Q7 is 128 times the period of the clock signal.
It has the function of outputting a pulse signal with a period twice the period of the clock signal when the 64th clock pulse is input. It has the function of outputting when it is input, and is an output terminal.
Q 9 has the function of outputting a pulse signal with a period 512 times the period of the clock signal when the 256th clock pulse is input, and output terminal Q 10 has a period 1024 times the period of the clock signal. It has the function of outputting a pulse signal when the 512th clock pulse is input, and the output terminal Q11 outputs a pulse signal with a period 2048 times the period of the clock signal when the 1024th clock pulse is input. Output terminal Q12 has the function of clock signal.
It has a function of outputting a pulse signal having a period 4096 times as long as the 2048th clock pulse is input. The output signal from the output terminal Q 4 , the output signal from the output terminal Q 6 , and the output signal from the output terminal Q 7 are input to the AND gate 82 . AND gate 76 has output terminal Q 9
The output signal from the output terminal Q12 and the output signal from the output terminal Q12 are input.
リセツト回路51はラツチ回路65,68,7
1とバイナリカウンタ75,81とにリセツトを
かけるためのもので、オアゲート84,85,8
6,87とノアゲート88とを備えておる。オア
ゲート84にはノアゲート73からの出力信号と
オアゲート77からの出力信号とアンドゲート8
2からの出力信号とが入力されるようになつてお
り、このオアゲート84は、これらの出力信号が
Hであるときにラツチ回路65のラツチを禁止す
る機能を有するものとなつている。オアゲート8
5にはノアゲート73からの出力信号とオアゲー
ト77からの出力信号とバイナリカウンタ81の
出力端子Q9からの出力信号とが入力されるよう
になつており、このオアゲート85は、これらの
出力信号がHであるときにラツチ回路68のラツ
チを禁止する機能を有するものとなつている。オ
アゲート86にはアンドゲート76からの出力信
号とオアゲート77からの出力信号とアンドゲー
ト83からの出力信号とが入力されるようになつ
ており、このオアゲート86は、これらの出力信
号がHであるときにラツチ回路71のラツチを禁
止する機能を有するものとなつている。ノアゲー
ト88にはノアゲート73からの出力信号とオア
ゲート78からの出力信号とが入力されるように
なつており、オアゲート87にはアンドゲート7
0からの出力信号と、このノアゲート88からの
出力信号とが入力されるようになつており、オア
ゲート87は、ラツチ回路65,68,71がラ
ツチされた時にバイナリカウンタ75,81を初
期状態に設定する機能を有するものとなつてい
る。 The reset circuit 51 is a latch circuit 65, 68, 7
1 and the binary counters 75, 81, and the OR gates 84, 85, 8
6, 87 and Noah Gate 88. The OR gate 84 contains the output signal from the NOR gate 73, the output signal from the OR gate 77, and the AND gate 8.
The OR gate 84 has the function of inhibiting the latch circuit 65 from latching when these output signals are at H level. or gate 8
The output signal from the NOR gate 73, the output signal from the OR gate 77, and the output signal from the output terminal Q9 of the binary counter 81 are input to the OR gate 85. It has a function of inhibiting the latch circuit 68 from latching when the level is H. The output signal from the AND gate 76, the output signal from the OR gate 77, and the output signal from the AND gate 83 are input to the OR gate 86. It has a function of inhibiting the latch circuit 71 from latching at times. The output signal from the NOR gate 73 and the output signal from the OR gate 78 are input to the NOR gate 88, and the AND gate 7 is input to the OR gate 87.
The output signal from 0 and the output signal from this NOR gate 88 are input, and the OR gate 87 returns the binary counters 75, 81 to the initial state when the latch circuits 65, 68, 71 are latched. It has a function to configure settings.
ソレノイド・ランプドライバ回路52はオアゲ
ート89とソレノイド駆動電力増幅用トランジス
タ90とアンドゲート91とランプ駆動電力増幅
用トランジスタ92とを備えている。オアゲート
89にはバイナリカウンタ81の出力端子Q7か
らの出力信号が入力されるようになつており、こ
のオアゲート89の出力信号はトランジスタ90
により増幅されてソレノイド17に供給されるよ
うになつている。アンドゲート91にはラツチ回
路71のオアゲート73からの出力信号とバイナ
リカウンタ81の出力端子Q3からの出力信号と
が入力されるようになつており、このアンドゲー
ト91の出力信号はトランジスタ92により増幅
されて入賞装置1あるいは遊戯盤上の装飾用ラン
プを点滅させるための電力として供給されるよう
になつている。 The solenoid lamp driver circuit 52 includes an OR gate 89, a solenoid drive power amplifying transistor 90, an AND gate 91, and a lamp drive power amplifying transistor 92. The output signal from the output terminal Q7 of the binary counter 81 is input to the OR gate 89, and the output signal from the OR gate 89 is input to the transistor 90.
The signal is amplified and supplied to the solenoid 17. The output signal from the OR gate 73 of the latch circuit 71 and the output signal from the output terminal Q 3 of the binary counter 81 are input to the AND gate 91 . The power is amplified and supplied as power for blinking the decorative lamps on the winning device 1 or the game board.
LED点灯制御回路53はバイナリカウンタ9
3とオアゲート94とを備えている。バイナリカ
ウンタ93はリセツト端子Rと電源入力端子CE
とクロツク入力端子Cと出力端子Q1,Q2,Q3,
Q4とを有し、クロツク入力端子Cはアースされ、
出力端子Q1,Q3,Q4は使用されていない。電源
入力端子CEにはクロツク回路49からのクロツ
ク信号が入力されており、このクロツク信号を2
分周したパルス信号を出力端子Q2から出力する
ようになつている。バイナリカウンタ93のリセ
ツト端子Rにはオアゲート79からの出力信号が
入力されるようになつていて、ラツチ回路71が
ラツチされているときには出力が禁止されるよう
になつている。オアゲート94′には、アンドゲ
ート70からの出力信号とバイナリカウンタ93
の出力端子Q2からの出力信号とが入力されるよ
うになつていて、両出力信号のうちいずれか一方
が出力されるものである。 The LED lighting control circuit 53 is a binary counter 9
3 and an or gate 94. The binary counter 93 has a reset terminal R and a power input terminal CE.
and clock input terminal C and output terminal Q 1 , Q 2 , Q 3 ,
Q 4 , the clock input terminal C is grounded,
Output terminals Q 1 , Q 3 and Q 4 are not used. A clock signal from the clock circuit 49 is input to the power input terminal CE, and this clock signal is
The frequency-divided pulse signal is output from output terminal Q2 . The output signal from the OR gate 79 is input to the reset terminal R of the binary counter 93, and output is prohibited when the latch circuit 71 is latched. The output signal from the AND gate 70 and the binary counter 93 are connected to the OR gate 94'.
The output signal from the output terminal Q2 of the output terminal Q2 is inputted, and one of the two output signals is outputted.
LEDドライバ回路54はシフトレジスタ94
とノアゲート95とオアゲート96と帰環回路9
7と電流増幅IC回路98と電流増幅トランジス
タ99とを備えており、シフトレジスタ94はリ
セツト端子Ra,Rbと入力端子Ca,Cb,Da,Db
と出力端子Qa1,Qa2,Qa3,Qa4,Qb1,Qb2,
Qb3,Qb4とを有している。リセツト端子Ra,
Rbにはノアゲート95の出力信号が入力される
ようになつており、このノアゲート95にはノア
ゲート72の出力信号とオアゲート79の出力信
号とが入力されるようになつている。入力端子
Ca,Cbにはオアゲート94の出力信号が入力さ
れるもので、このオアゲート94の出力信号によ
つてシフトタイミングを取るようにされている。
入力端子Daにはオアゲート96からの出力信号
が入力されるようになつており、このオアゲート
96にはオアゲート79からの出力信号と帰環回
路97からの出力信号とが入力されるようになつ
ていて、両出力信号のいずれかを出力端子Qa1〜
Qa4についてのシフトデータとするようにされて
いる。出力端子Qa4の出力信号は入力端子Dbに
入力されるようになつており、出力端子Qb1〜
Qb4についてのシフトデータとされるようになつ
ている。帰環回路97は2つのノアゲート10
0,101とアンドゲート102とから構成され
ており、ノアゲート100には出力端子Qa1〜
Qa4の出力信号が入力されるようにされ、ノアゲ
ート101には出力端子Qb1〜Qb4の出力信号が
入力されるようにされ、両ノアゲート100,1
01への入力がLのときに入力端子DaにHが入
力されるようになつていて、リングカウンタを構
成するようにされている。電流増幅IC回路98
と電流増幅トランジスタ99とはシフトレジスタ
94の出力端子Qa1〜Qb4からの出力信号を増幅
して8個の発光タイオードに駆動電流を供給する
ためのものであり、電流増幅IC回路98は入力
端子I1〜I7とこれに対応的に出力端子O1〜O7を有
している。シフトレジスタ94の出力端子Qa1〜
Qb3の出力信号は電流増幅IC回路98の入力端子
I1〜I7に夫々入力され、シフトレジスタ94の出
力端子Qb4の出力信号は電流増幅トランジスタ9
9のベースに入力されている。電流増幅IC回路
98の出力端子O1〜O7の出力信号およびトラン
ジスタ99の出力信号は各発光ダイオードに入力
されるものである。 The LED driver circuit 54 is a shift register 94
and Noah gate 95, or gate 96, and return circuit 9
7, a current amplification IC circuit 98, and a current amplification transistor 99, and the shift register 94 has reset terminals Ra, Rb and input terminals Ca, Cb, Da, Db.
and output terminals Qa 1 , Qa 2 , Qa 3 , Qa 4 , Qb 1 , Qb 2 ,
It has Qb 3 and Qb 4 . Reset terminal Ra,
The output signal of the NOR gate 95 is input to Rb, and the output signal of the NOR gate 72 and the output signal of the OR gate 79 are input to the NOR gate 95. input terminal
The output signal of the OR gate 94 is input to Ca and Cb, and the shift timing is determined based on the output signal of the OR gate 94.
The output signal from the OR gate 96 is input to the input terminal Da, and the output signal from the OR gate 79 and the output signal from the return circuit 97 are input to the OR gate 96. and output one of both output signals to output terminal Qa 1 ~
The shift data is set for Qa 4 . The output signal of output terminal Qa 4 is input to input terminal Db, and the output signal of output terminal Qa 4 is input to input terminal Db .
It has come to be considered as shift data for Qb 4 . The return circuit 97 has two Noah gates 10
0,101 and an AND gate 102, and the NOR gate 100 has output terminals Qa 1 to
The output signal of Qa 4 is inputted, and the output signal of output terminals Qb 1 to Qb 4 is inputted to NOR gate 101, and both NOR gates 100, 1
When the input to 01 is L, H is input to the input terminal Da, forming a ring counter. Current amplification IC circuit 98
and current amplification transistor 99 are for amplifying the output signals from output terminals Qa 1 to Qb 4 of shift register 94 and supplying driving current to eight light emitting diodes, and current amplification IC circuit 98 is for input It has terminals I1 to I7 and corresponding output terminals O1 to O7 . Output terminal Qa 1 of shift register 94 ~
The output signal of Qb 3 is the input terminal of the current amplification IC circuit 98
The output signal of the output terminal Qb 4 of the shift register 94 is inputted to I 1 to I 7 respectively, and the output signal of the output terminal Qb 4 of the shift register 94 is input to the current amplifying transistor 9.
It is input to the base of 9. The output signals of the output terminals O 1 to O 7 of the current amplification IC circuit 98 and the output signal of the transistor 99 are input to each light emitting diode.
信号停止回路55はインバータ103とオアゲ
ート104とから構成されており、インバータ1
03にはシフトレジスタ94の出力端子Qb4から
の出力信号が入力されるようになつている。オア
ゲート104にはラツチ回路71のノアゲート7
2からの出力信号とインバータ103からの出力
信号とが入力されるようになつており、このオア
ゲート104の出力信号はアンドゲート70の一
入力となるようにされている。すなわち、ラツチ
回路71がラツチされているときシフトレジスタ
94の出力端子Qb4の出力がHになると該ラツチ
回路71のラツチ状態を解除するようになつてい
ると共に、ラツチ回路71がラツチされていない
ときシフトレジスタQb4の出力がHとなつていて
も18回動作入賞球スイツチ45のオンが無効にな
らないようにされている。 The signal stop circuit 55 is composed of an inverter 103 and an OR gate 104.
The output signal from the output terminal Qb4 of the shift register 94 is input to the shift register 03. The OR gate 104 includes the NOR gate 7 of the latch circuit 71.
The output signal from the OR gate 104 and the output signal from the inverter 103 are inputted, and the output signal from the OR gate 104 becomes one input to the AND gate 70. That is, when the latch circuit 71 is latched, when the output of the output terminal Qb4 of the shift register 94 becomes H, the latch state of the latch circuit 71 is released, and the latch circuit 71 is not latched. Even if the output of the shift register Qb4 is H, the 18th operation winning ball switch 45 is not turned on.
電子音発生用タイミング信号出力回路56はオ
アゲート105とアンドゲート106と遅延回路
107とインバータ108とから構成されてお
り、オアゲート105には、その一入力端にアン
ドゲート106からの出力信号が入力されるよう
になつており、このオアゲート105の出力信号
はアンドゲート106の一入力端に直接入力さ
れ、かつ遅延回路107及びインバータ108を
介してアンドゲート106の他入力に入力される
ようになつていて、オアゲート105にHが入力
されると、アンドゲート106からワンシヨツト
のHクロツクが出力されるようになつている。 The electronic sound generation timing signal output circuit 56 is composed of an OR gate 105, an AND gate 106, a delay circuit 107, and an inverter 108, and the output signal from the AND gate 106 is input to one input terminal of the OR gate 105. The output signal of the OR gate 105 is directly input to one input terminal of the AND gate 106, and is also input to the other input of the AND gate 106 via the delay circuit 107 and the inverter 108. When H is input to the OR gate 105, a one-shot H clock is output from the AND gate 106.
電子音発生用電源回路57はアンドゲート10
9とワンシヨツト回路110とを備えている。こ
のアンドゲート109にはアンドゲート106の
出力信号とバイナリカウンタ81の出力端子Q3
からの出力信号とが入力されるようになつてい
る。アンドゲート109はアンドゲート106に
よるワンシヨツト時間だけ出力端子Q3からのク
ロツク信号を出力するようにされており、このク
ロツク信号はダイオード、抵抗、コンデンサ群に
より減衰されて電子音発生回路58に入力される
ようになつている。ワンシヨツト回路110は遅
延回路111とインバータ112とアンドゲート
113とから構成されており、アンドゲート11
3には、その一入力端にノアゲート72の出力が
入力されると共に、他の入力端にはバイナリカウ
ンタ81の出力端子Q7からの出力信号が直接入
力され、更に他の入力端にはこのバイナリカウン
タ81の出力端子Q7からの出力信号が遅延回路
111およびインバータ112を介して入力され
るようになつていて、ラツチ回路71がラツチさ
れていないときであつて、かつ1回動作入賞球ス
イツチ63あるいは2回動作入賞球スイツチ66
が閉成されてバイナリカウンタ81の出力端子
Q7からの出力信号がHになるとワンシヨツトの
Hクロツクを出力するものとなつている。 The electronic sound generation power supply circuit 57 is an AND gate 10
9 and a one-shot circuit 110. This AND gate 109 is connected to the output signal of the AND gate 106 and the output terminal Q 3 of the binary counter 81.
The output signal from the The AND gate 109 outputs the clock signal from the output terminal Q3 for the one-shot time of the AND gate 106, and this clock signal is attenuated by a group of diodes, resistors, and capacitors, and then input to the electronic sound generating circuit 58. It is becoming more and more like this. The one-shot circuit 110 is composed of a delay circuit 111, an inverter 112, and an AND gate 113.
3, the output of the NOR gate 72 is input to one input terminal, the output signal from the output terminal Q7 of the binary counter 81 is directly input to the other input terminal, and this signal is input to the other input terminal. The output signal from the output terminal Q7 of the binary counter 81 is inputted via the delay circuit 111 and the inverter 112, and when the latch circuit 71 is not latched and the winning ball is activated once. Switch 63 or 2-time winning ball switch 66
is closed and the output terminal of the binary counter 81
When the output signal from Q7 becomes H, a one-shot H clock is output.
電子音発生回路58は電子音発生用電源回路5
7からの出力信号を電源として所定の電子音、例
えば「ピ、ピ、ピ」といつた電子音を発生するた
めの信号を出力するものである。 The electronic sound generation circuit 58 is the electronic sound generation power supply circuit 5
Using the output signal from 7 as a power source, it outputs a signal for generating a predetermined electronic sound, for example, an electronic sound such as "beep, beep, beep".
メロデイー発生用電源回路59はインバータ1
14とアンドゲート115と定電圧回路116と
から構成され、インバータ114にはアンドゲー
ト106からの出力信号が入力されるようになつ
ている。アンドゲート115には、オアゲート7
9からの出力信号とインバータ114からの出力
信号とが入力されるようになつており、このアン
ドゲート115はアンドゲート106によるワン
シヨツト時間後にHを出力するものとなつてい
る。このアンドゲート115の出力信号は定電圧
回路116に入力され、この定電圧回路116に
よつて定電圧とされてメロデイ発生回路60に入
力されるものとなつている。 The melody generation power supply circuit 59 is the inverter 1
14, an AND gate 115, and a constant voltage circuit 116, and an output signal from the AND gate 106 is input to the inverter 114. And gate 115 has or gate 7
The output signal from the AND gate 106 and the output signal from the inverter 114 are input to the AND gate 115, and the AND gate 115 outputs an H level after a one-shot time by the AND gate 106. The output signal of the AND gate 115 is input to a constant voltage circuit 116, which converts the signal into a constant voltage, and inputs the signal to the melody generating circuit 60.
メロデイ発生回路60は、定電圧回路116か
らの出力信号を電源として所定のメロデイを発生
するための信号を出力するものである。 The melody generating circuit 60 uses the output signal from the constant voltage circuit 116 as a power source and outputs a signal for generating a predetermined melody.
電子音発生回路58からの出力信号とメロデイ
発生回路60からの出力信号とは電力増幅回路6
1に入力され、この電力増幅回路61によつてミ
キシング・増幅されてスピーカ62に供給され、
該スピーカ62が駆動されるものである。 The output signal from the electronic sound generation circuit 58 and the output signal from the melody generation circuit 60 are the power amplifier circuit 6.
1, mixed and amplified by this power amplification circuit 61, and supplied to the speaker 62,
The speaker 62 is driven.
次に、第5図において、117は駆動制御回
路、118は停止制御回路、119は駆動回路で
ある。 Next, in FIG. 5, 117 is a drive control circuit, 118 is a stop control circuit, and 119 is a drive circuit.
駆動制御回路117はアンドゲート120,1
21,122,123,124とオアゲート12
5,126,127とワンシヨツト回路128と
フリツプクロツプ回路129とから構成されてい
る。アンドゲート120にはバイナリカウンタ7
5の出力端子Q1〜Q3からの出力信号が入力され、
アンドゲート121にはバイナリカウンタ81の
出力端子Q10,Q11からの出力信号が入力されて
おり、これらのアンドゲート120,121の出
力はオアゲート125を通してアンドゲート12
4に入力される。このアンドゲート124にはこ
の他停止制御回路118の出力信号が入力される
もので、アンドゲート124は、10カウント値が
「7」か或いは案内雨根15の開閉回数「12」に
なつたとき、停止制御回路118の入力がHであ
る場合にHを出力する。アンドゲート122には
バイナリカウンタ75の出力端子Q1〜Q4からの
出力信号が入力され、アンドゲート123にはバ
イナリカウンタ81の出力端子Q8〜Q11からの出
力信号が入力されており、これらのアンドゲート
122,123の出力はオアゲート126を通し
て出力されるものである。このオアゲート126
は10カウント値が「9」か或いは案内羽根15の
開閉回数が「16」になるとHを出力する。アンド
ゲート124の出力とオアゲート126の出力と
はオアゲート127に入力されるものとなり、ワ
ンシヨツト回路128はアンドゲート124およ
びオアゲート126の出力がHになるとワンシヨ
ツトのクロツクパルスをラツチ回路129のクロ
ツク端子Cに向つて出力するものである。 The drive control circuit 117 is an AND gate 120,1
21, 122, 123, 124 and or gate 12
5, 126, 127, a one shot circuit 128, and a flip crop circuit 129. And gate 120 has binary counter 7
The output signals from output terminals Q 1 to Q 3 of 5 are input,
The output signals from the output terminals Q 10 and Q 11 of the binary counter 81 are input to the AND gate 121, and the outputs of these AND gates 120 and 121 are input to the AND gate 12 through the OR gate 125.
4 is input. The AND gate 124 is also input with the output signal of the stop control circuit 118, and the AND gate 124 is activated when the 10 count value reaches "7" or the number of times the guide rain root 15 opens and closes reaches "12". , outputs H when the input of the stop control circuit 118 is H. The AND gate 122 receives the output signals from the output terminals Q 1 to Q 4 of the binary counter 75, and the AND gate 123 receives the output signals from the output terminals Q 8 to Q 11 of the binary counter 81. The outputs of these AND gates 122 and 123 are outputted through an OR gate 126. This or gate 126
outputs H when the 10 count value is "9" or the number of opening and closing of the guide vanes 15 is "16". The output of the AND gate 124 and the output of the OR gate 126 are input to the OR gate 127, and the one-shot circuit 128 directs the one-shot clock pulse to the clock terminal C of the latch circuit 129 when the outputs of the AND gate 124 and the OR gate 126 become H. This is the output.
停止制御回路118はモータ停止制御スイツチ
41,42と波形整形回路130,131とワン
シヨツト回路132とから構成されている。波形
整形回路130はモータ停止制御スイツチ41が
開のときアンドゲート124に向けてHを出力す
るものである。波形整形回路131はモータ停止
制御スイツチ41が開のときHを出力するように
されており、ワンシヨツト回路132は、この波
形整形回路131の出力がHになるとワンシヨツ
トのHクロツクパルスをラツチ回路129のリセ
ツト端子Rに向けて出力する。 The stop control circuit 118 is composed of motor stop control switches 41 and 42, waveform shaping circuits 130 and 131, and a one shot circuit 132. The waveform shaping circuit 130 outputs H to the AND gate 124 when the motor stop control switch 41 is open. The waveform shaping circuit 131 is configured to output H when the motor stop control switch 41 is open, and the one shot circuit 132 resets the latch circuit 129 with a one shot H clock pulse when the output of the waveform shaping circuit 131 becomes H. Output to terminal R.
駆動回路119はトランジスタ133とトライ
マツク134とを備えており、トランジスタ13
3のベースには、ラツチ回路129の出力端子Q
からの出力信号が入力されるようになつている。
このトランジスタ133はそのベース入力がHに
なるとオンされて、トライマツク134をターン
オンさせる機能を有し、このトライマツク134
のターンオンによりモータ34は駆動されるよう
になつている。 The drive circuit 119 includes a transistor 133 and a trimak 134.
3 has an output terminal Q of the latch circuit 129.
The output signal from is input.
This transistor 133 is turned on when its base input becomes H, and has the function of turning on the trimak 134.
When the motor 34 is turned on, the motor 34 is driven.
次に上述のように構成されたパチンコ機の作用
について説明する。 Next, the operation of the pachinko machine configured as described above will be explained.
() 1回動作入賞球スイツチ63,2回動作
入賞球スイツチ66及び18回動作入賞球スイツ
チ27がすべて開成中のとき。() When the 1st action winning ball switch 63, 2nd action winning ball switch 66, and 18th action winning ball switch 27 are all open.
ラツチ回路65の出力端子Qの出力及びラツ
チ回路68の出力端子Qの出力は共にLであつ
てオアゲート78の出力はLとなつており、ラ
ツチ回路71のノアゲート73の出力もLとな
つているため、ノアゲート88の出力はHとな
り、オアゲート87の出力がHとなつてバイナ
リカウンタ75,81は出力が禁止されている
状態にある。したがつてソレノイド17は駆動
されない状態にある。 The output of the output terminal Q of the latch circuit 65 and the output of the output terminal Q of the latch circuit 68 are both L, the output of the OR gate 78 is L, and the output of the NOR gate 73 of the latch circuit 71 is also L. Therefore, the output of the NOR gate 88 becomes H, the output of the OR gate 87 becomes H, and the binary counters 75 and 81 are in a state in which output is prohibited. Therefore, the solenoid 17 is not driven.
そして、ラツチ回路71がラツチされていな
い状態にあることから、モータ34も駆動され
ない状態にある。 Since the latch circuit 71 is not latched, the motor 34 is also not driven.
次にラツチ回路71はラツチされていない状
態にあるから、ノアゲート72の出力はHであ
るので、ノアゲート95にはHが入力され、こ
のノアゲート95の出力はLとなつていてシフ
トレジスタ94はリセツトがかけられていない
状態にある。また、オアゲート96へのオアゲ
ート79からの入力もLとなつている。そし
て、アンドゲート70の出力もLであるから、
オアゲート94′へのアンドゲート70からの
入力もLとなつている。したがつて、シフトレ
ジスタ94はリングカウンタの様に作動してい
る(第15図参照。)ため、8個の発光ダイオ
ードは下のものから順に一つずつ点灯してゆく
状態を繰り返している。 Next, since the latch circuit 71 is in an unlatched state, the output of the NOR gate 72 is H, so H is input to the NOR gate 95, the output of this NOR gate 95 is L, and the shift register 94 is reset. is not applied. Further, the input from the OR gate 79 to the OR gate 96 is also at L level. And since the output of the AND gate 70 is also L,
The input from the AND gate 70 to the OR gate 94' is also at L level. Therefore, since the shift register 94 operates like a ring counter (see FIG. 15), the eight light emitting diodes repeatedly light up one by one starting from the bottom one.
そして、バイナリカウンタ81の出力は禁止
されているから、スピーカ62からは何ら音声
が発生していない状態にある。 Since the output of the binary counter 81 is prohibited, no sound is generated from the speaker 62.
() 1回動作入賞球スイツチ63が閉成され
たとき(但し、オアゲート77の出力はL。)。() When the one-time operation winning ball switch 63 is closed (however, the output of the OR gate 77 is L).
1回動作入賞球スイツチ63が閉成されると
インバータ64からHクロツクパルスが出力さ
れ、ラツチ回路65がラツチされ、その出力端
子Qの出力はHとなる。すると、オアゲート7
8にはHが入力され、ノアゲート88の出力は
Lとなる。一方、アンドゲート70の出力はL
のままであるから、オアゲート87の出力はL
となつて、バイナリカウンタ81のリセツトが
解除される。そのため、このバイナリカウンタ
81の出力端子Q7からの出力信号がオアゲー
ト89に入力され、ソレノイド17が駆動され
るが、バイナリカウンタ81の出力端子Q4,
Q6,Q7からの各出力信号がアンドゲート82
に入力されるので、バイナリカウンタ81の出
力端子Q7からの出力信号がHとなつてから0.5
秒後にアンドゲート82の出力がHとなつてラ
ツチ回路65がリセツトされることとなるた
め、ソレノイド17は0.5秒間だけ駆動される
こととなる(第9図参照。)。 When the one-time operation winning ball switch 63 is closed, an H clock pulse is output from the inverter 64, the latch circuit 65 is latched, and the output of its output terminal Q becomes H. Then, or gate 7
8 is input with H, and the output of NOR gate 88 becomes L. On the other hand, the output of the AND gate 70 is L
Therefore, the output of the OR gate 87 is L.
As a result, the reset of the binary counter 81 is released. Therefore, the output signal from the output terminal Q 7 of the binary counter 81 is input to the OR gate 89 and the solenoid 17 is driven.
Each output signal from Q 6 and Q 7 is passed through AND gate 82
0.5 after the output signal from the output terminal Q7 of the binary counter 81 becomes H.
After a second, the output of the AND gate 82 becomes H and the latch circuit 65 is reset, so the solenoid 17 is driven for only 0.5 seconds (see FIG. 9).
このとき、バイナリカウンタ81の出力端子
Q7の出力信号はワンシヨツト回路110にも
入力されるためそのワンシヨツト時間だけスピ
ーカ62が駆動されて電子音が発生されること
となる。 At this time, the output terminal of the binary counter 81
Since the output signal of Q7 is also input to the one-shot circuit 110, the speaker 62 is driven for the one-shot time and an electronic sound is generated.
尚、モータ34は依然、駆動されない状態に
あり、8個の発光ダイオードは()のときと
同様の点灯状態にある。 Note that the motor 34 is still not driven, and the eight light emitting diodes are in the same lighting state as in ().
() 2回動作入賞球スイツチ66が閉成され
たとき(但し、オアゲート77の出力はL。)。() When the winning ball switch 66 is closed (however, the output of the OR gate 77 is L).
2回動作入賞球スイツチ66が閉成されると
インバータ67からHクロツクパルスが出力さ
れ、ラツチ回路68がラツチされ、その出力端
子Qの出力はHとなる。すると、オアゲート7
8にはHが入力され、ノアゲート88の出力は
Lとなる。一方、アンドゲート70の出力はL
のままであるから、オアゲート87の出力はL
となつて、バイナリカウンタ81のリセツトが
解除される。そのため、このバイナリカウンタ
81の出力端子Q7からの出力信号がオアゲー
ト89に入力され、ソレノイド17が駆動され
るが、バイナリカウンタの出力端子Q7からの
出力信号がHとなつてから24秒後にバイナリカ
ウンタ81の出力端Q9の出力がHとなつてラ
ツチ回路68がリセツトされるため、ソレノイ
ド17は0.8秒間ずつ2回駆動されることとな
る(第10図参照。)。 When the double-operation winning ball switch 66 is closed, an H clock pulse is output from the inverter 67, the latch circuit 68 is latched, and the output of its output terminal Q becomes H. Then, or gate 7
8 is input with H, and the output of NOR gate 88 becomes L. On the other hand, the output of the AND gate 70 is L
Therefore, the output of the OR gate 87 is L.
As a result, the reset of the binary counter 81 is released. Therefore, the output signal from the output terminal Q 7 of the binary counter 81 is input to the OR gate 89 and the solenoid 17 is driven, but 24 seconds after the output signal from the output terminal Q 7 of the binary counter becomes H. Since the output of the output terminal Q9 of the binary counter 81 becomes H and the latch circuit 68 is reset, the solenoid 17 is driven twice for 0.8 seconds each (see FIG. 10).
このとき、バイナリカウンタ81の出力端子
Q7の出力信号はワンシヨツト回路110にも
入力されるため、その2シヨツト分だけスピー
カ62が駆動されて電子音が発生されることと
なる。 At this time, the output terminal of the binary counter 81
Since the output signal of Q7 is also input to the one-shot circuit 110, the speaker 62 is driven by the amount of two shots, and an electronic sound is generated.
尚、モータ34は依然、駆動されない状態に
あり、8個の発光ダイオードは()のときと
同様の点灯状態にある。 Note that the motor 34 is still not driven, and the eight light emitting diodes are in the same lighting state as in ().
() 18回動作入賞球スイツチ27が閉成され
たとき。() 18th operation When the winning ball switch 27 is closed.
18回動作入賞球スイツチ27が閉成されると
インバータ69からHクロツクパルスが出力さ
れ、このHクロツクパルスはアンドゲート70
に入力される。このとき、当然のことながらラ
ツチ回路65,68のうちいずれか一方がラツ
チされているからアンドゲート70へのオアゲ
ート80からの入力はHとなつているから、ア
ンドゲート70からHクロツクパルスが出力さ
れるのでラツチ回路71がラツチされ、ノアゲ
ート72からの出力はLとなり、かつノアゲー
ト73からの出力はHとなり、ラツチ回路6
5,68の出力は禁止される。そして、()
()の場合と同様、バイナリカウンタ81の
出力端子Q7からの出力信号によつてソレノイ
ド17は駆動されるわけであるが、バイナリカ
ウンタ81の出力端子Q9,Q12からの各出力信
号がアンドゲート83に入力されるので、バイ
ナリカウンタ81の出力端子Q7からの出力が
最初にHとなつてから28秒後にアンドゲート8
3の出力がHとなつて、ラツチ回路71がリセ
ツトされることとなるため、ソレノイド17は
0.8秒間ずつ18回駆動されることとなる(第1
1図参照。)。 When the 18th operation winning ball switch 27 is closed, an H clock pulse is output from the inverter 69, and this H clock pulse is applied to the AND gate 70.
is input. At this time, as a matter of course, one of the latch circuits 65 and 68 is latched, so the input from the OR gate 80 to the AND gate 70 is H, so the H clock pulse is output from the AND gate 70. Therefore, the latch circuit 71 is latched, the output from the NOR gate 72 becomes L, and the output from the NOR gate 73 becomes H, and the latch circuit 6
Outputs of 5 and 68 are prohibited. and,()
As in the case of (), the solenoid 17 is driven by the output signal from the output terminal Q 7 of the binary counter 81, but each output signal from the output terminals Q 9 and Q 12 of the binary counter 81 is Since the signal is input to the AND gate 83, 28 seconds after the output from the output terminal Q7 of the binary counter 81 becomes H, the AND gate 83
3 becomes H and the latch circuit 71 is reset, so the solenoid 17 becomes
It will be driven 18 times for 0.8 seconds each (first
See Figure 1. ).
ところで、このような、ソレノイド17の18
回動作中に、再度、18回動作入賞球スイツチ2
7が閉成されたときには、アンドゲート70か
らのHクロツクパルスによつてバイナリカウン
タ81が初期状態となり、最初からソレノイド
17は18回駆動されることとなる(第12図参
照。)。 By the way, solenoid 17 and 18 like this
During the 18th movement, switch the winning ball switch 2 again for the 18th time.
7 is closed, the H clock pulse from the AND gate 70 sets the binary counter 81 to the initial state, and the solenoid 17 is driven 18 times from the beginning (see FIG. 12).
また、この18回動作中に、10カウントスイツ
チ26が10回閉成されると、バイナリカウンタ
75の出力端子Q2,Q4の各出力がHとなり、
アンドゲート76の出力がHとなつて、これが
オアゲート86に入力されるため、ラツチ回路
71はリセツトされることとなり、その時点で
ソレノイド17の駆動は停止されることとな
る。すなわち、18回動作中に入賞口7,7,1
3,13,14に10個のパチンコ球の入賞があ
つた場合にはソレノイド17が18回動作の途中
であつても停止されるものである(第13図参
照。)。 Also, when the 10 count switch 26 is closed 10 times during these 18 operations, each output of the output terminals Q 2 and Q 4 of the binary counter 75 becomes H,
Since the output of the AND gate 76 becomes H and is input to the OR gate 86, the latch circuit 71 is reset, and at that point, the driving of the solenoid 17 is stopped. In other words, winning openings 7, 7, 1 during the 18th operation
When 10 pachinko balls are won on 3rd, 13th, and 14th, the solenoid 17 is stopped even in the middle of the 18th operation (see Figure 13).
また、18回動作入賞スイツチ27が閉成され
た時、アンドゲート70から出力されるHクロ
ツクパルスはオアゲート94にも入力され、更
にラツチ回路71がラツチされた時からアンド
ゲート115にHが入力されるので、電子音発
生回路58及びメロデイー発生回路60が駆動
され、スピーカ62から所定の音声が発生され
ることとなる。 Furthermore, when the 18th operation winning switch 27 is closed, the H clock pulse output from the AND gate 70 is also input to the OR gate 94, and when the latch circuit 71 is latched, H is input to the AND gate 115. Therefore, the electronic sound generation circuit 58 and the melody generation circuit 60 are driven, and a predetermined sound is generated from the speaker 62.
一方、ラツチ回路71がラツチされてから、
オアゲート96のノアゲート73からの入力が
Hとなつており、またバイナリカウンタ93
は、このノアゲート73からの入力によりリセ
ツトされていて、オアゲート94への入力はア
ンドゲート70からの出力信号に切り換る。し
たがつて、18回動作入賞球スイツチ27が閉成
される度に入力端子DaよりHが入力され、18
回動作入賞球スイツチ27が4回目に閉成され
た時からその度入力端子DbよりHが入力され
ることとなるため、8個の発光ダイオードは、
一端のものから他方に向けて順に18回動作入賞
球スイツチ27が閉成された回数に相当する個
数だけ点灯されてゆくこととなる(第16図参
照。)。 On the other hand, after the latch circuit 71 is latched,
The input from the NOR gate 73 of the OR gate 96 is H, and the binary counter 93
is reset by the input from the NOR gate 73, and the input to the OR gate 94 is switched to the output signal from the AND gate 70. Therefore, each time the winning ball switch 27 that operates 18 times is closed, H is input from the input terminal Da, and 18
Since the rotation winning ball switch 27 is closed for the fourth time, H will be input from the input terminal Db each time, so the eight light emitting diodes will be
The number of winning balls corresponding to the number of times the winning ball switch 27 has been closed will be lit sequentially from one end to the other (see FIG. 16).
そして、シフトレジスタ94の出力端子Qb4
からの出力信号がHとなると、インバータ10
3からの出力がLとなり、アンドゲート70の
H出力が禁止されるため、18回動作入賞球スイ
ツチ27の9回目以降の閉成は無効になり、18
回動作は8回で終了されることとなる。 Then, the output terminal Qb 4 of the shift register 94
When the output signal from the inverter 10 becomes H, the inverter 10
Since the output from 3 becomes L and the H output of the AND gate 70 is prohibited, the closing of the 18th operation winning ball switch 27 after the 9th time is invalidated, and the 18th
The rotation operation will be completed after 8 times.
このような18回動作中において、モータ34
は、ソレノイド17が12回駆動されるかあるいは
10カウント値が「7」になると回転頭部31が第
1の状態となり、次いでソレノイド17が16回駆
動されるかあるいは10カウント値が「9」になる
と回転頭部31が第2の状態となるように駆動さ
れるのであるが、ここでは10カウント値が「7」
になつたこととソレノイド17が16回駆動された
ことを条件にした場合につき説明する(第14図
参照。)。 During such 18 operations, the motor 34
Solenoid 17 is activated 12 times or
When the 10 count value reaches "7", the rotating head 31 enters the first state, and then when the solenoid 17 is driven 16 times or when the 10 count value reaches "9", the rotating head 31 enters the second state. However, here the 10 count value is "7".
The following will explain the case where the condition is that the temperature has increased and the solenoid 17 has been driven 16 times (see Fig. 14).
まずバイナリカウンタ75のカウント内容が
「7」になるとアンドゲート120からHが出力
され、かつこのときモータ停止制御スイツチ42
が開であるため波形整形回路130からHが出力
されているため、ワンシヨツト回路128からH
クロツクパルスが出力されることとなり、ラツチ
回路129がラツチされることとなつてモータ3
4が駆動されることとなる。したがつて、回転頭
部31は第2の状態から第1の状態に向うように
回転する。 First, when the count content of the binary counter 75 reaches "7", H is output from the AND gate 120, and at this time, the motor stop control switch 42
is open, the waveform shaping circuit 130 outputs an H signal, and the one shot circuit 128 outputs an H signal.
A clock pulse is output, the latch circuit 129 is latched, and the motor 3
4 will be driven. Therefore, the rotating head 31 rotates from the second state toward the first state.
回転頭部31が第1の状態になると、モータ停
止制御スイツチ41の従接レバー41Aが溝40
B内に入り込むため該スイツチ41が開となつ
て、ワンシヨツト回路132からHクロツクパル
スが出力され、ラツチ回路129がリセツトされ
ることとなり、モータ34が停止されることとな
ると共に、次にラツチ回路129がラツチされる
まで回転頭部31は第1の状態に保持されること
となる。 When the rotating head 31 is in the first state, the slave lever 41A of the motor stop control switch 41 moves into the groove 40.
B, the switch 41 is opened, and the one-shot circuit 132 outputs an H clock pulse, which resets the latch circuit 129. The motor 34 is stopped, and the latch circuit 129 is then reset. The rotary head 31 will be held in the first state until it is latched.
尚、この回転頭部31が第1の状態になつてい
る間にソレノイド17が12回駆動されるとアンド
ゲート121の出力がHとなるが、モータ停止制
御スイツチ42が閉状態になつているため波形整
形回路130の出力がLであるから、ワンシヨツ
ト回路128からHクロツクパルスが出力され
ず、ラツチ回路129はラツチされないこととな
る。 If the solenoid 17 is driven 12 times while the rotating head 31 is in the first state, the output of the AND gate 121 becomes H, but the motor stop control switch 42 is in the closed state. Therefore, since the output of waveform shaping circuit 130 is L, no H clock pulse is output from one shot circuit 128, and latch circuit 129 is not latched.
そして、ソレノイド17が16回駆動されるとア
ンドゲート123の出力がHとなるため、ワンシ
ヨツト回路128からHクロツクパルスが出力さ
れてラツチ回路129はラツチされることとなつ
て、モータ34が駆動されることとなる。したが
つて回転頭部31は第1の状態から第2の状態に
向うように回転する。 Then, when the solenoid 17 is driven 16 times, the output of the AND gate 123 becomes H, so an H clock pulse is output from the one shot circuit 128, the latch circuit 129 is latched, and the motor 34 is driven. That will happen. Therefore, the rotating head 31 rotates from the first state to the second state.
回転頭部31が第2の状態になると、モータ停
止制御スイツチ41の従接レバー41Aが溝40
A内に入り込むため該スイツチ41が開となつ
て、ワンシヨツト回路132からHクロツクパル
スが出力され、ラツチ回路129がリセツトされ
ることとなり、モータ34が停止されることとな
る。 When the rotating head 31 is in the second state, the slave lever 41A of the motor stop control switch 41 moves into the groove 40.
A, the switch 41 is opened, the one-shot circuit 132 outputs an H clock pulse, the latch circuit 129 is reset, and the motor 34 is stopped.
すなわち、回転頭部31に、これが第1の状態
になつているときパチンコ球がその内部に捕球さ
れ保持されたとすれば、第2の状態になつたと
き、そのパチンコ球は所定の入賞口14に向けて
放球されることとなるので、18回動作の継続確率
が高く、ゲームを満喫できるものである。 In other words, if a pachinko ball is caught and held inside the rotating head 31 when it is in the first state, then when the rotating head 31 is in the second state, the pachinko ball will be placed in the predetermined winning slot. Since the ball will be thrown toward the 14th, there is a high probability that the 18th action will continue, and the game can be enjoyed to the fullest.
尚、回転頭部31を第1の状態に変化させるた
めのモータ34の駆動タイミングは、ラツチ回路
71のラツチと同時にしても良い。この場合、第
5図に二点鎖線で示すようにアンドゲート70の
出力をアンドゲート124の一入力端に入力する
ようにすれば良い。 The driving timing of the motor 34 for changing the rotating head 31 to the first state may be set at the same time as the latch circuit 71 is latched. In this case, the output of the AND gate 70 may be input to one input terminal of the AND gate 124, as shown by the two-dot chain line in FIG.
これで実施例1についての説明を終わり、以下
実施例2〜6について説明するが、その際、実施
例1との共通部分は説明(図示も含む。)を省略
する。 This concludes the description of Example 1, and Examples 2 to 6 will be described below. In this case, the description (including illustration) of the common parts with Example 1 will be omitted.
実施例 2
第17図及び第18図において、まず、135
は扉板である。この扉板135は底板部6と振分
部材28との間の前後方向中央付近を閉塞するも
のであり、本体4の両側板間に架設された支軸1
36によりその上縁部が支持されており、この支
軸136を中心に回動自在とされている。すなわ
ち、この扉板135は、翼体30,30の後方よ
り底板部6上に流れたパチンコ球によつて押し開
かれる。底板部6にはロツク部材137が本体4
内に対して進退可能に設けられている。このロツ
ク部材137は本体4内の扉板135に妨げられ
ないでその若干前方に前進するように配置されて
おり、その前進状態時に扉板135の開きを阻止
するものである。これら扉板135と支軸136
とロツク部材137とは捕球・放球機構を構成す
るものであり、扉板135がロツク部材137に
よつてロツクされているとき扉板135の後方に
パチンコ球を捕球し保持できることから第1の状
態となり、扉板135がロツクされていないとき
第2の状態となる。なお、この場合、第1の状態
において複数のパチンコ球を貯溜できる。Example 2 In FIGS. 17 and 18, first, 135
is the door plate. This door plate 135 closes the vicinity of the center in the front and back direction between the bottom plate part 6 and the distribution member 28, and supports the support shaft 1 installed between both side plates of the main body 4.
36 supports its upper edge, and is rotatable about this support shaft 136. That is, the door plate 135 is pushed open by the pachinko balls flowing onto the bottom plate part 6 from the rear of the wing bodies 30, 30. A locking member 137 is attached to the bottom plate portion 6 of the main body 4.
It is set up so that it can move forward and backward. This locking member 137 is arranged so as to advance slightly forward of the door plate 135 in the main body 4 without being obstructed by it, and prevents the door plate 135 from opening when in the forward state. These door plates 135 and spindles 136
The lock member 137 constitutes a ball catching/ball releasing mechanism, and when the door plate 135 is locked by the lock member 137, the pachinko ball can be caught and held behind the door plate 135. 1 state, and a second state when the door plate 135 is not locked. In this case, a plurality of pachinko balls can be stored in the first state.
138はソレノイドで、139はそのプランジ
ヤである。このソレノイド138は本体4に一体
の図示しない取付板上に固設されているものであ
り、プランジヤ139にはカムレバー140が軸
着されている。このカムレバー140は、ロツク
部材137の下端部に当接するテーパ部141を
備え、プランジヤ139の往復動によつてロツク
部材137がこのテーパ部141上を相対的に摺
動するようなつていて、これにより、ロツク部材
137は進退する。したがつて、ここではソレノ
イド138とカムレバー140とが作動機構を構
成している。 138 is a solenoid, and 139 is its plunger. This solenoid 138 is fixed on a mounting plate (not shown) that is integrated with the main body 4, and a cam lever 140 is pivotally attached to the plunger 139. The cam lever 140 is provided with a tapered portion 141 that abuts the lower end of the locking member 137, and is configured so that the locking member 137 relatively slides on this tapered portion 141 by the reciprocating movement of the plunger 139. As a result, the locking member 137 moves forward and backward. Therefore, the solenoid 138 and the cam lever 140 constitute an operating mechanism here.
また、ここでは3つの10カウントスイツチ26
が1つは扉板135の後方に貯溜されるパチンコ
球も検出するように、振分部材28から底板部6
上に至る球通路の途中にも配置され、その他はこ
れに並べられてはずれ入賞口7に至る球通路の途
中に配置されている。尚、はずれ入賞口13に入
つた球を検出するものがあることは勿論のことで
ある。 Also, here are three 10 count switches 26
One is to detect pachinko balls stored behind the door plate 135 from the distribution member 28 to the bottom plate part 6.
They are also arranged in the middle of the ball path leading to the top, and the others are arranged in the middle of the ball path leading to the winning hole 7. It goes without saying that there is a device that detects the ball that enters the winning opening 13.
第19図において、142は駆動制御回路、1
43は駆動回路である。 In FIG. 19, 142 is a drive control circuit;
43 is a drive circuit.
駆動制御回路142はアンドゲート143,1
44,145,146とオアゲート147,14
8とラツチ回路149とから構成されている。ア
ンドゲート143にはバイナリカウンタ75の出
力端子Q1〜Q3の出力が入力され、アンドゲート
144にはバイナリカウンタ81の出力端子
Q10,Q11の出力が入力され、これらアンドゲー
ト143,144の出力はオアゲート147を通
してラツチ回路149のクロツク入力端子Cに入
力される。したがつて、ラツチ回路149は10カ
ウント値が「7」になるか或いはソレノイド17
の駆動回数が「12」になるとラツチされるもので
ある。アンドゲート145にはバイナリカウンタ
75の出力端子Q1,Q4の出力が入力され、アン
ドゲート146にはバイナリカウンタ81の出力
端子Q8〜Q11の出力が入力されており、これらの
アンドゲート145,146の出力はオアゲート
148を通してラツチ回路149のリセツト端子
Rに入力されるもので、このラツチ回路149
は、10カウント値が「9」になるか或いはソレノ
イド17の駆動回数が「16」になるとリセツトさ
れるようになつている。 The drive control circuit 142 includes AND gates 143,1
44, 145, 146 and or gate 147, 14
8 and a latch circuit 149. The outputs of the output terminals Q 1 to Q 3 of the binary counter 75 are input to the AND gate 143 , and the output terminals of the binary counter 81 are input to the AND gate 144 .
The outputs of Q 10 and Q 11 are inputted, and the outputs of these AND gates 143 and 144 are inputted through an OR gate 147 to a clock input terminal C of a latch circuit 149. Therefore, the latch circuit 149 is activated when the 10 count value becomes "7" or when the solenoid 17
It is latched when the number of times it is driven reaches "12". The outputs of the output terminals Q 1 and Q 4 of the binary counter 75 are input to the AND gate 145, and the outputs of the output terminals Q 8 to Q 11 of the binary counter 81 are input to the AND gate 146. The outputs of 145 and 146 are input to the reset terminal R of a latch circuit 149 through an OR gate 148.
is reset when the 10 count value reaches "9" or the number of times the solenoid 17 is driven reaches "16".
駆動回路143はトランジスタ150を有し、
そのベースにはラツチ回路149の出力端子Qの
出力が入力されるようになつていて、トランジス
タ150はラツチ回路149の出力端子Qの出力
がHのときオンされてソレノイド138を付勢す
るものである。 The drive circuit 143 has a transistor 150,
The output of the output terminal Q of the latch circuit 149 is input to its base, and the transistor 150 is turned on when the output of the output terminal Q of the latch circuit 149 is H, and energizes the solenoid 138. be.
かかる構成の本実施例の18回動作中において、
ソレノイド138は、ソレノイド17の駆動回数
が「12」になるか或いは10カウント値が「7」に
なると扉板135、支軸136およびロツク部材
137からなる機構が第1の状態になり、ソレノ
イド17の駆動回数が「16」になるか或いは10カ
ウント値が「9」になると上記機構が第2の状態
になるように駆動されるのであるが、ここではソ
レノイド17の駆動回数が「12」になつたことと
10カウント値が「9」になつたことを条件にした
場合の動作を示すと第20図に示すようなものと
なる。 During the 18th operation of this embodiment with such a configuration,
When the number of times the solenoid 17 is driven reaches "12" or the 10 count value reaches "7", the mechanism consisting of the door plate 135, the spindle 136 and the lock member 137 enters the first state, and the solenoid 17 When the number of times the solenoid 17 is driven reaches "16" or the 10 count value becomes "9", the above mechanism is driven to the second state, but here, the number of times the solenoid 17 is driven becomes "12". With summer
The operation under the condition that the 10 count value becomes "9" is as shown in FIG. 20.
すなわち、ソレノイド17の駆動回数が「12」
になるとアンドゲート144の出力がHになり、
ラツチ回路149がラツチされて、ソレノイド1
38が駆動される。これによつてプランジヤ13
9が吸引されカムレバー140が前進し、ロツク
部材137が本体4内に前進して扉板135がロ
ツクされることとなつて、第1の状態になる。 In other words, the number of times the solenoid 17 is driven is "12".
When this happens, the output of the AND gate 144 becomes H,
Latch circuit 149 is latched and solenoid 1
38 is driven. This causes plunger 13
9 is attracted, the cam lever 140 moves forward, the locking member 137 moves forward into the main body 4, and the door plate 135 is locked, resulting in the first state.
次いで、10カウント値が「9」になるとアンド
ゲート145の出力がHになり、ラツチ回路14
9がリセツトされて、ソレノイド138の駆動が
停止される。これによつて、プランジヤ139は
ばねにより復帰するためカムレバー140が後退
し、ロツク部材137が本体4内より引つ込んで
扉板135のロツクが解除されることとなつて、
第2の状態になる。 Next, when the 10 count value becomes "9", the output of the AND gate 145 becomes H, and the latch circuit 14
9 is reset and the drive of the solenoid 138 is stopped. As a result, the plunger 139 is returned by the spring, and the cam lever 140 is moved backward, and the locking member 137 is retracted from inside the main body 4, and the door plate 135 is unlocked.
The second state is reached.
したがつて、第1の状態中に扉板135の後方
にパチンコ球が貯溜されていれば、この第2の状
態になつたとき扉板135はパチンコ球により押
し開かれ、そのパチンコ球は所定の入賞口14に
向けて放球されることとなるのである。 Therefore, if pachinko balls are stored behind the door plate 135 during the first state, the door plate 135 is pushed open by the pachinko balls when the second state is reached, and the pachinko balls are held in a predetermined position. The ball will be launched towards the winning hole 14.
この実施例によるときは、扉板135の後にパ
チンコ球が多数貯溜されるため、それらの放球さ
れたときは豪快に入賞することから、楽しみが倍
加される。 According to this embodiment, a large number of pachinko balls are stored behind the door plate 135, so when those balls are released, players can win a prize, which doubles the fun.
実施例 3
第21図及び第22図において、底板部6には
その裏側に凸出する筒状部151が形成されてお
り、この筒状部151の内部は捕球孔152とさ
れている。この捕球孔152の本体4内側開口部
はその上方を通過するパチンコ球を落下させて捕
球できる大きさに形成されており、他端側開口部
から作動機構を構成するソレノイド153のプラ
ンジヤ154が摺動可能に挿入されている。この
プランジヤ154は捕球孔152と共に捕球・放
球機構をも構成するもので、ソレノイド153が
付勢されているときは捕球孔152内にパチンコ
球を落下させ保持させることができる第1の状態
とし、ソレノイド153が無付勢のときはばねの
付勢力によつて捕球孔152の本体4内側開口部
近傍にまで前進してパチンコ球を落下させず、か
つ落下しているパチンコ球は所定の入賞口14に
向けて押し出すようにされている。Embodiment 3 In FIGS. 21 and 22, a cylindrical portion 151 protruding from the back side of the bottom plate portion 6 is formed, and a ball catching hole 152 is formed inside the cylindrical portion 151. The opening inside the main body 4 of this ball catching hole 152 is formed in a size that allows pachinko balls passing above to fall and be caught, and the plunger 154 of the solenoid 153 that constitutes the operating mechanism is opened from the opening on the other end side. is slidably inserted. This plunger 154 also constitutes a ball catching and ball releasing mechanism together with the ball catching hole 152, and when the solenoid 153 is energized, the first plunger 154 is capable of dropping and holding a pachinko ball into the ball catching hole 152. When the solenoid 153 is not energized, the energizing force of the spring advances the pachinko ball to the vicinity of the inner opening of the main body 4 of the ball catching hole 152 and prevents the pachinko ball from falling, and prevents the falling pachinko ball from falling. is pushed out toward a predetermined winning opening 14.
実施例 4
第23図〜第25図において、本体4の開口部
3の近傍には該開口部3の近傍を境にしてパチン
コ球の飛路を前後に分ける仕切板155が立設さ
れている。この仕切板155の後方には箱状の台
座156が設けられており、この台座156上に
は球受け部材157が載せられている。この球受
け部材157は球受けカツプ158とスライド板
159とから構成されており、スライド板159
は台座156の台面に前後方向に延設された案内
凸所160内に摺動自在に挿通されている。球受
けカツプ158は、このスライド板159の先端
部に一体成形されているものであり、台座156
の最前部に立ち、半筒状の本体161と足体16
2とを備えている。この球受けカツプ158の面
前には、仕切板155に一体成形されたストツプ
板163が立ちはだかつていて、このストツプ板
163に形成されている通り孔164を潜り抜け
て前進するようにされている。通り孔164は球
受けカツプ158上のパチンコ球は通さないよう
に球受けカツプ158の正面を若干拡大した形状
を呈する。Embodiment 4 In FIGS. 23 to 25, a partition plate 155 is installed in the vicinity of the opening 3 of the main body 4 to divide the flight path of the pachinko balls into front and rear sections with the vicinity of the opening 3 as a boundary. . A box-shaped pedestal 156 is provided behind this partition plate 155, and a ball receiving member 157 is placed on this pedestal 156. This ball receiving member 157 is composed of a ball receiving cup 158 and a slide plate 159.
is slidably inserted into a guide protrusion 160 extending in the front-rear direction on the base surface of the base 156. The ball receiving cup 158 is integrally molded at the tip of this slide plate 159, and is attached to the base 156.
Standing at the forefront of the
2. A stop plate 163 integrally formed with the partition plate 155 stands in front of the ball receiving cup 158, and is adapted to pass through a through hole 164 formed in the stop plate 163 and move forward. There is. The through hole 164 has a shape that is slightly enlarged from the front of the ball receiving cup 158 so that the pachinko balls on the ball receiving cup 158 cannot pass therethrough.
ここにおいて、球受け部材157と案内凹所1
60とストツプ板163とは捕球・放球機構を構
成するものである。すなわち、球受けカツプ15
8は前進すると案内羽根15,15の開いた状態
における内端間に侵入してその位置で待機し、案
内羽根15,15に拾われて来たパチンコ球を捕
球・保持できるもので第1の状態をなし、球受け
カツプ158の後退時、本体162上に保持され
ているパチンコ球はストツプ板163に行く手を
阻まれて球受けカツプ158と同行できず所定の
入賞口14に向けて落下することになつて第2の
状態をなす。 Here, the ball receiving member 157 and the guide recess 1
60 and the stop plate 163 constitute a ball catching and ball releasing mechanism. That is, the ball receiving cup 15
8, when moving forward, it enters between the inner ends of the guide vanes 15, 15 in the open state, waits at that position, and can catch and hold pachinko balls picked up by the guide vanes 15, 15. When the ball receiving cup 158 retreats, the pachinko balls held on the main body 162 are blocked by the stop plate 163 and cannot accompany the ball receiving cup 158, and fall toward the predetermined prize opening 14. As a result, the second state is formed.
本体4の天板上にはソレノイド165が取り付
けられており、そのプランジヤ166にはテコレ
バー167の中間部が軸着されている。このテコ
レバー167の一端はケーシング2に左右に延び
るように取り付けられた支軸168に支持されて
回動支点とされ、他端はスライド板159の尾端
部に形成された連結孔169に前後に遊びを持つ
た状態で押し込まれている。すなわち、これらの
ソレノイド165とテコレバー167と支軸16
8とは作動機構を構成するものとなつている。 A solenoid 165 is mounted on the top plate of the main body 4, and an intermediate portion of a lever lever 167 is pivotally attached to a plunger 166 of the solenoid 165. One end of this lever 167 is supported by a pivot 168 attached to the casing 2 so as to extend left and right, and serves as a pivot point, and the other end is inserted into a connecting hole 169 formed at the tail end of the slide plate 159 so that it can be moved forward and backward. It is pushed in with play. In other words, these solenoid 165, lever lever 167, and support shaft 16
8 constitutes an operating mechanism.
この作動機構の制御は、第19図の回路を用
い、ソレノイド138とソレノイド165とを置
換すれば行える。 This operating mechanism can be controlled by using the circuit shown in FIG. 19 and replacing solenoid 138 with solenoid 165.
実施例 5
第26図〜第28図において、まず振分部材2
8の胴体29が筒体を半割りした如き上下2つの
可動体169,170よりなつている。下側可動
体169は、その頭部側に球受け容器部171を
有し、かつ尾部側には後述するソレノイドの動力
を受ける動力受け部172を有する。この動力受
け部172は下側可動体169の尾部近傍が下方
へ屈曲するようにして形成されているもので、そ
の屈曲部のやや下の部分において下側可動体16
9は回動自在に支持されている。173はその支
軸で、この支軸173は本体4の両側板間に架設
されているものである。この下側可動体169
は、この支軸173を中心に回動することによつ
て、第27図に示すような水平姿勢と第28図に
示すような前下り姿勢とを採り得るもので、この
前下り姿勢のときは球受け容器部171の先端部
が所定の入賞口14の入口に位置する。上側可動
体170は、その頭部側にカバーリング部174
を有し、かつ尾部側に後述するソレノイドの動力
を受ける動力受け部175を有する。動力受け部
175は上側可動体170の尾部近傍が上方にや
や屈曲するようにして形成されているもので、そ
の屈曲部において上側可動体170は回動可能に
支持されている。176はその支軸で、この支軸
176は本体4の後方で支軸173と平行に延び
るように取り付けられているものである。上側可
動体170は、この支軸173を支点として回動
することにより第27図に示すような水平姿勢と
第28図に示すような前上りの姿勢とをとり得
る。水平姿勢においては、カバーリング部174
は球受け容器部171を被うものとなる。Example 5 In FIGS. 26 to 28, first the distribution member 2
The body 29 of No. 8 is made up of two upper and lower movable bodies 169 and 170, which look like a cylindrical body divided in half. The lower movable body 169 has a ball receiving container part 171 on its head side, and has a power receiving part 172 on its tail side that receives power from a solenoid, which will be described later. This power receiving portion 172 is formed so that the vicinity of the tail portion of the lower movable body 169 is bent downward, and the lower movable body 169 is bent downward at a portion slightly below the bent portion.
9 is rotatably supported. Reference numeral 173 denotes a support shaft thereof, and this support shaft 173 is installed between both side plates of the main body 4. This lower movable body 169
By rotating around this support shaft 173, it is possible to adopt a horizontal position as shown in Fig. 27 and a forward downward position as shown in Fig.28. In this case, the tip of the ball receiving container part 171 is located at the entrance of the predetermined prize opening 14. The upper movable body 170 has a covering part 174 on its head side.
It has a power receiving part 175 on the tail side that receives power from a solenoid, which will be described later. The power receiving portion 175 is formed so that the vicinity of the tail portion of the upper movable body 170 is slightly bent upward, and the upper movable body 170 is rotatably supported at the bent portion. Reference numeral 176 denotes a support shaft thereof, and this support shaft 176 is attached to the rear of the main body 4 so as to extend parallel to the support shaft 173. The upper movable body 170 can assume a horizontal position as shown in FIG. 27 and a forward upward position as shown in FIG. 28 by rotating around this support shaft 173 as a fulcrum. In the horizontal position, the covering part 174
covers the ball receiving container part 171.
これらの上・下可動体169,170からなる
胴体29は捕球・放球機構を構成するものであ
り、下側可動体169が水平姿勢で、上側可動体
170が前上り姿勢のとき、球受け容器部171
にパチンコ球を捕球・保持できるもので第1の状
態をなし、下側可動体169が前下り姿勢のと
き、球受け容器部171内に保持されているパチ
ンコ球は所定の入賞口14に向けて案内されるも
ので第2の状態をなす。 The body 29 consisting of these upper and lower movable bodies 169 and 170 constitutes a ball catching/release mechanism, and when the lower movable body 169 is in a horizontal position and the upper movable body 170 is in a forward upward position, the ball is Receiving container part 171
When the lower movable body 169 is in the forward downward position, the pachinko balls held in the ball receiving container part 171 enter the predetermined prize opening 14. The second state is the object that is guided towards the object.
本体4の背部には後板177が外向きフランジ
状に形成されており、この後板177には作動機
構を構成するソレノイド178,179が取り付
けられている。180はソレノイド178のプラ
ンジヤ、181はソレノイド179のプランジヤ
である。プランジヤ180の一端には動力伝達板
182が固着されており、この動力伝達板182
の一側は下側可動部169の動力受け部172の
背面にこれを押し下げるために当接する。プラン
ジヤ181の一端は上側可動部170の動力受け
部175に軸着されている。 A rear plate 177 is formed in the shape of an outward flange on the back of the main body 4, and solenoids 178 and 179 constituting an operating mechanism are attached to this rear plate 177. 180 is a plunger of the solenoid 178, and 181 is a plunger of the solenoid 179. A power transmission plate 182 is fixed to one end of the plunger 180.
One side of the movable portion 169 contacts the back surface of the power receiving portion 172 of the lower movable portion 169 in order to push it down. One end of the plunger 181 is pivoted to a power receiving portion 175 of the upper movable portion 170.
第31図は本実施例の作動機構の制御回路を示
すもので、第19図に示すものと略同じであるの
で異つた部分のみ説明する。 FIG. 31 shows a control circuit for the actuation mechanism of this embodiment, and since it is substantially the same as that shown in FIG. 19, only the different parts will be explained.
まず2台のラツチ回路149,149′を設け、
一方のラツチ回路149は、10カウント値が
「7」になるか或いはソレノイド17の駆動回数
が「12」になつたところでラツチさせ、その肯定
出力で上側可動体170を動かすソレノイド17
9を駆動する。他方のラツチ回路149′は、10
カウント値が「9」になるか或いはソレノイド1
7の駆動回数が「16」になつたところでラツチさ
せ、その肯定出力で下側可動体169を動かすソ
レノイド178を駆動する。そして、ラツチ回路
71をラツチあるいはリセツトする信号によつて
ラツチ回路149,149′にリセツトをかける。
183はそのリセツト信号を出力するオアゲート
である。 First, two latch circuits 149 and 149' are provided,
One latch circuit 149 latches when the 10 count value reaches "7" or the number of times the solenoid 17 is driven reaches "12", and the solenoid 17 moves the upper movable body 170 with its positive output.
Drive 9. The other latch circuit 149' is 10
The count value becomes "9" or solenoid 1
When the number of times of driving 7 reaches 16, it is latched, and the positive output drives the solenoid 178 that moves the lower movable body 169. Then, the latch circuits 149 and 149' are reset by a signal that latches or resets the latch circuit 71.
183 is an OR gate that outputs the reset signal.
実施例 6
第32図及び第33図において、振分部材28
の胴体29が中空状に形成されており、その内部
に電磁石ユニツト184が組み込まれている。1
85はその鉄芯、186はコイルである。ここで
は、この鉄芯185が捕球・放球機構を構成し、
コイル186が作動機構を構成する。Example 6 In FIGS. 32 and 33, the distribution member 28
The body 29 is formed into a hollow shape, and an electromagnet unit 184 is installed inside the body 29. 1
85 is its iron core, and 186 is a coil. Here, this iron core 185 constitutes a ball catching and ball releasing mechanism,
Coil 186 constitutes the actuation mechanism.
胴体29の頭部は所定の入賞口14の真上に位
置し、鉄芯185はその頭部の所定の入賞口14
に面する側に露出していて、その部分でコイル1
86に通電されたときには磁力を帯び(第1の状
態)てパチンコ球を捕球・保持し、コイル186
の通電が断たれたときには磁力を失い(第2の状
態)、パチンコ球は所定の入賞口14へ向つて落
下する。 The head of the body 29 is located directly above the predetermined winning port 14, and the iron core 185 is located directly above the predetermined winning port 14 of the head.
Coil 1 is exposed on the side facing the
When the coil 186 is energized, it becomes magnetic (first state) and catches and holds the pachinko ball, and the coil 186
When the energization is cut off, the magnetic force is lost (second state), and the pachinko balls fall toward the predetermined prize opening 14.
第34図は電磁石ユニツト184を用いたもの
の変形例を示すもので、胴体29の頭部が所定の
入賞口14の真上より退き、その前面に鉄芯18
5が露出しているものであり、パチンコ球を所定
の入賞口14の真上にて保持することについては
同様である。 FIG. 34 shows a modified example using an electromagnet unit 184, in which the head of the body 29 is retracted from directly above the predetermined prize opening 14, and an iron core 18 is placed in front of it.
5 is exposed, and holding the pachinko ball right above the predetermined winning hole 14 is the same.
電磁石ユニツト184の駆動制御は第19図に
示す回路を用い、ソレノイド138とコイル18
6とを置換すると良い。 The drive control of the electromagnet unit 184 uses the circuit shown in FIG.
It is better to replace 6.
以上で実施例1〜6についての説明を終了する
が、パチンコ球の放球をソレノイド17の駆動回
数が「16」になつたときに行う代りに、同回数が
「18」になつてから行うようにしても良い。この
場合、アンドゲート83の出力によつてラツチ回
路71のリセツトをかけては入賞確率増大状態が
限りなく続く場合が考えられるため、遅らせる必
要がある。また10カウント値が「9」になつたと
きに行なう代りに、同数値が「10」になつてから
行なうようにしても良い。要するに、回路工夫次
第で、捕球・放球機構の第1及び第2の各状態に
なるタイミングは上記に限定されることなく種々
変更可能であるということである。 This concludes the explanation of Examples 1 to 6, but instead of releasing the pachinko ball when the number of times the solenoid 17 is driven reaches "16", it is performed after the number of times the solenoid 17 is driven reaches "18". You can do it like this. In this case, it is necessary to delay the reset of the latch circuit 71 by the output of the AND gate 83 because the state of increasing winning probability may continue indefinitely. Also, instead of performing the process when the 10 count value reaches "9", the process may be performed after the same value reaches "10". In short, depending on the circuit design, the timing at which the ball catching/ball releasing mechanism enters the first and second states is not limited to the above and can be changed in various ways.
(発明の効果)
以上述べて来たことから明らかなように、本発
明によれば、所謂役物動作をでき得る限り長続き
させることができ、さらに、所定の入賞口への入
賞の仕方に変化が与えられるため、役物の特質を
生かしつつ興趣に富んだパチンコ機を提供でき
る。(Effects of the Invention) As is clear from what has been described above, according to the present invention, the so-called role-playing action can be made to last as long as possible, and furthermore, the method of winning a prize in a predetermined prize opening can be changed. Therefore, it is possible to provide an interesting pachinko machine while making use of the characteristics of the accessory.
第1図は本発明の実施例1に係るパチンコ機の
入賞装置の分解斜視図、第2図及び第3図は第1
図に示す入賞装置の要部の動きを示す部分拡大正
面図、第4図は本発明に係るパチンコ機に18回動
作等の基本動作を行なわせるための制御回路の回
路図、第5図は本発明に係るパチンコ機の作動機
構の中にモータを用いた場合の制御回路の一例を
示す回路図、第6図〜第8図は第4図及び第5図
に示す制御回路のタイミングクロツクを示すタイ
ムチヤート、第9図〜第16図は第4図及び第5
図に示す制御回路の動作を場合分けして示すタイ
ムチヤート、第17図は本発明の実施例2に係る
パチンコ機の入賞装置の正面図、第18図は第1
7図に示す入賞装置の要部の構造を示す断面側面
図、第19図は本発明に係るパチンコ機の作動機
構の中にソレノイドあるいはコイルを用いた場合
の制御回路の一例を示す回路図、第20図は第1
9図に示す制御回路の動作を示すタイムチヤー
ト、第21図は本発明の実施例3に係るパチンコ
機の入賞装置の正面図、第22図は第21図に示
す入賞装置の要部の構造を示す断面側面図、第2
3図は本発明の実施例4に係るパチンコ機の入賞
装置の正面図、第24図及び第25図は第23図
に示す入賞装置の要部の構造並びに動作を示す断
面側面図、第26図は本発明の実施例5に係るパ
チンコ機の入賞装置の正面図、第27図及び第2
8図は第26図に示す入賞装置の要部の構造並び
に動きを示す断面側面図、第29図は実施例5の
捕球・放球機構を構成する下側可動体の斜視図、
第30図は同じく上側可動体の斜視図、第31図
は本発明に係るパチンコ機の作動機構の中にソレ
ノイドを用いた場合の制御回路の他の例を回路
図、第32図は本発明の実施例6に係るパチンコ
機の入賞装置の正面図、第33図は第32図に示
す入賞装置の要部の構造を示す断面側面図、第3
4図は第32図及び第33図に示す入賞装置に対
応する変形例を示す第33図と同様の断面側面
図、である。
1……入賞装置、14……所定の入賞口、15
……案内羽根、17……ソレノイド、31……回
転頭部、34……ACモータ、36……カム部材、
37……作動シヤフト、41,42……モータ停
止制御スイツチ、45……18回動作スイツチ回
路、48……タイミング信号発生回路、49……
クロツク回路、50……タイマ回路、51……リ
セツト回路、52……ソレノイド・ランプドライ
ブ回路、117……モータ用駆動制御回路、11
8……モータ用停止制御回路、119……モータ
用駆動回路、135……扉板、136……支軸、
137……ロツク部材、138……作動機構用ソ
レノイド、140……カムレバー、142……ソ
レノイド用駆動制御回路、143……ソレノイド
用駆動回路、151……筒状部、152……捕球
孔、153……作動機構用ソレノイド、157…
…球受け部材、160……案内凹所、163……
ストツプ板、169……下側可動体、170……
上側可動体、178,179……作動機構用ソレ
ノイド、184……電磁石ユニツト、185……
鉄芯、186……コイル。
FIG. 1 is an exploded perspective view of a winning device for a pachinko machine according to Embodiment 1 of the present invention, and FIGS.
FIG. 4 is a circuit diagram of a control circuit for causing the pachinko machine according to the present invention to perform basic operations such as 18 operations, and FIG. A circuit diagram showing an example of a control circuit when a motor is used in the operating mechanism of a pachinko machine according to the present invention, and FIGS. 6 to 8 are timing clocks of the control circuit shown in FIGS. 4 and 5. The time charts showing the
17 is a front view of the winning device of a pachinko machine according to Embodiment 2 of the present invention, and FIG.
7 is a cross-sectional side view showing the structure of the main parts of the winning device, FIG. 19 is a circuit diagram showing an example of a control circuit when a solenoid or a coil is used in the operating mechanism of the pachinko machine according to the present invention, Figure 20 is the first
9 is a time chart showing the operation of the control circuit, FIG. 21 is a front view of a winning device of a pachinko machine according to Embodiment 3 of the present invention, and FIG. 22 is a structure of main parts of the winning device shown in FIG. 21. 2nd cross-sectional side view showing
3 is a front view of a winning device for a pachinko machine according to Embodiment 4 of the present invention, FIGS. 24 and 25 are cross-sectional side views showing the structure and operation of the main parts of the winning device shown in FIG. 23, and FIG. 27 and 2 are front views of a winning device of a pachinko machine according to Embodiment 5 of the present invention.
8 is a cross-sectional side view showing the structure and movement of the main parts of the winning device shown in FIG. 26, FIG. 29 is a perspective view of the lower movable body constituting the ball catching/launching mechanism of Example 5,
FIG. 30 is a perspective view of the upper movable body, FIG. 31 is a circuit diagram of another example of the control circuit when a solenoid is used in the operating mechanism of the pachinko machine according to the present invention, and FIG. 32 is a circuit diagram of the control circuit according to the present invention. FIG. 33 is a front view of a winning device of a pachinko machine according to Embodiment 6, and FIG. 33 is a cross-sectional side view showing the structure of the main part of the winning device shown in FIG.
FIG. 4 is a cross-sectional side view similar to FIG. 33 showing a modification corresponding to the winning device shown in FIGS. 32 and 33. 1... winning device, 14... predetermined winning opening, 15
... Guide vane, 17 ... Solenoid, 31 ... Rotating head, 34 ... AC motor, 36 ... Cam member,
37... Operating shaft, 41, 42... Motor stop control switch, 45... 18-time operation switch circuit, 48... Timing signal generation circuit, 49...
Clock circuit, 50...Timer circuit, 51...Reset circuit, 52...Solenoid/lamp drive circuit, 117...Motor drive control circuit, 11
8... Motor stop control circuit, 119... Motor drive circuit, 135... Door plate, 136... Support shaft,
137... Lock member, 138... Solenoid for operating mechanism, 140... Cam lever, 142... Drive control circuit for solenoid, 143... Drive circuit for solenoid, 151... Cylindrical portion, 152... Ball catching hole, 153... Solenoid for operating mechanism, 157...
...Ball receiving member, 160...Guide recess, 163...
Stop plate, 169... Lower movable body, 170...
Upper movable body, 178, 179... solenoid for operating mechanism, 184... electromagnet unit, 185...
Iron core, 186...coil.
Claims (1)
入賞装置の入賞確率を所定時間増大させる状態を
維持し始め、その入賞確率増大状態中に前記所定
の入賞口にパチンコ球が再び飛入したとき、再
度、最初から前記入賞確率増大状態を開始させる
ようにしたパチンコ機において、 パチンコ球を捕球して保持することができる第
1の状態および保持しているパチンコ球を前記所
定の入賞口に向けて放球する第2の状態に変化す
ることができるように構成された捕球・放球機構
と、 該捕球・放球機構に状態の変化を行なわせる作
動機構と、 前記捕球・放球機構が前記入賞確率増大状態中
にまず前記第1の状態となり、次いで前記第2の
状態に移行するように前記作動機構を制御する制
御手段と、 を有するパチンコ機。[Claims] 1. When a pachinko ball flies into a predetermined winning opening,
A state in which the winning probability of the winning device is increased for a predetermined period of time is started to be maintained, and when a pachinko ball flies into the predetermined winning opening again during the winning probability increasing state, the winning winning probability increasing state is started again from the beginning. In the pachinko machine configured as described above, changing to a first state in which a pachinko ball can be caught and held and a second state in which the held pachinko ball is released toward the predetermined prize opening. a ball-catching and ball-releasing mechanism configured to allow the ball-catching and ball-releasing mechanism to change its state; and an operating mechanism that causes the ball-catching and ball-releasing mechanism to change its state; A pachinko machine comprising: control means for controlling the operating mechanism so as to enter the first state and then shift to the second state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8505285A JPS61244382A (en) | 1985-04-20 | 1985-04-20 | Pinbal machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8505285A JPS61244382A (en) | 1985-04-20 | 1985-04-20 | Pinbal machine |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61244382A JPS61244382A (en) | 1986-10-30 |
| JPH0467992B2 true JPH0467992B2 (en) | 1992-10-30 |
Family
ID=13847885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8505285A Granted JPS61244382A (en) | 1985-04-20 | 1985-04-20 | Pinbal machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61244382A (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2676145B2 (en) * | 1987-07-27 | 1997-11-12 | 株式会社 三共 | Ball game machine |
| JP2676146B2 (en) * | 1987-08-06 | 1997-11-12 | 株式会社 三共 | Ball game machine |
| JP2673350B2 (en) * | 1987-08-12 | 1997-11-05 | 株式会社 三共 | Ball game machine |
| JP2682598B2 (en) * | 1987-12-24 | 1997-11-26 | 株式会社ソフイア | Ball game machine |
| JP2650008B2 (en) * | 1992-08-05 | 1997-09-03 | 株式会社ソフィア | Pachinko machine |
| JP2650009B2 (en) * | 1992-08-05 | 1997-09-03 | 株式会社ソフィア | Pachinko machine |
-
1985
- 1985-04-20 JP JP8505285A patent/JPS61244382A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61244382A (en) | 1986-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0467992B2 (en) | ||
| JPH0475027B2 (en) | ||
| JPH0451196B2 (en) | ||
| JPH05184716A (en) | Pin ball game (pachinko) machine | |
| JPH0577436B2 (en) | ||
| JPS6244507B2 (en) | ||
| JPS62254783A (en) | Variation winning apparatus of pinball machine | |
| JPH0221886A (en) | Japanese pinball game (pachinko) machine | |
| JPH0331337Y2 (en) | ||
| JPH07114838B2 (en) | Prize winning device for pachinko machines | |
| JPS62249664A (en) | Pinball machine | |
| JPH0615032A (en) | Japanese pinball game @(3754/24)pachinko) machine | |
| JPS62270182A (en) | Pinball maichine | |
| JP2001286616A (en) | Right generator for game machine | |
| JPS62249665A (en) | Pinball machine | |
| JPS60256477A (en) | Winning apparatus pinball game machine | |
| JP2899366B2 (en) | Ball game machine | |
| JPH0373314B2 (en) | ||
| JP2562459B2 (en) | Ball game machine | |
| JP2919915B2 (en) | Ball game machine | |
| JP3002833B2 (en) | Pachinko machine | |
| JPH0461672B2 (en) | ||
| JPS63222783A (en) | Variable winning apparatus of pinball machine | |
| JP2000000351A (en) | Pachinko game machine | |
| JPH07108336B2 (en) | Pachinko machine |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |