JPH0468656B2 - - Google Patents
Info
- Publication number
- JPH0468656B2 JPH0468656B2 JP59018176A JP1817684A JPH0468656B2 JP H0468656 B2 JPH0468656 B2 JP H0468656B2 JP 59018176 A JP59018176 A JP 59018176A JP 1817684 A JP1817684 A JP 1817684A JP H0468656 B2 JPH0468656 B2 JP H0468656B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- counter
- number sequence
- digit
- sequences
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/49—Computations with a radix, other than binary, 8, 16 or decimal, e.g. ternary, negative or imaginary radices, mixed radix non-linear PCM
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Description
カウンターの各桁値が2つの部分で記憶される
デイジタル・コンピユーターに使用されるタイプ
のカウンターにおいて、第1の部分は表わす値が
終端桁値である場合に、即ち増分では最大の桁値
であり、減小のときはゼロ値である場合を除いて
通常な数値である。最終桁値は次のように表示さ
れる:ゼロの場合、ゼロ値はカウンタ−の第1の
部分では最大桁値によつて置きかえられるが、然
しカウンターの第2の部分はカウンターの第1の
部分の桁の(もしあるとして)どれにおいてその
ような代替がなされたかを識別する。この高速で
働らくカンウターはカウンターの両方の部分を増
加するまたは減小する装置と共に使われ、正しい
増分がカウンター桁値記憶の第2の部分の状態に
基ずいている連続する増分の和を使うアドレス生
成の中に用途を見出している。 本発明は数値のシーケンス、例えば記憶装置の
アドレスのシーケンスを生成するデイジタル演算
装置に関する。この目的のために回路は普通ブロ
ツク転送コントローラ及びデイジタル・データ・
プロセシング・システムに取りつけられる周辺装
置用の同様な入力/出力コントローラの中に一体
として組みこまれている。ブロツク転送コントロ
ーラに似た回路を組みこんでいる演算装置は配列
処理装置を含んでいる。 数値のそのようなシーケンスを生成するのに通
常使用される装置は与えられた値で始まりそして
決つた増分で規定された回数または規定された限
界に達するかまたはそれを超える(例えば17,
18,19,‥‥‥‥1229)まで増分する(または減
小する)。もしより複雑な整数値のシーケンス
(例えば、17,18,19,25,26,27,33,34,35,
‥‥81,82,83)をつくらなければならないと
き、その場合は第1の増分がある回数使われたと
きに(一般的には、2つ又はそれ以上の増分(プ
ラスもしくはマイナス又はゼロ)が、順番で先行
する増分が特徴的な回数だけ使用される毎に、順
番に使われるときに)第2の増分を使うのである
が、大抵そのような回路の能力ではコンピユー
タ・ハードウエヤの数量のため又は要求されるコ
ンピユータを使う時間が多大なために応じれな
い。 このようにして、そのようなシーケンを生成す
る装置が要求されるときは、望まれるシーケンス
は幾つかのシーケンスに分割され、各々は唯一つ
の増分を使う。中央処理装置または或る他のプロ
グラムを与えることのできる処理装置はサブ・シ
ーケンスに対するシーケンス回路をトリガする。
別々にプログラムを与えられる処理装置の介入は
数値のそのような複雑なシーケンスが生成される
スピードを低下させるという効果がある。そのよ
うな数値のシーケンスを生成する直接的方法は知
られているが、然しこれらは比較的複雑であり、
そのスピードを制限する構造的特性をもつてい
る。 次に述べる本発明によつて有利に生成されるク
ラスの数シーケンスは方程式Aによつて定義され
る値をもつたものである。 Z=Wp+k 〓j=1 WjXj (A) ここでW0,W1,‥‥‥,Wkは任意の重量、
即ち常数である。これらの常数は、以下に述べる
(方程式Bをみよ)装置によつて、生成されるべ
き数シーケンスの連続する値の間の増分を決定す
る。ここで数Xjは負でない整数インデツクスで、
各整数Xjは或規定されたRjに対して0XRj=1
の範囲にあり、RjはXjの基数と呼ばれ、またイ
ンデツクスのセツト: (Xk,Xk-1,‥‥‥,X2,X1) は或値(大抵の場合すべて0である)で始まつ
て、値のシーケンスで進行しそしてカウンターの
桁と共に変化する。例示すれば、このタイプの3
桁カウンタで基数(2,5,3)であるものは下
記のインデツクス値のシーケンスで進行する。
デイジタル・コンピユーターに使用されるタイプ
のカウンターにおいて、第1の部分は表わす値が
終端桁値である場合に、即ち増分では最大の桁値
であり、減小のときはゼロ値である場合を除いて
通常な数値である。最終桁値は次のように表示さ
れる:ゼロの場合、ゼロ値はカウンタ−の第1の
部分では最大桁値によつて置きかえられるが、然
しカウンターの第2の部分はカウンターの第1の
部分の桁の(もしあるとして)どれにおいてその
ような代替がなされたかを識別する。この高速で
働らくカンウターはカウンターの両方の部分を増
加するまたは減小する装置と共に使われ、正しい
増分がカウンター桁値記憶の第2の部分の状態に
基ずいている連続する増分の和を使うアドレス生
成の中に用途を見出している。 本発明は数値のシーケンス、例えば記憶装置の
アドレスのシーケンスを生成するデイジタル演算
装置に関する。この目的のために回路は普通ブロ
ツク転送コントローラ及びデイジタル・データ・
プロセシング・システムに取りつけられる周辺装
置用の同様な入力/出力コントローラの中に一体
として組みこまれている。ブロツク転送コントロ
ーラに似た回路を組みこんでいる演算装置は配列
処理装置を含んでいる。 数値のそのようなシーケンスを生成するのに通
常使用される装置は与えられた値で始まりそして
決つた増分で規定された回数または規定された限
界に達するかまたはそれを超える(例えば17,
18,19,‥‥‥‥1229)まで増分する(または減
小する)。もしより複雑な整数値のシーケンス
(例えば、17,18,19,25,26,27,33,34,35,
‥‥81,82,83)をつくらなければならないと
き、その場合は第1の増分がある回数使われたと
きに(一般的には、2つ又はそれ以上の増分(プ
ラスもしくはマイナス又はゼロ)が、順番で先行
する増分が特徴的な回数だけ使用される毎に、順
番に使われるときに)第2の増分を使うのである
が、大抵そのような回路の能力ではコンピユー
タ・ハードウエヤの数量のため又は要求されるコ
ンピユータを使う時間が多大なために応じれな
い。 このようにして、そのようなシーケンを生成す
る装置が要求されるときは、望まれるシーケンス
は幾つかのシーケンスに分割され、各々は唯一つ
の増分を使う。中央処理装置または或る他のプロ
グラムを与えることのできる処理装置はサブ・シ
ーケンスに対するシーケンス回路をトリガする。
別々にプログラムを与えられる処理装置の介入は
数値のそのような複雑なシーケンスが生成される
スピードを低下させるという効果がある。そのよ
うな数値のシーケンスを生成する直接的方法は知
られているが、然しこれらは比較的複雑であり、
そのスピードを制限する構造的特性をもつてい
る。 次に述べる本発明によつて有利に生成されるク
ラスの数シーケンスは方程式Aによつて定義され
る値をもつたものである。 Z=Wp+k 〓j=1 WjXj (A) ここでW0,W1,‥‥‥,Wkは任意の重量、
即ち常数である。これらの常数は、以下に述べる
(方程式Bをみよ)装置によつて、生成されるべ
き数シーケンスの連続する値の間の増分を決定す
る。ここで数Xjは負でない整数インデツクスで、
各整数Xjは或規定されたRjに対して0XRj=1
の範囲にあり、RjはXjの基数と呼ばれ、またイ
ンデツクスのセツト: (Xk,Xk-1,‥‥‥,X2,X1) は或値(大抵の場合すべて0である)で始まつ
て、値のシーケンスで進行しそしてカウンターの
桁と共に変化する。例示すれば、このタイプの3
桁カウンタで基数(2,5,3)であるものは下
記のインデツクス値のシーケンスで進行する。
【表】
この手順は普通の走行距離計に或程度似ている
が、私の例では、基数は2,5及び3であり走行
距離計のように10,10及び10ではない。このよう
にして、インデツクス値のそのようなシーケンス
は異なつた桁が異なつた最大値をもつ多様桁カウ
ンターの装態に等しい。 二進法ロジツクを使うカウンター回路はしばし
ば一番大きいカウント(例では142)から始まつ
て下記の例のようにうしろに向かつてカウントす
る。
が、私の例では、基数は2,5及び3であり走行
距離計のように10,10及び10ではない。このよう
にして、インデツクス値のそのようなシーケンス
は異なつた桁が異なつた最大値をもつ多様桁カウ
ンターの装態に等しい。 二進法ロジツクを使うカウンター回路はしばし
ば一番大きいカウント(例では142)から始まつ
て下記の例のようにうしろに向かつてカウントす
る。
【表】
【表】
そのようなうしろ向きカウンターは、原理的に
は特定の機能に反しているが通常の前向きカウン
ターと同じである。 特定の基数Rjのセツトと特定の重量Wjのセツ
トに対しては、インデツクスの各セツトは結果と
して得られる数値シーケンスZの特定の要素を生
み出す。 本発明の主な目的は演算装置ならびに以前の装
置より速く数シーケンスの或タイプを生成しまた
はこれまでの装置の場合よりも回路の複雑性をよ
り少なくした高速にそのようなシーケンスを生成
する方法を提示することである。 そのうえまた、下記の記載はカウンターの減小
するオペレーシヨンに関して行なうことが理解さ
れるべきである。この明細書を読んで、同等の手
順がカウンターの増分オペレーシヨンにも適用さ
れることが明白である筈である。増加するモード
はカウンターの第2の部分を全体としてのカウン
ターとして代替を認めることを許す状態にセツト
することゝ共に、桁の最大値が最小値(通常ゼ
ロ)で表わされるモードであることが理解される
であろう。 本発明の特許出願者はカウンターの各桁値が2
つの部分に記憶される減小するオペレーシヨン・
モードを用いて記載されたカウンターの装態を提
示した。1つの部分は、桁値がゼロである場合は
最大の桁値を表わす状態はゼロの状態におきかえ
られる場合をのぞいて、桁値それ自身を示す。第
2の部分は、もし第1の部分が桁値自身を示すな
らばゼロであり、もし最大桁値が前記のように第
1の部分で“0”に代替されたとき“1”であ
る。この文脈では“0”及び“1”はデイジタ
ル・ロジツクの用語での反対のロジカルな状態を
記述するのに使われる言語だけを意味する。 この装置はカウンター装置の両方の状態に対す
る増加するまたは減小する装置と、選ばれた増分
(正の、負のまたはゼロ)を加えることにより、
値Zの数的シーケンスを生成する装置を含む。そ
れに加えて、数のシーケンスを生成するよりもむ
しろカウンター装置は、機械的及び光学的機器の
制御を含む事件のハードウエヤ作動シーケンス用
信号の生成に利用されることができる。 実際には、本発明はデータ処理と配列処理装置
のアドレス生成回路に有用であるので、そのよう
な数値の生成に特別の価値を見出す。そのような
装値では、数のシーケンスは、上述のように多種
状態のカウンターを利用して始めの値に連続した
増分または減小を与えることによつて生成される
ことができるであろう。そのような装置では、カ
ウンター状態は増分を選ぶことに使用され、選ば
れた増分はシーケンスの前のメンバーに加えられ
て次のシーケンスのメンバーを作る。 本発明の1つの価値ある実施例では、正しい増
分(即ちZの2つの続いた値の差)はカウンター
装置の第1の部分に基ずくのではなくたゞ前述の
ようにカウンター装置の第2の部分に基ずいてい
る。 そのような実施例では、本発明は結果として得
られた数のシーケンスで、どのような2つの連続
するシーケンスでも要素の差は全くインデツクス
値の相当する引き続いたセツトになつて決定され
る、より詳しく云えばインデツクス値の2つの引
き続いたセツトの間で異る一番左にあるインデツ
クスによつて決定されるという事実を利用してい
る。 本発明は従来の二進法カウンターにしばしば使
われる桁上りを先見する技術に等しいものを使う
混合基数カウンター(異なつた桁は異なつた基数
をもつカウンター)を実行するのに特に効率のよ
い装置に関するものである。本発明によるすぐれ
た桁上り先見装置は、それが数値またはアドレス
のシーケンスを生成するのに使われるカウンター
を内蔵するときに特に効率がよい。 この特許出願と添附図面のなかに、本発明の好
適な実施例が示され記載され、数多くのこれに代
るものおよびその変更が示唆されているが、これ
らについては詳細は述べないこと、また他の変更
と修飾が本発明の範囲内でなされることができる
ことを了解すべきである。こゝにのべるこれらの
示唆はこの技術に熟達した他の人が本発明及びそ
の原理をよりよく理解するため、またそれを種々
の形に各々が特別の場合の条件にもつとも適する
ように変更し実施することができるよう選ばれ記
載されている。 図面は本発明を利用する回路の図示される実施
例を示している。 これらの図面をみて、或要素、増分記憶装置1
4、累算器12、及び記憶装置60は本発明の特
定の実施例、即ちアドレス生成器に利用されてい
ることを理解すべきである。本発明の装置からの
信号出力のシーケンスもまた幾つもの他の用法に
利用できる。 図を参照して、アドレス生成器10は次のよう
に作動することが理解される。 所望の生成された数シーケンスは増分記憶装置
14から呼出した増分によつて加算器13によつ
て時間を合せた各段階で変更される累算器12の
レジスター11の出力と時間を合せた連続した時
間として現われる。 カウンターの状態はインデツクスのセツトまた
はカウンター・桁値記憶装置16内の連続した記
憶位置に記憶される桁値によつて表わされ、各イ
ンデツクスまたは桁の最大値はカウンターの桁制
限記憶装置18内の相当する記憶位置に記憶され
る。 操作は特定の基数のセツト:4,3,4,4,
及び重量のセツト:W0=5,W1=0,W2=0,
W3=1,W6=6を参照してもつともよく記述さ
れる。 既知の手順では、基数が4,3,4,4,であ
る4桁のカウンターで最大値から小さい値にカウ
ントする(減小モード)の最初の幾つかは次のも
のである。
は特定の機能に反しているが通常の前向きカウン
ターと同じである。 特定の基数Rjのセツトと特定の重量Wjのセツ
トに対しては、インデツクスの各セツトは結果と
して得られる数値シーケンスZの特定の要素を生
み出す。 本発明の主な目的は演算装置ならびに以前の装
置より速く数シーケンスの或タイプを生成しまた
はこれまでの装置の場合よりも回路の複雑性をよ
り少なくした高速にそのようなシーケンスを生成
する方法を提示することである。 そのうえまた、下記の記載はカウンターの減小
するオペレーシヨンに関して行なうことが理解さ
れるべきである。この明細書を読んで、同等の手
順がカウンターの増分オペレーシヨンにも適用さ
れることが明白である筈である。増加するモード
はカウンターの第2の部分を全体としてのカウン
ターとして代替を認めることを許す状態にセツト
することゝ共に、桁の最大値が最小値(通常ゼ
ロ)で表わされるモードであることが理解される
であろう。 本発明の特許出願者はカウンターの各桁値が2
つの部分に記憶される減小するオペレーシヨン・
モードを用いて記載されたカウンターの装態を提
示した。1つの部分は、桁値がゼロである場合は
最大の桁値を表わす状態はゼロの状態におきかえ
られる場合をのぞいて、桁値それ自身を示す。第
2の部分は、もし第1の部分が桁値自身を示すな
らばゼロであり、もし最大桁値が前記のように第
1の部分で“0”に代替されたとき“1”であ
る。この文脈では“0”及び“1”はデイジタ
ル・ロジツクの用語での反対のロジカルな状態を
記述するのに使われる言語だけを意味する。 この装置はカウンター装置の両方の状態に対す
る増加するまたは減小する装置と、選ばれた増分
(正の、負のまたはゼロ)を加えることにより、
値Zの数的シーケンスを生成する装置を含む。そ
れに加えて、数のシーケンスを生成するよりもむ
しろカウンター装置は、機械的及び光学的機器の
制御を含む事件のハードウエヤ作動シーケンス用
信号の生成に利用されることができる。 実際には、本発明はデータ処理と配列処理装置
のアドレス生成回路に有用であるので、そのよう
な数値の生成に特別の価値を見出す。そのような
装値では、数のシーケンスは、上述のように多種
状態のカウンターを利用して始めの値に連続した
増分または減小を与えることによつて生成される
ことができるであろう。そのような装置では、カ
ウンター状態は増分を選ぶことに使用され、選ば
れた増分はシーケンスの前のメンバーに加えられ
て次のシーケンスのメンバーを作る。 本発明の1つの価値ある実施例では、正しい増
分(即ちZの2つの続いた値の差)はカウンター
装置の第1の部分に基ずくのではなくたゞ前述の
ようにカウンター装置の第2の部分に基ずいてい
る。 そのような実施例では、本発明は結果として得
られた数のシーケンスで、どのような2つの連続
するシーケンスでも要素の差は全くインデツクス
値の相当する引き続いたセツトになつて決定され
る、より詳しく云えばインデツクス値の2つの引
き続いたセツトの間で異る一番左にあるインデツ
クスによつて決定されるという事実を利用してい
る。 本発明は従来の二進法カウンターにしばしば使
われる桁上りを先見する技術に等しいものを使う
混合基数カウンター(異なつた桁は異なつた基数
をもつカウンター)を実行するのに特に効率のよ
い装置に関するものである。本発明によるすぐれ
た桁上り先見装置は、それが数値またはアドレス
のシーケンスを生成するのに使われるカウンター
を内蔵するときに特に効率がよい。 この特許出願と添附図面のなかに、本発明の好
適な実施例が示され記載され、数多くのこれに代
るものおよびその変更が示唆されているが、これ
らについては詳細は述べないこと、また他の変更
と修飾が本発明の範囲内でなされることができる
ことを了解すべきである。こゝにのべるこれらの
示唆はこの技術に熟達した他の人が本発明及びそ
の原理をよりよく理解するため、またそれを種々
の形に各々が特別の場合の条件にもつとも適する
ように変更し実施することができるよう選ばれ記
載されている。 図面は本発明を利用する回路の図示される実施
例を示している。 これらの図面をみて、或要素、増分記憶装置1
4、累算器12、及び記憶装置60は本発明の特
定の実施例、即ちアドレス生成器に利用されてい
ることを理解すべきである。本発明の装置からの
信号出力のシーケンスもまた幾つもの他の用法に
利用できる。 図を参照して、アドレス生成器10は次のよう
に作動することが理解される。 所望の生成された数シーケンスは増分記憶装置
14から呼出した増分によつて加算器13によつ
て時間を合せた各段階で変更される累算器12の
レジスター11の出力と時間を合せた連続した時
間として現われる。 カウンターの状態はインデツクスのセツトまた
はカウンター・桁値記憶装置16内の連続した記
憶位置に記憶される桁値によつて表わされ、各イ
ンデツクスまたは桁の最大値はカウンターの桁制
限記憶装置18内の相当する記憶位置に記憶され
る。 操作は特定の基数のセツト:4,3,4,4,
及び重量のセツト:W0=5,W1=0,W2=0,
W3=1,W6=6を参照してもつともよく記述さ
れる。 既知の手順では、基数が4,3,4,4,であ
る4桁のカウンターで最大値から小さい値にカウ
ントする(減小モード)の最初の幾つかは次のも
のである。
【表】
このようにして従来の技術では、最初の4つの
カウントに対してはもつとも速く変化するインデ
ツクスまたは桁だけが変化するが、5つ目のカウ
ントでは、次の最も速く変化する桁もまた変化す
る。既知の装置では、そのような多様桁値変化は
1つ以上の記憶の位置の内容を変えることを要求
し、結果として余分のコントロール回路を要求し
カウントする操作をおそくするであろう。 本発明による装置では、多様桁変化は、カウン
ターの第2の部分にある相当するビツト、桁上り
レジスター20を“1”の状態にセツトすると共
に0のどのようなインデツクス値もそのインデツ
クスの最大値で表わす装置を設けることによつて
避けられる。 本発明の装置を使うことによつて、その代り下
記の値を生成する。
カウントに対してはもつとも速く変化するインデ
ツクスまたは桁だけが変化するが、5つ目のカウ
ントでは、次の最も速く変化する桁もまた変化す
る。既知の装置では、そのような多様桁値変化は
1つ以上の記憶の位置の内容を変えることを要求
し、結果として余分のコントロール回路を要求し
カウントする操作をおそくするであろう。 本発明による装置では、多様桁変化は、カウン
ターの第2の部分にある相当するビツト、桁上り
レジスター20を“1”の状態にセツトすると共
に0のどのようなインデツクス値もそのインデツ
クスの最大値で表わす装置を設けることによつて
避けられる。 本発明の装置を使うことによつて、その代り下
記の値を生成する。
【表】
こゝで桁は、もし桁上げ状態レジスター20の
相当するビツトが“1”であるなら、下に線が引
かれる。 本発明の例に従つて次の連続した値は以下のよ
うになるであろう。
相当するビツトが“1”であるなら、下に線が引
かれる。 本発明の例に従つて次の連続した値は以下のよ
うになるであろう。
【表】
どのような2つの連続したカウントするステツ
プのあいだでも、その装置をつかうとき、最も多
くて1つの桁が値を変え、一方これまでの技術に
よる従来のカウンターでは1つまたは1つ以上の
桁(及び或ステツプではすべての桁)が変化する
ことに注意されたい。また変化する桁は下に線が
引かれない一番右にある桁であり、また変化する
桁の右の方の桁に相当する桁上げ状態にあるすべ
てのビツトはゼロにされる、即ち変化する桁の右
にあるすべての下に線を引いた桁は取り除かれる
ことに注意されたい。 これらのルールはさらにカウンターの次の幾つ
かの連続した値によつて例示される。
プのあいだでも、その装置をつかうとき、最も多
くて1つの桁が値を変え、一方これまでの技術に
よる従来のカウンターでは1つまたは1つ以上の
桁(及び或ステツプではすべての桁)が変化する
ことに注意されたい。また変化する桁は下に線が
引かれない一番右にある桁であり、また変化する
桁の右の方の桁に相当する桁上げ状態にあるすべ
てのビツトはゼロにされる、即ち変化する桁の右
にあるすべての下に線を引いた桁は取り除かれる
ことに注意されたい。 これらのルールはさらにカウンターの次の幾つ
かの連続した値によつて例示される。
【表】
第1図を参照して、カウンター桁値記憶装置1
6は1つの記憶する位置(図式的に31,32,
33、及び34に示される)をカウンターの各桁
に対して含み、その記憶する位置はその桁の現在
の値を表わすデータを含んでいる。 カウンター桁限界記憶装置18は等しい数の記
憶する位置をもち、カウンター桁値記憶装置内に
ある桁値の位置に対応する位置(図示的に41,
42,43及び44で示される)内の各桁の最大
値を表わす状態を記憶している。桁上げレジスタ
ー20はカウンターの各桁に対して1ビツトを有
し、また桁アドレス・レジスター22はカウンタ
ーの次のステツプで変更されるべき桁の数で本質
的である数を含んでいる。この数はカウンター桁
値記憶装置16内及び変更すべき桁に対する現在
の値と最大値のカウンター桁制限記憶装置の位置
を指す。アドレス生成に使用されるときは桁アド
レス・レジスター22の内容はまた、現在及び次
のカウンター値の間にある最終の結果となる数シ
ーケンス値が変化する量を含む増分記憶装置14
内にある対応する位置(それらの1つは図式的に
51,52,53及び54に示される)を指す。
オペレーシヨンの前に、幾つかの記憶装置とレジ
スターの内容は補器によつてトリガーされねばな
らない。 下に向つてのカウントに使われるときは、カウ
ンター桁値記憶装置18内の各桁はその最大値に
トリガーされ、桁アドレス・レジスター22はト
リガされてもつとも速く変化する桁(一番右にあ
る桁)を指し、桁上りレジスター20はすべて0
にセツトされる。累算器レジスター11はW0の
値にセツトされる。 K番目の桁またはインデツクスに相当する増分
記憶装置14内の位置は方程式Bに示されるよう
に次の値にトリガーされる。 (Ikはインデツクス値Xkと関連するZ(方程式A
をみよ)の値に対する増分に等しい。) 基数の4,3,4,4のセツト及び増分を例示
するためえらばれた重量は次の通りである。 I1=2,I2=6,I3=5,I4=2 次のカウンター状態に達しまた結果として得ら
れる数シーケンスの次の値を生成するためには、
次のような事が起る。 1 増分記憶装置が桁アドレス・レジスター22
によつて識別された位置で読まれ、増分読みと
りは結果として起る数シーケンスの次の値を創
るため累算器レジスター11の内容に加えられ
る。 2 カウンター桁制限記憶装置18は桁アドレ
ス・レジスター22によつて指される位置で読
まれる。 3 カウンター桁値記憶装置16は桁アドレス・
レジスター22によつて指される位置で読ま
れ、読んだ値は常数1と比較器21によつて比
較される。 もし値が1でないときは、 a 読んだ値から1を引いた値(加算器23によ
つて計算される)はカウンター値記憶装置16
内にある同じ場所に返して記憶される。 b 読まれた桁に相当するビツトの右にある桁上
げ状態レジスター20内のすべての0でない
(もしあるとして)すべてのビツトは払われる。 c 桁アドレス・レジスター22はカウンターの
最小の有効桁を指すようにセツトされる。 もし、カウンター桁値記憶装置から読まれる値
が1であるならば、 d カウンター桁制限記憶装置18の相当する位
置から読まれた最大桁値はカウンター桁値記憶
装置16の相当する位置に書きこまれる。 e 読まれた桁に相当する桁上げ状態レジスター
20内のビツトは1にセツトされ、そのビツト
の右にある桁上げ状態レジスター20内のすべ
ての0でないビツト(もしあるとして)は払わ
れる。そして、 f 桁アドレス・レジスター22は最小有効ビツ
トから最大有効ビツトを走査するとき遭遇する
第2の0を含む桁上り状態レジスター20のビ
ツトに相当するカウンター桁を指すようセツト
される。 上述の桁上り状態レジスター20と桁アドレ
ス・レジスター22を更新することは優先符号器
回路または読出し専用記憶装置によつて、または
データ処理機器の技術に熟達した人に知られてい
る他の装置によつて行なわれることができる。 セレクター19,39及び49は夫々上記の
a),b)及びd),b)及びe)、及びc)及び
f)の間に夫々比較器21の出力によつて選ぶ機
能をもつている。 もし本発明の装置が同じ数シーケンスをカウン
ター値が最後の値から返つて最初の値に(上例で
は3 2 3 3から3233に)再循環するように繰返し
生成することに使われるときは、カウンターに余
分の桁が加えられる。この桁の基数は重要でな
く、その重量Wk+1は数シーケンスの所望の継続
に基ずいて選ばれる。上記の手順3e)はこの桁に
相当する桁上り状態20のビツトが決定して1に
セツトされないようこの桁に関して変更されるの
である。 累算器レジスター11の出力、即ちアドレスの
シーケンスはそこで特定の用法に対して望まれる
記憶装置60に入力されるアドレスとして利用さ
れる。 各々の可能入力に対するアドレス符号器と桁上
り状態符号器の出力を示すことによつてそれらを
説明することが便利である。 1 もし符号器26への入力(桁上り状態レジス
ター20から)がその最小有効ビツトとして0
をもち少なくとももう1つの0を持つならば、
符号器26の出力は右から走査して決定される
桁上りレジスターの第2の0に相当するカウン
ター桁を指す値である。(かくして、もし符号
器26からの第2の“0”が右から3番目のビ
ツトであるならば、符号器26の出力はその位
置例えば“3”を表わす。) 2 もし入力の1番右のビツト位置が1であるな
らば、出力はカウンターのもつと小さい有数桁
を指す値である。 3 もし最も小さい入力のビツトが“0”で、す
べての残りのビツトが“1”であるならば、出
力はカウンター・シーケンスが完了したことを
示す値である。継続した数シーケンスの生成が
望まれる場合は、カウンターの最も大きい有効
桁に相当する桁上り状態レジスターのビツトは
決して“1”にセツトされない、よつてカウン
トすることは停止することはない。 桁上り状態符号器A28及び桁上り状態符号器
B29はそれらの入力として、二進法によつて表
わせることのできる桁上り状態レジスター20の
状態をもつ。これらの符号器は両者ともセレクタ
ー20Sを経て桁上り状態レジスター内にロード
されることのできる出力を生成し、かくして、こ
れらの符号器のオペレーシヨンは桁上り状態レジ
スターのビツトの状態の変更として説明すること
ができるであろう。 桁上り状態符号器A28は次のように作動する
であろう。入力の一番右にあるゼロ・ビツトは走
査によつて見出される。出力では、1、この一番
右側にある0の右にあるすべてのビツトは0にセ
ツトされる、そして2、一番右にある0を含んで
その左にあるすべてのビツト(0または1)は最
初の入力状態の出力である。 桁上り状態符号器B29は、それが一番右にあ
る0(入力)もまたその出力で1によつて代替さ
れることを規定することを除いて、桁上り状態符
号器Aと同じように作動する。 セレクター16S,22S及び20Sは夫々カ
ウンター桁値記憶装置16、桁アドレス・レジス
ター22及び桁上り状態レジスター20への入力
を選ぶのに利用される。入力は外部源(実際のオ
ペレーシヨンに先だつて適当な値をトリガーする
ことのための)から選ばれるかまたはカウンタ
ー・オペレーシヨンのあいだこゝに記載したカウ
ンター10の回路要素から選ばれる。 クロツク40はこの分野の技術では知られたも
のであり、レジスターをしてその出力状態を変更
させる信号である。 以上から明らかなように、従来の計算装置より
も回路構成が複雑でなく、そして速い速度で数字
シーケンスを発生する計算装置とそれの操作方法
とが本発明により提供されたのである。 本発明は、従来のバイナリカウンタでしばしば
利用されている「桁上げ先見」技術と同じものを
使用した混合基数カウンタを含む効率的な装置を
扱つている。カウンタを使用して一連の数値もし
くはアドレスを発生するとき、この優れた「桁上
げ先見」装置、すなわちカウンタの第2の部分は
2つの続く数値もしくはアドレスの間の増分も決
定する。それ故、カウンタの各桁の値が2つの部
分に蓄積されるデジタル計算装置に使用されるマ
ルチ・デイジツト、混合ベースもしくは混合基数
カウンタが提供されたのである。ある例外的な場
合を除いて第1の部分はノーマルな数値であり、
そしてバイナリー1であるという例外的な場合を
除いて第2の部分は零である。この例外的な場合
とはカウンタの数が表している値が最終の桁値で
ある、すなわちカウンタが漸増しているときは最
大の桁値、又はカウンタが漸減しているときは零
値であるときである。ノーマルな最終桁値が零で
ある漸減カウンタの場合においては、カウンタの
第1の部分において各零値はその桁値で対応する
最大桁値に置換されるが、カウンタの第2の部分
はカウンタの第1の部分のどの桁でその置換が生
じたかを決定する。この迅速に作動するカウンタ
はいかなる計数状態においても一つの桁値の変化
を経験し、そして適正な増分がカウンタの第2の
部分だけの状態に基づいている順次の増分の追加
によつてアドレスのシーケンスを発生するのに使
用できる。 特許請求の範囲はこゝに述べた発明の包括的な
及び特別の特徴のすべてを網羅することを意図す
るものでありまたそれらの特徴の間に入ると云わ
れるであろう本発明の範囲のすべてを述べたもの
である。
6は1つの記憶する位置(図式的に31,32,
33、及び34に示される)をカウンターの各桁
に対して含み、その記憶する位置はその桁の現在
の値を表わすデータを含んでいる。 カウンター桁限界記憶装置18は等しい数の記
憶する位置をもち、カウンター桁値記憶装置内に
ある桁値の位置に対応する位置(図示的に41,
42,43及び44で示される)内の各桁の最大
値を表わす状態を記憶している。桁上げレジスタ
ー20はカウンターの各桁に対して1ビツトを有
し、また桁アドレス・レジスター22はカウンタ
ーの次のステツプで変更されるべき桁の数で本質
的である数を含んでいる。この数はカウンター桁
値記憶装置16内及び変更すべき桁に対する現在
の値と最大値のカウンター桁制限記憶装置の位置
を指す。アドレス生成に使用されるときは桁アド
レス・レジスター22の内容はまた、現在及び次
のカウンター値の間にある最終の結果となる数シ
ーケンス値が変化する量を含む増分記憶装置14
内にある対応する位置(それらの1つは図式的に
51,52,53及び54に示される)を指す。
オペレーシヨンの前に、幾つかの記憶装置とレジ
スターの内容は補器によつてトリガーされねばな
らない。 下に向つてのカウントに使われるときは、カウ
ンター桁値記憶装置18内の各桁はその最大値に
トリガーされ、桁アドレス・レジスター22はト
リガされてもつとも速く変化する桁(一番右にあ
る桁)を指し、桁上りレジスター20はすべて0
にセツトされる。累算器レジスター11はW0の
値にセツトされる。 K番目の桁またはインデツクスに相当する増分
記憶装置14内の位置は方程式Bに示されるよう
に次の値にトリガーされる。 (Ikはインデツクス値Xkと関連するZ(方程式A
をみよ)の値に対する増分に等しい。) 基数の4,3,4,4のセツト及び増分を例示
するためえらばれた重量は次の通りである。 I1=2,I2=6,I3=5,I4=2 次のカウンター状態に達しまた結果として得ら
れる数シーケンスの次の値を生成するためには、
次のような事が起る。 1 増分記憶装置が桁アドレス・レジスター22
によつて識別された位置で読まれ、増分読みと
りは結果として起る数シーケンスの次の値を創
るため累算器レジスター11の内容に加えられ
る。 2 カウンター桁制限記憶装置18は桁アドレ
ス・レジスター22によつて指される位置で読
まれる。 3 カウンター桁値記憶装置16は桁アドレス・
レジスター22によつて指される位置で読ま
れ、読んだ値は常数1と比較器21によつて比
較される。 もし値が1でないときは、 a 読んだ値から1を引いた値(加算器23によ
つて計算される)はカウンター値記憶装置16
内にある同じ場所に返して記憶される。 b 読まれた桁に相当するビツトの右にある桁上
げ状態レジスター20内のすべての0でない
(もしあるとして)すべてのビツトは払われる。 c 桁アドレス・レジスター22はカウンターの
最小の有効桁を指すようにセツトされる。 もし、カウンター桁値記憶装置から読まれる値
が1であるならば、 d カウンター桁制限記憶装置18の相当する位
置から読まれた最大桁値はカウンター桁値記憶
装置16の相当する位置に書きこまれる。 e 読まれた桁に相当する桁上げ状態レジスター
20内のビツトは1にセツトされ、そのビツト
の右にある桁上げ状態レジスター20内のすべ
ての0でないビツト(もしあるとして)は払わ
れる。そして、 f 桁アドレス・レジスター22は最小有効ビツ
トから最大有効ビツトを走査するとき遭遇する
第2の0を含む桁上り状態レジスター20のビ
ツトに相当するカウンター桁を指すようセツト
される。 上述の桁上り状態レジスター20と桁アドレ
ス・レジスター22を更新することは優先符号器
回路または読出し専用記憶装置によつて、または
データ処理機器の技術に熟達した人に知られてい
る他の装置によつて行なわれることができる。 セレクター19,39及び49は夫々上記の
a),b)及びd),b)及びe)、及びc)及び
f)の間に夫々比較器21の出力によつて選ぶ機
能をもつている。 もし本発明の装置が同じ数シーケンスをカウン
ター値が最後の値から返つて最初の値に(上例で
は3 2 3 3から3233に)再循環するように繰返し
生成することに使われるときは、カウンターに余
分の桁が加えられる。この桁の基数は重要でな
く、その重量Wk+1は数シーケンスの所望の継続
に基ずいて選ばれる。上記の手順3e)はこの桁に
相当する桁上り状態20のビツトが決定して1に
セツトされないようこの桁に関して変更されるの
である。 累算器レジスター11の出力、即ちアドレスの
シーケンスはそこで特定の用法に対して望まれる
記憶装置60に入力されるアドレスとして利用さ
れる。 各々の可能入力に対するアドレス符号器と桁上
り状態符号器の出力を示すことによつてそれらを
説明することが便利である。 1 もし符号器26への入力(桁上り状態レジス
ター20から)がその最小有効ビツトとして0
をもち少なくとももう1つの0を持つならば、
符号器26の出力は右から走査して決定される
桁上りレジスターの第2の0に相当するカウン
ター桁を指す値である。(かくして、もし符号
器26からの第2の“0”が右から3番目のビ
ツトであるならば、符号器26の出力はその位
置例えば“3”を表わす。) 2 もし入力の1番右のビツト位置が1であるな
らば、出力はカウンターのもつと小さい有数桁
を指す値である。 3 もし最も小さい入力のビツトが“0”で、す
べての残りのビツトが“1”であるならば、出
力はカウンター・シーケンスが完了したことを
示す値である。継続した数シーケンスの生成が
望まれる場合は、カウンターの最も大きい有効
桁に相当する桁上り状態レジスターのビツトは
決して“1”にセツトされない、よつてカウン
トすることは停止することはない。 桁上り状態符号器A28及び桁上り状態符号器
B29はそれらの入力として、二進法によつて表
わせることのできる桁上り状態レジスター20の
状態をもつ。これらの符号器は両者ともセレクタ
ー20Sを経て桁上り状態レジスター内にロード
されることのできる出力を生成し、かくして、こ
れらの符号器のオペレーシヨンは桁上り状態レジ
スターのビツトの状態の変更として説明すること
ができるであろう。 桁上り状態符号器A28は次のように作動する
であろう。入力の一番右にあるゼロ・ビツトは走
査によつて見出される。出力では、1、この一番
右側にある0の右にあるすべてのビツトは0にセ
ツトされる、そして2、一番右にある0を含んで
その左にあるすべてのビツト(0または1)は最
初の入力状態の出力である。 桁上り状態符号器B29は、それが一番右にあ
る0(入力)もまたその出力で1によつて代替さ
れることを規定することを除いて、桁上り状態符
号器Aと同じように作動する。 セレクター16S,22S及び20Sは夫々カ
ウンター桁値記憶装置16、桁アドレス・レジス
ター22及び桁上り状態レジスター20への入力
を選ぶのに利用される。入力は外部源(実際のオ
ペレーシヨンに先だつて適当な値をトリガーする
ことのための)から選ばれるかまたはカウンタ
ー・オペレーシヨンのあいだこゝに記載したカウ
ンター10の回路要素から選ばれる。 クロツク40はこの分野の技術では知られたも
のであり、レジスターをしてその出力状態を変更
させる信号である。 以上から明らかなように、従来の計算装置より
も回路構成が複雑でなく、そして速い速度で数字
シーケンスを発生する計算装置とそれの操作方法
とが本発明により提供されたのである。 本発明は、従来のバイナリカウンタでしばしば
利用されている「桁上げ先見」技術と同じものを
使用した混合基数カウンタを含む効率的な装置を
扱つている。カウンタを使用して一連の数値もし
くはアドレスを発生するとき、この優れた「桁上
げ先見」装置、すなわちカウンタの第2の部分は
2つの続く数値もしくはアドレスの間の増分も決
定する。それ故、カウンタの各桁の値が2つの部
分に蓄積されるデジタル計算装置に使用されるマ
ルチ・デイジツト、混合ベースもしくは混合基数
カウンタが提供されたのである。ある例外的な場
合を除いて第1の部分はノーマルな数値であり、
そしてバイナリー1であるという例外的な場合を
除いて第2の部分は零である。この例外的な場合
とはカウンタの数が表している値が最終の桁値で
ある、すなわちカウンタが漸増しているときは最
大の桁値、又はカウンタが漸減しているときは零
値であるときである。ノーマルな最終桁値が零で
ある漸減カウンタの場合においては、カウンタの
第1の部分において各零値はその桁値で対応する
最大桁値に置換されるが、カウンタの第2の部分
はカウンタの第1の部分のどの桁でその置換が生
じたかを決定する。この迅速に作動するカウンタ
はいかなる計数状態においても一つの桁値の変化
を経験し、そして適正な増分がカウンタの第2の
部分だけの状態に基づいている順次の増分の追加
によつてアドレスのシーケンスを発生するのに使
用できる。 特許請求の範囲はこゝに述べた発明の包括的な
及び特別の特徴のすべてを網羅することを意図す
るものでありまたそれらの特徴の間に入ると云わ
れるであろう本発明の範囲のすべてを述べたもの
である。
添附図は本発明の推奨実事例を示すブロツク図
である。 図において、10……実施例、11……レジス
ター、13……加算器、14……増分記憶装置、
16……カウント桁値記憶装置、16S……セレ
クター、18……カウンター桁制限記憶装置、1
9……セレクター、20……桁上り状態レジスタ
ー、20S……セレクター、21……コンピユー
ター、22……桁アドレス・レジスター、23…
…加算器、26……桁アドレス・符号器、28…
…桁上り状態符号器“A”、29……桁上り状態
符号器“B”、39……セレクター、49……セ
レクター、a……外部メモリー・ロード源、b…
…シーケンス終了指示、c……最小有効桁指示。
である。 図において、10……実施例、11……レジス
ター、13……加算器、14……増分記憶装置、
16……カウント桁値記憶装置、16S……セレ
クター、18……カウンター桁制限記憶装置、1
9……セレクター、20……桁上り状態レジスタ
ー、20S……セレクター、21……コンピユー
ター、22……桁アドレス・レジスター、23…
…加算器、26……桁アドレス・符号器、28…
…桁上り状態符号器“A”、29……桁上り状態
符号器“B”、39……セレクター、49……セ
レクター、a……外部メモリー・ロード源、b…
…シーケンス終了指示、c……最小有効桁指示。
Claims (1)
- 【特許請求の範囲】 1 一つ以上の数シーケンスにおいて各数シーケ
ンスの基数が異なることがあり、各数シーケンス
の値が別個に、そしてすべてのシーケンスの全体
の値が第1と第2のカウンター部分の結合状態に
より表されているようにした一つ以上の数シーケ
ンスを有する数を計数する漸減カウンタ装置にお
いて、 A (1)前記の数シーケンスの桁値が少なくとも一
つの前記の数シーケンスの最小値でないときは
各数シーケンスの数値の状態を示し、そして(2)
前記の数シーケンスの桁値が数シーケンスの最
小値であるときは数シーケンスの最大値の状態
を示す第1のカウンタ部分手段16s,16,
18,21,23,19,22s,22、 B 前記の数シーケンスの桁値がそれの最小値に
等しいかどうかを示す状態にあると、各数シー
ケンスについて、「極」値部分である第2のカ
ウンタ部分手段20s,20,28,29,4
9、 C 計数されている数のすべての数シーケンスの
各桁値の漸減値を表す出力手段11、及び D 前記の第1のカウンタ部分と第2のカウンタ
部分の状態を前記の出力手段11内へ結合する
手段26,39 を備えることを特徴とする漸減カウンタ装置。 2 漸減カウンタ装置が混合基数カウンタである
請求項1に記載の漸減カウンタ装置。 3 一つ以上の数シーケンスにおいて各数シーケ
ンスの基数が異なることがあり、各数シーケンス
の値が別個に、そしてすべてのシーケンスの全体
の値が第1と第2のカウンター部分の結合状態に
より表されているようにした一つ以上の数シーケ
ンスを有する数を計数するカウンタ装置におい
て、 A (1)前記の数シーケンスの桁値が少なくとも一
つの前記の数シーケンスの最大値でないときは
各数シーケンスの数値の状態を示し、そして(2)
前記の数シーケンスの桁値が数シーケンスの最
大値であるときは数シーケンスの最小値の状態
を示す第1のカウンタ部分手段16s,16,
18,21,23,19,22s,22、 B 前記の数シーケンスの桁値がそれの最大値に
等しいかどうかを示す状態にあると、各数シー
ケンスについて、「極」値部分である第2のカ
ウンタ部分手段20s,20,28,29,4
9、 C 計数されている数のすべての数シーケンスの
各桁値の値を表す出力手段11、及び D 前記の第1のカウンタ部分と第2のカウンタ
部分の状態を前記の出力手段11内へ結合する
手段26,39 を備えることを特徴とするカウンタ装置。 4 カウンタ装置が混合基数カウンタである請求
項3に記載の漸減カウンタ装置。 5 A 一つ以上の数シーケンスにおいて各数シ
ーケンスの基数が異なることがあり、各数シー
ケンスの値が別個に、そしてすべてのシーケン
スの全体の値が第1と第2のカウンター部分の
結合状態により表されているようにした一つ以
上の数シーケンスを有する数を計数する漸減カ
ウンタ装置であつて、(1)前記の数シーケンスの
桁値が少なくとも一つの前記の数シーケンスの
最小値でないときは各数シーケンスの数値の状
態を示し、そして(2)前記の数シーケンスの桁値
が数シーケンスの最小値であるときは数シーケ
ンスの最大値の状態を示す第1のカウンタ部分
手段16s,16,18,21,23,19,
22s,22、前記の数シーケンスの桁値がそ
れの最小値に等しいかどうかを示す状態にある
と、各数シーケンスについて、「極」値部分で
ある第2のカウンタ部分手段20s,20,2
8,29,49、計数されている数のすべての
数シーケンスの各桁値の漸減値を表す出力手段
11、及び前記の第1のカウンタ部分と第2の
カウンタ部分の状態を前記の出力手段11内へ
結合する手段26,39を備える漸減カウンタ
装置、 B このカウンタ装置によつて発生された各数の
増分毎にその増分を蓄積するため前記の出力手
段へ接続された記憶手段14、そして C 前記の数からアドレスを発生するため前記の
記憶手段へ接続された累算記録手段12,13 を備えることを特徴とするアドレス生成器。 6 A 一つ以上の数シーケンスにおいて各数シ
ーケンスの基数が異なることがあり、各数シー
ケンスの値が別個に、そしてすべてのシーケン
スの全体の値が第1と第2のカウンター部分の
結合状態により表されているようにした一つ以
上の数シーケンスを有する数を計数するカウン
タ装置であつて、(1)前記の数シーケンスの桁値
が少なくとも一つの前記の数シーケンスの最大
値でないときは各数シーケンスの数値の状態を
示し、そして(b)前記の数シーケンスの桁値が前
記の数シーケンスの最大値であるとき数シーケ
ンスの最小値の状態を示す第1のカウンタ部分
手段16s,16,18,21,23,19,
22s,22、(2)前記の数シーケンスの桁値が
それの最大値に等しいかどうかを示す状態にあ
ると、各数シーケンスについて、「極」値部分
である第2のカウンタ部分手段20s,20,
28,29,49、(3)計数されている数のすべ
ての数シーケンスの各桁値の値を表す出力手段
11、及び(4)前記の第1のカウンタ部分と第2
のカウンタ部分の状態を前記の出力手段11内
へ結合する手段26,39を備えるカウンタ装
置、 B このカウンタ装置によつて発生された各数の
増分毎にその増分を蓄積するため前記の出力手
段へ接続された記憶手段14、そして C 前記の数からアドレスを発生するため前記の
記憶手段へ接続された累算記録手段12,13 を備えることを特徴とするアドレス生成器。 7 一つ以上の数シーケンスにおいて各数シーケ
ンスの基数が異なることがあり、各数シーケンス
の値が別個に、そしてすべてのシーケンスの全体
の値が第1と第2のカウンター部分の結合状態に
より表されているようにした一つ以上の数シーケ
ンスを有する数を計数する漸減カンウタ装置を操
作する方法において、 A (1)前記の数シーケンスの桁値がシーケンスの
最小値でないときは各数シーケンスの数値を、
そして(2)前記の数シーケンスの桁値がシーケン
スの最小値であるときは数シーケンスの最大値
を、第1のカウンタ部分で、示す段階、 B 前記の数シーケンスの桁値がそれの最小値に
等しいかどうかを、第2のカウンタ部分で、示
す段階そして C 漸減カウンタ装置からの前記の第1と第2の
カウンタ部分の状態を結合して、計数されてい
る数のすべての数シーケンスの各桁値の漸減値
を表す段階 を備えたことを特徴とする漸減カウンタ装置の操
作方法。 8 一つ以上の数シーケンスにおいて各数シーケ
ンスの基数が異なることがあり、各数シーケンス
の値が別個に、そしてすべてのシーケンスの全体
の値が第1と第2のカウンター部分の結合状態に
より表されているようにした一つ以上の数シーケ
ンスを有する数を計数する漸増カンウタ装置を操
作する方法において、 A (1)前記の数シーケンスの桁値がシーケンスの
最大値でないときは各数シーケンスの数値を、
そして(2)前記の数シーケンスの桁値がシーケン
スの最大値であるときは数シーケンスの最小値
を、第1のカウンタ部分で、示す段階、 B 前記の数シーケンスの桁値がそれの最大値に
等しいかどうかを、第2のカウンタ部分で、示
す段階そして C 漸増カウンタ装置からの前記の第1と第2の
カウンタ部分の状態を結合して、計数されてい
る数のすべての数シーケンスの各桁値の漸増値
を表す段階 を備えたことを特徴とする漸増カウンタ装置の操
作方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US463936 | 1983-02-04 | ||
| US06/463,936 US4751631A (en) | 1983-02-04 | 1983-02-04 | Apparatus for fast generation of signal sequences |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59188790A JPS59188790A (ja) | 1984-10-26 |
| JPH0468656B2 true JPH0468656B2 (ja) | 1992-11-04 |
Family
ID=23841875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59018176A Granted JPS59188790A (ja) | 1983-02-04 | 1984-02-03 | シグナルシ−ケンス高速生成装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4751631A (ja) |
| JP (1) | JPS59188790A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07120267B2 (ja) * | 1987-03-04 | 1995-12-20 | 日本電信電話株式会社 | カウンタ回路 |
| US5172313A (en) * | 1987-12-11 | 1992-12-15 | Schumacher Billy G | Computerized management system |
| KR100243100B1 (ko) * | 1997-08-12 | 2000-02-01 | 정선종 | 다수의 주프로세서 및 보조 프로세서를 갖는 프로세서의구조 및 보조 프로세서 공유 방법 |
| DE60328058D1 (de) | 2002-04-08 | 2009-07-30 | Yamaha Motor Co Ltd | Motor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3849635A (en) * | 1973-04-12 | 1974-11-19 | Rca Corp | High speed programmable counter |
| US3943495A (en) * | 1973-12-26 | 1976-03-09 | Xerox Corporation | Microprocessor with immediate and indirect addressing |
| JPS5552581A (en) * | 1978-10-11 | 1980-04-17 | Advantest Corp | Pattern generator |
| US4442519A (en) * | 1982-03-05 | 1984-04-10 | International Business Machines Corporation | Memory address sequence generator |
| US4538235A (en) * | 1982-08-19 | 1985-08-27 | Rockwell International Corporation | Microcomputer retriggerable interval counter |
-
1983
- 1983-02-04 US US06/463,936 patent/US4751631A/en not_active Expired - Fee Related
-
1984
- 1984-02-03 JP JP59018176A patent/JPS59188790A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59188790A (ja) | 1984-10-26 |
| US4751631A (en) | 1988-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0047440A1 (en) | Shift circuit | |
| JPH077385B2 (ja) | データ処理装置 | |
| US4916658A (en) | Dynamic buffer control | |
| SE465393B (sv) | Adressprocessor foer en signalprocessor | |
| JPS648856B2 (ja) | ||
| US4583199A (en) | Apparatus for aligning and packing a first operand into a second operand of a different character size | |
| US4866651A (en) | Method and circuit arrangement for adding floating point numbers | |
| SE424581B (sv) | Metod och anordning for adressering av ett minne | |
| JPH0468656B2 (ja) | ||
| US5339267A (en) | Preprocessor of division device employing high radix division system | |
| US4758975A (en) | Data processor capable of processing floating point data with exponent part of fixed or variable length | |
| US3223831A (en) | Binary division apparatus | |
| US6240540B1 (en) | Cyclic redundancy check in a computer system | |
| JP3421933B2 (ja) | 演算処理装置及び電子計算機 | |
| US4947358A (en) | Normalizer for determining the positions of bits that are set in a mask | |
| JPH024944B2 (ja) | ||
| SE456051B (sv) | Digital processoranordning anordnad for pipeline-databehandlingsoperationer | |
| US3359542A (en) | Variable length address compouter | |
| JPS642970B2 (ja) | ||
| JP3105577B2 (ja) | 分割積型乗算装置 | |
| SU590736A1 (ru) | Множительно-делительное устройство | |
| AU634781B2 (en) | Normalizer | |
| JP2590866B2 (ja) | データ検索装置 | |
| JPH0588887A (ja) | データ処理装置 | |
| JP2606580B2 (ja) | 数値データ演算方法 |