Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH046963B2 - - Google Patents
[go: Go Back, main page]

JPH046963B2 - - Google Patents

Info

Publication number
JPH046963B2
JPH046963B2 JP57181304A JP18130482A JPH046963B2 JP H046963 B2 JPH046963 B2 JP H046963B2 JP 57181304 A JP57181304 A JP 57181304A JP 18130482 A JP18130482 A JP 18130482A JP H046963 B2 JPH046963 B2 JP H046963B2
Authority
JP
Japan
Prior art keywords
sequence
section
input
address
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57181304A
Other languages
Japanese (ja)
Other versions
JPS5971517A (en
Inventor
Masashi Isozaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57181304A priority Critical patent/JPS5971517A/en
Publication of JPS5971517A publication Critical patent/JPS5971517A/en
Publication of JPH046963B2 publication Critical patent/JPH046963B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Program-control systems
    • G05B19/02Program-control systems electric
    • G05B19/04Program control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/056Programming the PLC
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/11Plc I-O input output
    • G05B2219/1162Forcing I-O

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】 本発明はシーケンスデバツグ装置に係り、特に
シーケンス制御装置にシーケンスプログラムを書
き込み、あるいはシーケンス制御装置からシーケ
ンスプログラムを読み出し、更には動作状態モニ
タ等を行なうシーケンスデバツグ装置に関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a sequence debugging device, and more particularly to a sequence debugging device that writes a sequence program into a sequence control device, reads a sequence program from a sequence control device, and further monitors operating conditions. It is something.

従来、シーケンス制御装置に書き込んだシーケ
ースプログラムをデバツグするために用いられる
方法として次の様なものが知られている。
Conventionally, the following methods are known as methods used to debug a sea case program written in a sequence control device.

第1の方法としては、入力接点や出力コイルの
ON−OFF状態を表示する所謂ON−OFF状態の
モニタによる方法である。第2の方法としては、
シーケンス制御装置の外部入力部と入力データ記
憶部を切り離し、周辺装置から直接入力データ記
憶部にON−OFF状態を書き込み、その入力によ
り模疑運転を行なう所謂強制入力による方法であ
る。
The first method is to
This is a method using a so-called ON-OFF state monitor that displays ON-OFF states. The second method is
This is a so-called forced input method in which the external input section and the input data storage section of the sequence control device are separated, the ON-OFF state is written directly from the peripheral device to the input data storage section, and a simulated operation is performed using the input.

第1図は、従来のシーケンス制御装置及びシー
ケンス作成・デバツグ装置の構成を示すブロツク
図である。
FIG. 1 is a block diagram showing the configuration of a conventional sequence control device and sequence creation/debugging device.

シーケンス制御装置1は、外部信号が入力され
る外部入力部3、この外部入力部3からの入力デ
ータをシーケンス作成・デバツグ装置(以下単に
デバツグ装置という)2からの制御信号に従つて
記憶する入力データ記憶部4、入力データに対し
て演算処理を行なう中央演算部5、中央演算部5
で実行するプログラムを記憶するプログラム記憶
部6、演算処理された結果、出力すべきデータを
記憶する出力データ記憶部7、及び外部に信号を
出力する外部出力部8から成る。
The sequence control device 1 includes an external input section 3 to which an external signal is input, and an input section for storing input data from the external input section 3 according to a control signal from a sequence creation/debugging device (hereinafter simply referred to as a debugging device) 2. a data storage unit 4; a central calculation unit 5 that performs calculation processing on input data;
It consists of a program storage section 6 that stores programs to be executed, an output data storage section 7 that stores data to be output as a result of arithmetic processing, and an external output section 8 that outputs signals to the outside.

一方、デバツグ装置2は、オペレータ等がマニ
ユアル操作する操作部14、操作部14からの操
作信号に基いてデバツグ装置の各部分を制御する
ための制御信号を発する制御部15、入力データ
記憶部4及びプログラム記憶部4のアドレスを設
定するアドレスレジスタ16、外部入力部3から
入力データ記憶部4に入力されるデータを禁止す
るために制御部15からの制御信号に基いて禁止
信号を発生する禁止信号発生部17、入力データ
記憶部4及び出力データ記憶部7に対するデータ
の入出力を行なうデータ入出力部9、及びオブジ
エクト/ラダー変換部10、ラダー/オブジエク
ト変換部11、表示データを記憶するリフレツシ
ユメモリ12及びリフレツシユメモリ12内のデ
ータを表示する表示部13から構成される。
On the other hand, the debugging device 2 includes an operation section 14 that is manually operated by an operator or the like, a control section 15 that issues control signals for controlling each part of the debugging device based on operation signals from the operation section 14, and an input data storage section 4. and an address register 16 for setting the address of the program storage section 4, and a prohibition register that generates a prohibition signal based on a control signal from the control section 15 to prohibit data input from the external input section 3 to the input data storage section 4. A signal generation section 17, a data input/output section 9 that inputs and outputs data to and from the input data storage section 4 and the output data storage section 7, an object/ladder conversion section 10, a ladder/object conversion section 11, and a reflex section that stores display data. It is composed of a refresh memory 12 and a display section 13 that displays data in the refresh memory 12.

さて、シーケンスプログラムのデバツグを行な
う際には、操作部14からの指定によりアドレス
レジスタ16より入力データ記憶部4にアドレス
としての入力NOを与えて指定入力データを読み
出して表示部13の画面上にON−OFF状態を表
示させる。また、外部入力禁止信号発生部17よ
り禁止信号を発生して外部入力部3から入力デー
タ記憶部4への入力データの入力を禁止し、操作
部14から入力NOおよび入力データを指定し
て、強制的に入力データ記憶部4に書き込むこと
により設定された模疑入力により演算させ、シー
ケンスプログラムの動作を確認してデバツグす
る。この操作入力手順が第2図に示される。この
種の強制入力によるモニタで、例えば指定入力
XOを強制的に“1”に設定したときのON−
OFF状態のモニタ例が第3図に示される。XOの
接点は閉じており、かつ高輝度表示される。
Now, when debugging a sequence program, input NO as an address is given from the address register 16 to the input data storage section 4 according to a specification from the operation section 14, the specified input data is read out, and the data is displayed on the screen of the display section 13. Display ON-OFF status. Further, the external input prohibition signal generating section 17 generates a prohibition signal to prohibit the input of input data from the external input section 3 to the input data storage section 4, and the input NO and input data are designated from the operation section 14, By forcibly writing into the input data storage section 4, calculations are performed using the set simulated input, and the operation of the sequence program is checked and debugged. This operation input procedure is shown in FIG. In this type of forced input monitor, for example, specified input
ON- when XO is forcibly set to “1”
An example of the monitor in the OFF state is shown in FIG. The XO contact is closed and displayed with high brightness.

この様に、従来のデバツグ方法においては、
ON−OFF状態を確認したり、簡単な模擬運転で
シーケンスプログラムの1部分のみの動作をチエ
ツクすることは可能である。然し乍ら強制入力に
よるデバツグでは、一担外部入力を切り離さなけ
ればならず、外部入力を全て取り込んだ実際の運
転状態でシーケンスプログラムの1部分の入力を
マニユアルで設定して動作状態を確認してみると
いうことは出来なかつた。また、運転中は演算処
理が優先されるために、指定した出力のみを強制
的にON−OFFさせて、シーケンスの動きや、外
部機器の動きを確認してみるということも出来な
かつた。
In this way, in conventional debugging methods,
It is possible to check the ON-OFF status or check the operation of only one part of the sequence program with a simple simulation operation. However, in debugging using forced input, it is necessary to disconnect the external input, so it is recommended to manually set the input for one part of the sequence program and check the operating status in the actual operating state with all external inputs taken in. I couldn't do that. Additionally, since arithmetic processing takes priority during operation, it was not possible to forcibly turn ON and OFF only specified outputs to check the movement of the sequence or the movement of external equipment.

本発明の目的は、上記の様な従来技術の欠点を
除去し、シーケンスプログラムの1部分をマニユ
アルで模擬的に動かして動作状態を確認すること
を可能とし、かつ運転中に出力を強制的にON−
OFFさせて動作状態を確認し得るシーケンスデ
バツグ装置を提供することにある。
The purpose of the present invention is to eliminate the drawbacks of the prior art as described above, to make it possible to check the operating state by manually running a part of a sequence program in a simulated manner, and to forcibly output an output during operation. ON−
An object of the present invention is to provide a sequence debugging device that can be turned off and its operating status checked.

而して、本発明は、演算の途中結果を強制的に
“1”または“0”に設定することにより、等価
的にシーケンスの所定の位置までの接点を全て閉
の状態としたり、所定の位置を断線させたりし
て、動作状態を確認する様にしたものである。即
ち、シーケンス制御装置には、演算の途中結果を
記憶する演算用アキユームレータがあるが、この
アキユームレータ内にそれまでの演算結果を無視
して“1”又は“0”をロードする命令を設定
し、かつデバツグ装置には、シーケンス上の指定
された位置、即ち表示部で表示されたシーケンス
のカーソルで指定された位置をプログラム記憶部
上のアドレスに変換するアドレス変換部と、その
アドレスに対し前記命令のコードを発生するコー
ド発生部を設け、所定の位置のコードをこのコー
ド発生部からのコードを入れ替える様にしたもの
である。
Thus, the present invention can equivalently close all the contacts up to a predetermined position in the sequence by forcibly setting the intermediate result of the calculation to "1" or "0", or The operating condition can be checked by disconnecting the wire at the position. In other words, the sequence control device has an arithmetic accumulator that stores intermediate results of arithmetic operations, but there is an instruction to ignore the previous arithmetic results and load "1" or "0" into this accumulator. and the debugging device includes an address converter that converts a specified position on the sequence, that is, a position specified by the cursor of the sequence displayed on the display unit, to an address on the program storage unit, and A code generating section is provided for generating the code of the instruction, and the code at a predetermined position is replaced with the code from this code generating section.

以下、図面を参照して本発明の一実施例につい
て説明する。
An embodiment of the present invention will be described below with reference to the drawings.

第4図は本発明の一実施例によるシーケンス制
御装置及びシーケンス作成・デバツグ装置の構成
を示すブロツク図である。尚、第4図において、
第1図と同じ部分には同一符号が付されている。
本実施例において特徴的なことは、操作部14よ
りシーケンスのある位置までの接点をすべて閉状
態とすべく指定することができる。更に、第1図
に示したものに比べて本実施例においては、アド
レス変換部21及びオペレーシヨンコード発生部
22を有している。アドレス変換部21はプログ
ラム記憶部6内のシーケンス上の指定された位置
をアドレスするために表示部13のカーソルの絶
対アドレスを計算する。アドレス変換部21の出
力はアドレス出力部16に与えられ、プログラム
記憶部6にオペレーシヨンコードを記憶すべくア
ドレス指定する。オペレーシヨンコード発生部2
2は、中央演算部5のアキユームレータを強制的
に“1”または“0”に書き替えるためのオペレ
ーシヨンコードを発生する。発生されたオペレー
シヨンコードはデータ入出力部9に送られ、アキ
ユームレータを強制的に“1”また“0”にす
る。
FIG. 4 is a block diagram showing the configuration of a sequence control device and a sequence creation/debugging device according to an embodiment of the present invention. In addition, in Figure 4,
The same parts as in FIG. 1 are given the same reference numerals.
A feature of this embodiment is that it is possible to specify from the operation unit 14 that all contacts up to a certain position in the sequence should be in the closed state. Furthermore, compared to the one shown in FIG. 1, this embodiment has an address translation section 21 and an operation code generation section 22. The address conversion section 21 calculates the absolute address of the cursor on the display section 13 in order to address a designated position on the sequence within the program storage section 6. The output of the address conversion section 21 is given to the address output section 16, which specifies an address for storing the operation code in the program storage section 6. Operation code generator 2
2 generates an operation code for forcibly rewriting the accumulator of the central processing unit 5 to "1" or "0". The generated operation code is sent to the data input/output section 9 and forces the accumulator to be "1" or "0".

次に第5図の操作手順に従つて動作について説
明する。例えば、第6図aのようなシーケンスを
表示部13に表示しておき、操作部14より
POWERを導通させたい位置(そこまでの接点を
全て閉としたい位置)をカーソルを移動すること
により指定するとする。まず、操作部14より
POWER・ON又はOFF指定をすると、アドレス
変換部21ではカーソルの前の位置(第6図では
X1接点の位置)の絶対アドレスを計算し、プロ
グラム記憶部6の対応するオペコードを一担退避
しておき、オペレーシヨンコード発生部22より
発生された、アキユームレータを強制的に“1”
または“0”とするオペレーシヨンコードに書き
替える。第6図bは、接点X1のオペレーシヨン
コードを、強制的に、アキユームレータを“1”
とするオペレーシヨンコードに書き換えたもの
で、等価的にX1接点の次と、母線を、cの如く
短絡線31によつて短絡したのと同じとなり、
X1以前の接点が全て、閉じた場合と等価な演算
結果が得られる。即ち、X1迄の途中演算結果を
保持していたアキユームレータの内容を“1”に
変えられたためである。
Next, the operation will be explained according to the operating procedure shown in FIG. For example, a sequence like the one shown in FIG. 6a is displayed on the display section 13, and the
Assume that you specify the position where you want POWER to conduct (the position where you want all contacts up to that point to be closed) by moving the cursor. First, from the operation section 14
When POWER/ON or OFF is specified, the address converter 21 moves to the position in front of the cursor (in Fig. 6).
X1 contact position) is calculated, the corresponding operation code in the program storage unit 6 is saved, and the accumulator generated by the operation code generation unit 22 is forcibly set to “1”.
Or rewrite the operation code to "0". Figure 6b shows the operation code of contact X1 , which forces the accumulator to “1”.
This is equivalent to shorting the bus bar after the X1 contact with the shorting wire 31 as shown in c.
A computation result equivalent to when all contacts before X 1 are closed is obtained. That is, this is because the contents of the accumulator that held the intermediate calculation results up to X1 were changed to "1".

第7図は、上記第6図に示したシーケンスを機
能的に示した図である。機能的には操作部14よ
り指定されたシーケンス上の位置に、切替スイツ
チ32が挿入されたのと等価になる。例えば操作
部部14よりPOWER OFF指定して、X1接点
を、アキユームレータを“0”とするオペレーシ
ヨンコードに書き替えたとすると、機能的には切
替スイツチ32がOFF側に接続され、接点X1
とX2との接続は断となる。勿論、操作部14よ
りある接点をPOWER ONした場合には上述と
は逆になることは明らかであろう。
FIG. 7 is a diagram functionally showing the sequence shown in FIG. 6 above. Functionally, this is equivalent to inserting the changeover switch 32 at the position on the sequence designated by the operation unit 14. For example, if you specify POWER OFF from the operation unit 14 and rewrite the X1 contact to an operation code that sets the accumulator to "0", functionally the selector switch 32 is connected to the OFF side, and the X1 contact
The connection between and X2 is disconnected. Of course, it is clear that the situation described above will be reversed when a certain contact point is turned on by the operation unit 14.

第8図は本実施例の他の動作例を示す図であ
る。これは、オア回路の分岐している接点例えば
X5を指定した場合の例を示すものである。aに
示す如く、演算処理上、X0,X1,X2,X3
までの演算結果は、分岐した時点で退避されてい
る。ここで、X5接点を実行する時に、アキユー
ムレータを“0”又は“1”にした場合には、b
に示す様に、等価的に分岐側のみに切替スイツチ
33が挿入されることになる。
FIG. 8 is a diagram showing another example of operation of this embodiment. This shows an example in which a branching contact of the OR circuit, for example, X5, is designated. As shown in a, in the calculation process, X0, X1, X2, X3
The calculation results up to this point are saved at the time of branching. Here, if the accumulator is set to "0" or "1" when executing the X5 contact, b
As shown in FIG. 3, a changeover switch 33 is equivalently inserted only on the branch side.

従つて、もしカーソルを出力コイルの直前に持
つて来て上述と同様の操作を行なつたならば、そ
れまでの演算結果が全て“0”又は“1”となる
ことから、運転中に容易に指定出力をON−OFF
することが出来る。
Therefore, if you bring the cursor just before the output coil and perform the same operation as above, all the calculation results up to that point will be "0" or "1", so you can easily Turns the specified output ON-OFF
You can.

また本操作終了時点では、書き替えたオペレー
シヨンコードを、一担退避したもとのオペレーシ
ヨンコードに戻す処理を行なうことができる。
Furthermore, at the end of this operation, the rewritten operation code can be returned to the original operation code that was saved.

以上説明した様に、本発明によれば、演算の途
中結果を強制的に“1”又は“0”に設定するこ
とにより、等価的にシーケンスの所定の位置まで
の接点を全て閉又は断とすることができる。これ
によつて、運転中にシーケンスの1部分をマニユ
アル操作で模擬的又は強制的に動かして、動作状
態を確認することが可能となる。また、シーケン
ス制御装置を外部機器と組み合わせることによ
り、デバツグする際の効率が一層向上する。
As explained above, according to the present invention, by forcibly setting the intermediate result of the calculation to "1" or "0", all contacts up to a predetermined position in the sequence are equivalently closed or disconnected. can do. This makes it possible to manually or forcibly move one part of the sequence during operation to confirm the operating state. Furthermore, by combining the sequence control device with external equipment, the efficiency of debugging can be further improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のシーケンス制御装置及びシーケ
ンス作成・デバツグ装置の構成を示す図、第2図
は従来の強制入力操作手順を示すフローチヤート
図、第3図は強制入力時のモニタ例を示す図、第
4図は本発明の一実施例によるシーケンス制御装
置及びシーケンス作成・デバツグ装置の構成を示
す図、第5図は本発明の一実施例の動作を説明す
るための操作手順を示すフローチヤート図、第6
図はモニタ例を示す図、第7図及び第8図はシー
ケンスの機能図である。 1はシーケンス制御装置、2はシーケンス作
成・デバツグ装置、14は操作部、21はアドレ
ス変換部、22はオペレーシヨンコード発生部。
Fig. 1 is a diagram showing the configuration of a conventional sequence control device and a sequence creation/debugging device, Fig. 2 is a flowchart showing a conventional forced input operation procedure, and Fig. 3 is a diagram showing an example of monitoring during forced input. , FIG. 4 is a diagram showing the configuration of a sequence control device and a sequence creation/debugging device according to an embodiment of the present invention, and FIG. 5 is a flowchart showing an operating procedure for explaining the operation of an embodiment of the present invention. Figure, 6th
The figure shows an example of a monitor, and FIGS. 7 and 8 are sequence functional diagrams. 1 is a sequence control device, 2 is a sequence creation/debugging device, 14 is an operation section, 21 is an address translation section, and 22 is an operation code generation section.

Claims (1)

【特許請求の範囲】[Claims] 1 シーケンスを表示する表示部と、上記表示部
で表示されたシーケンスのカーソルで指定された
位置をシーケンス制御装置内のプログラム記億部
に記憶されているシーケンスプログラム上のアド
レスに変換するように構成されたアドレス変換部
と、上記シーケンス制御装置の演算部を構成し演
算の途中結果を記憶するアキユームレータの内容
を強制的に“1”または“0”にするためのオペ
レーシヨンコードを発生するように構成されたコ
ード発生手段を有し、上記アドレス変換部によつ
て指定されたアドレスにあるシーケンスプログラ
ムのコードを、上記コード発生手段からのオペレ
ーシヨンコードに置換するように構成されたこと
を特徴とするシーケンスデバツグ装置。
1 A display section that displays a sequence, and a configuration configured to convert the position specified by a cursor of the sequence displayed on the display section into an address on the sequence program stored in a program storage section in the sequence control device. generates an operation code for forcibly setting the contents of the address conversion unit and the accumulator that constitutes the calculation unit of the sequence control device and stores intermediate results of calculations to “1” or “0”. The present invention has a code generation means configured as follows, and is configured to replace the code of the sequence program located at the address specified by the address conversion section with the operation code from the code generation means. Characteristic sequence debugging device.
JP57181304A 1982-10-18 1982-10-18 Sequence debugging device Granted JPS5971517A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57181304A JPS5971517A (en) 1982-10-18 1982-10-18 Sequence debugging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57181304A JPS5971517A (en) 1982-10-18 1982-10-18 Sequence debugging device

Publications (2)

Publication Number Publication Date
JPS5971517A JPS5971517A (en) 1984-04-23
JPH046963B2 true JPH046963B2 (en) 1992-02-07

Family

ID=16098330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57181304A Granted JPS5971517A (en) 1982-10-18 1982-10-18 Sequence debugging device

Country Status (1)

Country Link
JP (1) JPS5971517A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6334604A (en) * 1986-07-29 1988-02-15 Sharp Corp Programmable controller

Also Published As

Publication number Publication date
JPS5971517A (en) 1984-04-23

Similar Documents

Publication Publication Date Title
GB2197506A (en) Providing and handling break points in a software monitor
JPH046963B2 (en)
CN111781852A (en) Integrated modeling method for control logic and state signal of digital analog circuit breaker
JPS58178408A (en) Programmable controller having simulating function
JPS6310456B2 (en)
JP3182287B2 (en) Microprocessor
JPS5946002B2 (en) Processing method during power outage and power restoration in sequence control equipment
JPS6158052A (en) Simplified debugging device of microcomputer program
JPS6041102A (en) Sequence control device
JPH0561717A (en) Program debugging device
JP3111355B2 (en) Computer system
KR0126106B1 (en) Fuzzy arithemetic apparatus
SU469972A1 (en) Data processing system
JPS5878207A (en) Programmable controller
JP2701774B2 (en) Emulation device
JPH03105504A (en) Programmable controller
JP2006172004A (en) Debug support device and in-circuit emulator
JPS59140515A (en) Controller for robot
JPS63106840A (en) data processing equipment
JPS5899805A (en) Graphic system monitor display system of programable controller
JPS62109137A (en) Data processing system
JPH034338A (en) Debug system for information processor
JPS61269703A (en) Programmable controller
JPS5878233A (en) Microprogram controller
JPS63241602A (en) Sequence controller