JPH0471225B2 - - Google Patents
Info
- Publication number
- JPH0471225B2 JPH0471225B2 JP18576886A JP18576886A JPH0471225B2 JP H0471225 B2 JPH0471225 B2 JP H0471225B2 JP 18576886 A JP18576886 A JP 18576886A JP 18576886 A JP18576886 A JP 18576886A JP H0471225 B2 JPH0471225 B2 JP H0471225B2
- Authority
- JP
- Japan
- Prior art keywords
- service processor
- subchannel
- numbers
- storage device
- subchannel information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
〔概要〕
少なくとも、サービスプロセツサSVPを備え
た計算機システムにおいて、各チヤネル装置毎に
接続されている複数個の入出力装置に対応したサ
ブチヤネル情報を、上記サービスプロセツサ
SVPのデイスプレイで実時間で表示するのに、
上記サービスプロセツサSVPの記憶装置上に、
サブチヤネルNo.と、デバイスアドレスとの対応
を、サブチヤネルNo.の昇順,又は降順に表示し
て、それぞれにキーNo.を付与して第1のテーブル
とし、該第1のテーブルに基づいて、特定の語数
からなる読み出しバツフアに格納可能な単位で、
上記キーNo.による格納開始キーNo.と、格納終了キ
ーNo.とを示す第2のテーブルを設けることによ
り、デバイスアドレスで見て不連続に、主記憶装
置MS上に展開されているサブチヤネル情報を、
連続したデバイスアドレス単位にブロツク化し
て、上記サービスプロセツサSVPの記憶装置上
の読み出しバツフアに読み出し、編集表示するよ
うにしたものである。[Detailed Description of the Invention] [Summary] In a computer system equipped with at least a service processor SVP, subchannel information corresponding to a plurality of input/output devices connected to each channel device is transmitted to the service processor.
To display it in real time on the SVP display,
On the storage device of the above service processor SVP,
The correspondence between subchannel numbers and device addresses is displayed in ascending or descending order of subchannel numbers, and a key number is assigned to each to form a first table. Based on the first table, identification is performed. A unit that can be stored in a read buffer consisting of the number of words,
By providing a second table indicating the storage start key number and storage end key number based on the above key number, subchannel information that is discontinuously expanded on the main storage device MS when viewed from the device address. of,
The blocks are divided into consecutive device addresses, read out to a read buffer on the storage device of the service processor SVP, and edited and displayed.
本発明は、主記憶装置上にデバイスアドレスで
見て不連続に格納されているサブチヤネル情報を
高速に読み出し、実時間で、デバイス対応に表示
するサブチヤネル情報の表示方式に関する。
The present invention relates to a subchannel information display method that reads out subchannel information discontinuously stored in a main storage device based on device addresses at high speed and displays it in real time in a device-compatible manner.
最近の計算機技術の進歩に伴つて、各種の分野
において、データを計算機で処理することが多く
なり、処理すべきデータ量の増大化に伴つて、該
計算機システムに接続される入出力装置の数も多
くなつているが、該入出力装置を制御するチヤネ
ル制御装置内のプログラム(フオームウエア)の
開発時、或いは機能変更時等でのプログラムデバ
ツクを正確に行う為には、実時間で行うことが必
要である。 With recent advances in computer technology, data is increasingly being processed by computers in various fields, and as the amount of data to be processed increases, the number of input/output devices connected to the computer system increases. However, in order to accurately perform program debugging when developing a program (formware) in a channel control device that controls the input/output device or when changing functions, it is necessary to perform it in real time. It is necessary.
従つて、上記多数の入出力装置に対応して、主
記憶装置MS上に設定されているサブチヤネル情
報(例えば、入出力装置の接続の有無,動作可
能/不可能状況,使用可能/不可能状況,動作中
の入出力装置からのデバイスエンド待ち状況等)
を、該プログラムのデバツグの進行に伴つて実時
間で表示できることが、該チヤネル制御装置内の
プログラムをデバツグする上で必要とされる。 Therefore, corresponding to the above-mentioned large number of input/output devices, subchannel information set on the main storage device MS (for example, whether or not the input/output device is connected, operable/unusable status, usable/unusable status) , device end wait status from an active input/output device, etc.)
In debugging the program in the channel control device, it is necessary to be able to display the program in real time as the debugging of the program progresses.
更に、実際の運用時に、システム内のデバイス
の動作状態を把握する上でも、刻々と変わるデバ
イス状態をより正確に認識するためには、上記実
時間表示が必要とされる。 Furthermore, during actual operation, the above-mentioned real-time display is required in order to more accurately recognize the constantly changing device states when grasping the operating states of devices in the system.
第3図は従来のサブチヤネル情報の表示方式を
説明する図である。
FIG. 3 is a diagram illustrating a conventional subchannel information display method.
先ず、中央処理装置CPU1が発行する入出力
命令SIOをチヤネル処理装置CHP4が受信し、主
記憶装置MS2からチヤネルコマンド語CCW22
を読み出すことにより、チヤネル装置CH5,入
出力装置(I/O)との間で入出力処理が実行さ
れる。 First, the channel processing unit CHP4 receives the input/output command SIO issued by the central processing unit CPU1, and stores the channel command word CCW22 from the main storage unit MS2.
By reading , input/output processing is executed between the channel device CH5 and the input/output device (I/O).
該入出力処理の途中での各入出力装置のステー
タス,制御情報等は、1回の転送動作の終了毎
に、上記主記憶装置MS2上のサブチヤネル領域
21に、各入出力装置に割り当てられているサブ
チヤネル領域21に格納される。 The status, control information, etc. of each input/output device during the input/output processing are allocated to each input/output device in the subchannel area 21 on the main storage device MS2 each time one transfer operation is completed. It is stored in the subchannel area 21.
一般に、チヤネル処理装置CHP4に接続され
ている複数個のチヤネル装置CH5には、例え
ば、最大256個の入出力装置が接続できるような
つていて、各入出力装置に関するステータス情
報,制御情報等が、サブチヤネル情報として、上
記の手順で主記憶装置MS2上のサブチヤネル領
域21に設定されている。 Generally, the plurality of channel devices CH5 connected to the channel processing device CHP4 are configured such that, for example, a maximum of 256 input/output devices can be connected, and status information, control information, etc. regarding each input/output device is The subchannel information is set in the subchannel area 21 on the main storage device MS2 using the above procedure.
これらの主記憶装置MS2上のサブチヤネル情
報21を、当該計算機システムのサービスプロセ
ツサSVP7が読み出し、編集したものを、当該
サービスプロセツサSVP7に接続されているデ
イスプレイ8に表示する場合、従来においては、
1つのチヤネル装置CH5毎のサブチヤネル情報
を逐一,最大256台分読み出していた。 When the service processor SVP7 of the computer system reads and edits the subchannel information 21 on the main storage device MS2 and displays the edited information on the display 8 connected to the service processor SVP7, conventionally,
The subchannel information for each channel device CH5 was read out one by one for up to 256 devices.
然して、サービスプロセツサSVP7のデイス
プレイ8に、該サブチヤネル情報21を表示する
場合、デバイスアドレス順に表示する必要がある
が、主記憶装置MS2上のサブチヤネル情報は、
システム構成の柔軟性の上から該デバイスアドレ
ス順に連続して並んでいるとは限らないので、サ
ービスプロセツサSVP7が1回宛、読み出し開
始位置を「読み出しサブルーチン」に指示して読
み出す必要があり、そのオーバヘツドによつて実
時間性を損なうと云う問題があつた。 However, when displaying the subchannel information 21 on the display 8 of the service processor SVP7, it is necessary to display it in the order of device addresses, but the subchannel information on the main storage device MS2 is
Due to the flexibility of the system configuration, the device addresses are not necessarily arranged consecutively in order, so the service processor SVP7 needs to instruct the "read subroutine" to read the read start position once. There was a problem in that real-time performance was impaired due to the overhead.
本発明は上記従来の欠点に鑑み、1回のリード
で複数個の連続したデバイス(I/O)のサブチ
ヤネル情報を読み出すようにして、上記「読み出
しサブルーチン」をコールする回数を減らし、サ
ービスプロセツサSVPでの、該サブチヤネル情
報を読み出すためのオーバヘツドを小さくする方
法を提供することを目的とするものである。 In view of the above-mentioned conventional drawbacks, the present invention reads subchannel information of a plurality of consecutive devices (I/O) in one read, thereby reducing the number of calls to the above-mentioned "read subroutine" and improving service processor performance. The object of this invention is to provide a method for reducing the overhead for reading out the subchannel information in SVP.
第1図は、本発明のサブチヤネル情報の表示方
式の原理を説明する図である。
FIG. 1 is a diagram illustrating the principle of the subchannel information display method of the present invention.
本発明においては、
少なくとも、サービスプロセツサSVP7を備
えた計算機システムにおいて、
各チヤネル装置5毎に接続されている複数個の
入出力装置に対応したサブチヤネル情報21を、
上記サービスプロセツサSVPのデイスプレイ8
で実時間で表示するのに、
主記憶装置2上に展開されているサブチヤネル
No.と、デバイスアドレスとの対応表を、該サブチ
ヤネルNo.の昇順,又は降順に、該サービスプロセ
ツサSVP7の記憶装置71上に生成して、その
順番にキーNo.を付与した第1のテーブル71a
と、
該サービスプロセツサSVP7の記憶装置71
上に設けられた特定の語数の読み出しバツフア7
1c内に一度に格納可能な語数単位で、上記第1
のテーブル71aから、デバイスアドレス順に並
んでいるサブチヤネル情報の格納開始キーNo.と、
格納終了キーNo.とを‘対’にした第2のテーブル
71bとを生成し、
上記第2のテーブル71bが指示する語数のサ
ブチヤネル情報を、上記主記憶装置2から、当該
サービスプロセツサSVP7の上記読み出しバツ
フア71cに転送した後、編集表示するように構
成する。 In the present invention, at least in a computer system equipped with the service processor SVP 7, subchannel information 21 corresponding to a plurality of input/output devices connected to each channel device 5 is provided.
Display 8 of the above service processor SVP
The subchannels expanded on the main storage device 2 are displayed in real time.
A correspondence table between numbers and device addresses is generated on the storage device 71 of the service processor SVP7 in ascending or descending order of the subchannel numbers, and the first table 71a
and a storage device 71 of the service processor SVP7.
Reading buffer 7 for a specific number of words provided above
The number of words that can be stored at one time in 1c,
From the table 71a, the storage start key number of the subchannel information arranged in the order of device address,
A second table 71b is generated in which the storage end key No. After being transferred to the read buffer 71c, it is configured to be edited and displayed.
即ち、本発明によれば、少なくとも、サービス
プロセツサSVPを備えた計算機システムにおい
て、各チヤネル装置毎に接続されている複数個の
入出力装置に対応したサブチヤネル情報を、上記
サービスプロセツサSVPのデイスプレイで実時
間で表示するのに、上記サービスプロセツサ
SVPの記憶装置上に、サブチヤネルNo.と、デバ
イスアドレスとの対応を、サブチヤネルNo.の昇
順,又は降順に表示して、それぞれにキーNo.を付
与して第1のテーブルとし、該第1のテーブルに
基づいて、特定の語数からなる読み出しバツフア
に格納可能な単位で、上記キーNo.による格納開始
キーNo.と、格納終了キーNo.とを示す第2のテーブ
ルを設けることにより、デバイスアドレスで見て
不連続に、主記憶装置MS上に展開されているサ
ブチヤネル情報を、連続したデバイスアドレス単
位にブロツク化して、上記サービスプロセツサ
SVPの記憶装置上の読み出しバツフアに読み出
し、編集表示するようにしたものであるので、サ
ービスプロセツサSVPにおいて、「読み出しサブ
ルーチン」を呼び出す回数を減らし、サービスプ
ロセツサSVPでのオーバーヘツドを小さくでき
る効果がある。
That is, according to the present invention, at least in a computer system equipped with a service processor SVP, subchannel information corresponding to a plurality of input/output devices connected to each channel device is displayed on the display of the service processor SVP. The above service processor is used to display in real time.
On the SVP storage device, the correspondence between subchannel numbers and device addresses is displayed in ascending or descending order of subchannel numbers, and a key number is assigned to each to form a first table. By providing a second table indicating the storage start key number and the storage end key number according to the key number in units that can be stored in the read buffer consisting of a specific number of words based on the table, the device The subchannel information that is discontinuously expanded on the main memory device MS in terms of addresses is divided into blocks in units of consecutive device addresses, and then the service processor
Since it is read to the read buffer on the SVP's storage device and edited and displayed, the number of times the "read subroutine" is called in the service processor SVP can be reduced, and the overhead in the service processor SVP can be reduced. There is.
以下本発明の実施例を図面によつて詳述する。
第2図は、本発明の一実施例をブロツク図で示し
た図であり、サービスプロセツサSVP7の記憶
装置71上に設けられている第1のテーブル71
aと、第2のテーブル71bと、読み出しバツフ
ア71cが本発明を実施するのに必要な手段であ
る。尚、全図を通して同じ符号は同じ対象物を示
している。
Embodiments of the present invention will be described in detail below with reference to the drawings.
FIG. 2 is a block diagram showing an embodiment of the present invention, in which a first table 71 provided on a storage device 71 of a service processor SVP7 is shown.
a, the second table 71b, and the read buffer 71c are the means necessary to implement the present invention. Note that the same reference numerals indicate the same objects throughout the figures.
以下、第1図を参照しながら、第2図によつて
本発明のサブチヤネル情報の表示方式を説明す
る。 The subchannel information display method of the present invention will be described below with reference to FIG. 1 and FIG. 2.
先ず、サブチヤネル情報は、主記憶装置MS2
上に、チヤネル装置CH5対応で、且つサブチヤ
ネルNo.順に展開されている。従つて、サービスプ
ロセツサSVP7においては、自己の記憶装置7
1上に、該サブチヤネル情報を、該サブチヤネル
No.の昇順,又は降順に(本実施例では、昇順の場
合を示している)、該サブチヤネルNo.と、デバイ
スアドレスとの対応表を生成し、それに、キーNo.
を付与して第1のテーブル71aとする。(第1
図71a参照)
次に、上記記憶装置71上に、複数語(例え
ば、64サブチヤネル分のサブチヤネル情報が読
み出せる容量)からなる読み出しバツフア71c
を用意する。 First, the subchannel information is stored in the main storage device MS2.
At the top, they are compatible with channel device CH5 and are expanded in order of subchannel numbers. Therefore, the service processor SVP 7 uses its own storage device 7.
1, add the subchannel information to the subchannel
A correspondence table between the subchannel numbers and device addresses is generated in ascending or descending order of numbers (ascending order is shown in this embodiment), and a table of correspondence between the subchannel numbers and device addresses is created, and key numbers are added to the table.
is added to form the first table 71a. (1st
(See FIG. 71a) Next, on the storage device 71, a read buffer 71c consisting of a plurality of words (for example, a capacity capable of reading subchannel information for 64 subchannels) is stored.
Prepare.
そこで、該第1のテーブル71aを基に、デバ
イスアドレスに注目して、該デバイスアドレス順
に一度に読み出せる範囲のキーNo.を抽出し、読み
出し開始キーNo.と、読み出し終了キーNo.の‘対’
情報からなる第2のテーブル71bを生成する。
(第1図71b参照)
この後、実際に、サブチヤネル情報を得るため
には、次の手順によつて行う。 Therefore, based on the first table 71a, paying attention to the device addresses, extract the key numbers within the range that can be read at once in the order of the device addresses, and select the read start key number and the read end key number. versus'
A second table 71b consisting of information is generated.
(See FIG. 1 71b) After this, in order to actually obtain subchannel information, the following procedure is performed.
サービスプロセツサSVP7は、上記第2の
テーブル71bに基づいて、開始キーNo.と、終
了キーNo.とから、一度に読み出すことができる
サブチヤネル情報を計算し、「読み出しサブル
ーチン」をコールして、主記憶装置MS2上に
展開されているサブチヤネル情報をアクセス
し、読み出しバツフア71c領域に格納する。 Based on the second table 71b, the service processor SVP7 calculates subchannel information that can be read out at once from the start key number and the end key number, and calls the "read subroutine". The subchannel information developed on the main storage device MS2 is accessed and stored in the read buffer 71c area.
該アクセスで読み出しバツフアに読み出され
たサブチヤネル情報はデバイスアドレス順にな
つているので、必要サブチヤネル情報を、前述
の第1のテーブル71aのサブチヤネルNo.によ
つて取り出す。 Since the subchannel information read into the read buffer in this access is arranged in the order of device addresses, the necessary subchannel information is retrieved based on the subchannel number of the first table 71a described above.
上記,の処理を、第2のテーブル71b
上において、開始キーNo.と、終了キーNo.がなく
なる迄繰り返す。 The above processing is performed in the second table 71b.
Repeat above until there are no more start key numbers or end key numbers.
以上の手順で読み出したサブチヤネル情報を、
サービスプロセツサSVPが編集し、デイスプレ
イ8上に表示して、例えば、デバツク用のデータ
とする。 The subchannel information read in the above steps,
The service processor SVP edits the data and displays it on the display 8, for example, as data for debugging.
このように、本発明は、主記憶装置MS上にサ
ブチヤネルNo.順に展開されているサブチヤネル情
報を、デバイスアドレス順に読み出せる小領域に
ブロツク化して、その開始キーNo.と,終了キーNo.
とを対にしたテーブルを生成し、該テーブルを基
に、ブロツク単位に、「読み出しサブルーチン」
をコールして、主記憶装置MSから、サービスプ
ロセツサSVPの記憶装置上の読み出しバツフア
に読み出すようにした所に特徴がある。 In this way, the present invention blocks the subchannel information developed in the order of subchannel numbers on the main memory device MS into small areas that can be read out in the order of device addresses, and stores the start key number and end key number.
A "read subroutine" is generated for each block based on the table.
The feature is that it is read from the main memory MS to the read buffer on the memory of the service processor SVP by calling .
以上、詳細に説明したように、本発明のサブチ
ヤネル情報の表示方式は、少なくとも、サービス
プロセツサSVPを備えた計算機システムにおい
て、各チヤネル装置毎に接続されている複数個の
入出力装置に対応したサブチヤネル情報を、上記
サービスプロセツサSVPのデイスプレイで実時
間で表示するのに、上記サービスプロセツサ
SVPの記憶装置上に、サブチヤネルNo.と、デバ
イスアドレスとの対応を、サブチヤネルNo.の昇
順,又は降順に表示して、それぞれにキーNo.を付
与して第1のテーブルとし、該第1のテーブルに
基づいて、特定の語数からなる読み出しバツフア
に格納可能な単位で、上記キーNo.による格納開始
キーNo.と、格納終了キーNo.とを示す第2のテーブ
ルを設けることにより、デバイスアドレスで見て
不連続に、主記憶装置MS上に展開されているサ
ブチヤネル情報を、連続したデバイスアドレス単
位にブロツク化して、上記サービスプロセツサ
SVPの記憶装置上の読み出しバツフアに読み出
し、編集表示するようにしたものであるので、サ
ービスプロセツサSVPにおいて、「読み出しサブ
ルーチン」を呼び出す回数を減らし、サービスプ
ロセツサSVPでのオーバヘツドを小さくできる
効果がある。
As explained above in detail, the subchannel information display method of the present invention is compatible with a plurality of input/output devices connected to each channel device at least in a computer system equipped with a service processor SVP. To display subchannel information in real time on the display of the above service processor SVP, the above service processor
On the SVP storage device, the correspondence between subchannel numbers and device addresses is displayed in ascending or descending order of subchannel numbers, and a key number is assigned to each to form a first table. By providing a second table indicating the storage start key number and the storage end key number according to the key number in units that can be stored in the read buffer consisting of a specific number of words based on the table, the device The subchannel information that is discontinuously expanded in the main memory MS in terms of addresses is divided into blocks in units of continuous device addresses, and then the service processor
Since the data is read to the read buffer on the SVP's storage device and edited and displayed, it has the effect of reducing the number of calls to the "read subroutine" in the service processor SVP and reducing the overhead in the service processor SVP. be.
第1図は本発明のサブチヤネル情報の表示方式
の原理を示した図、第2図は本発明の一実施例を
ブロツク図で示した図、第3図は従来のサブチヤ
ネル情報の表示方式を説明する図、である。
図面において、1は中央処理装置CPU、2は
主記憶装置MS、21はサブチヤネル領域、又は
サブチヤネル情報、4はチヤネル処理装置CHP、
5はチヤネル装置(CH)、7はサービスプロセ
ツサSVP、71は記憶装置、71aは第1のテ
ーブル、71bは第2のテーブル、71cは読み
出しバツフア、8はデイスプレイ、〜は読み
出し動作、をそれぞれ示す。
Fig. 1 is a diagram showing the principle of the subchannel information display method of the present invention, Fig. 2 is a block diagram showing an embodiment of the present invention, and Fig. 3 is an explanation of the conventional subchannel information display method. This is a diagram. In the drawings, 1 is a central processing unit CPU, 2 is a main storage MS, 21 is a subchannel area or subchannel information, 4 is a channel processing unit CHP,
5 is a channel device (CH), 7 is a service processor SVP, 71 is a storage device, 71a is a first table, 71b is a second table, 71c is a read buffer, 8 is a display, and ~ are read operations, respectively. show.
Claims (1)
備えた計算機システムにおいて、 各チヤネル装置5毎に接続されている複数個の
入出力装置に対応したサブチヤネル情報21を、
上記サービスプロセツサSVPのデイスプレイ8
で実時間で表示するのに、 主記憶装置2上に展開されているサブチヤネル
No.と、デバイスアドレスとの対応表を、該サブチ
ヤネルNo.の昇順,又は降順に、該サービスプロセ
ツサSVP7の記憶装置71上に生成して、その
順番にキーNo.を付与した第1のテーブル71a
と、 該サービスプロセツサSVP71の記憶装置7
1上に設けられた特定の語数の読み出しバツフア
71c内に一度に格納可能な語数単位で、デバイ
スアドレス順に並んでいるサブチヤネル情報21
を読み出す際の格納開始キーNo.と、格納終了キー
No.とを‘対’にした第2のテーブル71bを、上
記第1のテーブル71aから生成し、 上記第2のテーブル71bが指示する語数のサ
ブチヤネル情報21を、上記主記憶装置2から、
当該サービスプロセツサSVP7の上記読み出し
バツフア71cに転送した後、編集表示すること
を特徴とするサブチヤネル情報の表示方式。[Claims] 1. At least in a computer system equipped with a service processor SVP7, subchannel information 21 corresponding to a plurality of input/output devices connected to each channel device 5,
Display 8 of the above service processor SVP
The subchannels expanded on the main storage device 2 are displayed in real time.
A correspondence table between numbers and device addresses is generated on the storage device 71 of the service processor SVP7 in ascending or descending order of the subchannel numbers, and the first key numbers are assigned in that order. table 71a
and the storage device 7 of the service processor SVP 71
Subchannel information 21 arranged in the order of device addresses in units of the number of words that can be stored at one time in the read buffer 71c of a specific number of words provided on 1.
Storage start key number and storage end key when reading
A second table 71b in which the numbers are paired is generated from the first table 71a, and the subchannel information 21 of the number of words indicated by the second table 71b is transferred from the main storage device 2.
A method of displaying subchannel information characterized by editing and displaying the information after transferring it to the read buffer 71c of the service processor SVP7.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18576886A JPS6341965A (en) | 1986-08-07 | 1986-08-07 | Displaying system of sub-channel information |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18576886A JPS6341965A (en) | 1986-08-07 | 1986-08-07 | Displaying system of sub-channel information |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6341965A JPS6341965A (en) | 1988-02-23 |
| JPH0471225B2 true JPH0471225B2 (en) | 1992-11-13 |
Family
ID=16176540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18576886A Granted JPS6341965A (en) | 1986-08-07 | 1986-08-07 | Displaying system of sub-channel information |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6341965A (en) |
-
1986
- 1986-08-07 JP JP18576886A patent/JPS6341965A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6341965A (en) | 1988-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0131214B2 (en) | ||
| JPH0760423B2 (en) | Data transfer method | |
| JPH0471225B2 (en) | ||
| JPH01125644A (en) | Data transfer equipment | |
| JPS62108346A (en) | Inter-process communication system | |
| JPS58117041A (en) | Pattern information storage and control system | |
| JPS6478361A (en) | Data processing system | |
| JPH04184525A (en) | Magnetic disk device | |
| JP2687679B2 (en) | Program development equipment | |
| JPH03194641A (en) | Application program sharing system | |
| JPS5816546B2 (en) | Page control data processing system control method | |
| JP2003186666A (en) | Microcomputer and DMA control circuit | |
| JPS5817587A (en) | Blank area controller for main memory | |
| JPS6240559A (en) | Control system for buffer | |
| JPH03252856A (en) | Processing system for program | |
| JPH0435790B2 (en) | ||
| JPH02309416A (en) | Memory card system | |
| JPS6061851A (en) | Input and output processor | |
| JP2000076124A (en) | Memory control system | |
| JPH01108652A (en) | Address translation method | |
| JPH0752417B2 (en) | Software device support method | |
| JP2000047935A (en) | High speed memory access processor | |
| JPH0318951A (en) | Exclusive control method for command | |
| JPS5943773B2 (en) | Channel logical address setting method | |
| JPS63168753A (en) | High-speed swapping system |