JPH0471397B2 - - Google Patents
Info
- Publication number
- JPH0471397B2 JPH0471397B2 JP58060699A JP6069983A JPH0471397B2 JP H0471397 B2 JPH0471397 B2 JP H0471397B2 JP 58060699 A JP58060699 A JP 58060699A JP 6069983 A JP6069983 A JP 6069983A JP H0471397 B2 JPH0471397 B2 JP H0471397B2
- Authority
- JP
- Japan
- Prior art keywords
- dropout
- signal
- memory
- time axis
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
- H04N5/956—Time-base error compensation by using a digital memory with independent write-in and read-out clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ビデオテープレコーダ(以下、単に
VTRという。)等の映像信号再生装置にて得られ
る再生映像信号の時間軸誤差をデジタルメモリに
て補正する時間軸補正装置に関し、特に、再生映
像信号のドロツプアウト補正機能をも備えた時間
軸補正装置に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a video tape recorder (hereinafter simply referred to as
It's called a VTR. The present invention relates to a time axis correction device that uses a digital memory to correct the time axis error of a reproduced video signal obtained by a video signal reproduction device such as ), and particularly relates to a time axis correction device that also has a dropout correction function for a reproduced video signal.
一般に、VTRによつて得られる再生映像信号
は、映像ヘツドの回転むらやテープ走行速度の変
化等によつて時間軸誤差を含んでおり、また、磁
気テープの磁気記録媒体の欠落等によつて信号の
欠落すなわち所謂ドロツプアウトを生ずることが
広く知られている。従つて、再生映像信号から高
画質の再生画像を得るためには、上記再生映像信
号の時間軸誤差やドロツプアウトを補正する必要
がある。
In general, the reproduced video signal obtained by a VTR includes time axis errors due to uneven rotation of the video head, changes in tape running speed, etc., and errors due to defects in the magnetic recording medium of the magnetic tape. It is widely known that signal loss, or so-called dropout, occurs. Therefore, in order to obtain a high-quality reproduced image from the reproduced video signal, it is necessary to correct the time axis error and dropout of the reproduced video signal.
従来より、再生映像信号の時間軸誤差の補正
は、上記再生映像信号をデジタル信号に変換して
デジタルメモリに書込み、上記メモリに書込んだ
デジタル信号を基準信号にて読出すことにより行
なわれている。また、再生映像信号のドロツプア
ウト補正は、画像の垂直相関性を利用して、ドロ
ツプアウトした映像信号を1水平走査期間(1H)
前の映像信号に置換えることにより行なわれてい
る。 Conventionally, time axis errors in reproduced video signals have been corrected by converting the reproduced video signals into digital signals, writing them into a digital memory, and reading out the digital signals written in the memory using a reference signal. There is. In addition, the dropout correction of the reproduced video signal uses the vertical correlation of the image to correct the dropout video signal for one horizontal scanning period (1H).
This is done by replacing the previous video signal.
第1図は、VTR1にて得られる再生映像信号
について、時間軸誤差とドロツプアウトの補正を
行なうための信号処理系の一般的な構成を示すブ
ロツク図である。 FIG. 1 is a block diagram showing a general configuration of a signal processing system for correcting time axis errors and dropouts in a reproduced video signal obtained by a VTR 1. As shown in FIG.
第1図に示す従来例において、VTR1は、再
生映像信号を出力するとともに、その再生映像信
号のドロツプアウトを示すドロツプアウト信号を
出力する機能を有している。 In the conventional example shown in FIG. 1, the VTR 1 has the function of outputting a reproduced video signal and a dropout signal indicating a dropout of the reproduced video signal.
上記VTR1から出力される再生映像信号は、
アナログデジタルA/D変換器2に供給され、上
記A/D変換器2によりnビツトのデジタル信号
に変換される。そして、上記nビツトのデジタル
信号は、再生映像信号中の同期信号に基いて形成
される時間軸誤差を含んだ書込みクロツク
(CKWR)によつて、nビツトのデジタルメモリ3
に書込まれる。そして、上記デジタルメモリ3に
書込まれたデジタル信号は、時間軸誤差を含まな
い基準信号に基いて形成した読出しクロツク
(CKRE)にて上記デジタルメモリ3から読出され
ることにより、時間軸誤差が補正されて、ドロツ
プアウト補正回路4に供給される。また、上記
VTR1から出力されるドロツプアウト信号は、
上記nビツトのデジタルメモリ3と同じアドレス
量の1ビツトメモリ5を介して上記ドロツプアウ
ト補正回路4に供給される。 The reproduced video signal output from the above VTR1 is
The signal is supplied to the analog-to-digital A/D converter 2, and converted into an n-bit digital signal by the A/D converter 2. Then, the n-bit digital signal is written to the n-bit digital memory 3 by a write clock (CK WR ) containing a time axis error, which is generated based on the synchronization signal in the reproduced video signal.
written to. The digital signal written in the digital memory 3 is read out from the digital memory 3 using a read clock (CK RE ) formed based on a reference signal that does not include a time axis error. is corrected and supplied to the dropout correction circuit 4. Also, above
The dropout signal output from VTR1 is
The signal is supplied to the dropout correction circuit 4 via a 1-bit memory 5 having the same address amount as the n-bit digital memory 3.
また、上記ドロツプアウト補正回路4は、1H
分の記憶容量を有する1Hメモリを備え、上記ド
ロツプアウト信号によつてドロツプアウト期間中
に1Hメモリからの1H前のデジタル信号を出力す
ることにより、ドロツプアウト補正を行なう。こ
のドロツプアウト補正回路4は、ドロツプアウト
期間以外には上記時間軸補正用のnビツトデジタ
ルメモリ3から読出されるデジタル信号を直接出
力する。 In addition, the dropout correction circuit 4 has a 1H
A 1H memory having a storage capacity of 1H is provided, and dropout correction is performed by outputting a 1H previous digital signal from the 1H memory during the dropout period in response to the dropout signal. This dropout correction circuit 4 directly outputs the digital signal read out from the n-bit digital memory 3 for time axis correction during periods other than the dropout period.
そして、このようにして時間軸誤差およびドロ
ツプアウトの補正されたデジタル信号は、デジタ
ルアナログD/A変換器6にてアナログ化され
て、補正処理済の再生映像信号として信号出力端
子7から出力される。 The digital signal whose time axis error and dropout have been corrected in this manner is converted into an analog signal by a digital-to-analog D/A converter 6, and outputted from a signal output terminal 7 as a corrected reproduced video signal. .
ところで、上記の如き構成の従来例において
は、ドロツプアウト補正回路4を働かせるため
に、映像信号の時間軸補正用のnビツトのデジタ
ルメモリ3の他に、ドロツプアウト信号の時間軸
補正用に上記デジタルメモリ3と同じアドレス量
の1ビツトメモリ5を用いなければならず、メモ
リが大規模になつてしまうという問題点があつ
た。 By the way, in the conventional example having the above configuration, in order to make the dropout correction circuit 4 work, in addition to the n-bit digital memory 3 for time axis correction of the video signal, the above-mentioned digital memory is used for time axis correction of the dropout signal. A 1-bit memory 5 having the same number of addresses as 3 must be used, resulting in a problem that the memory becomes large-scale.
そこで、本発明は、上述の如き従来例の問題点
に鑑み、映像信号の時間軸補正用のメモリの記憶
容量を増加させることなく、ドロツプアウト信号
の時間軸補正機能を上記メモリにて果すようにし
た新規な構成の時間軸補正装置を提供するもので
ある。
SUMMARY OF THE INVENTION In view of the above-mentioned problems of the prior art, the present invention is designed to perform the function of correcting the time axis of a dropout signal using the memory without increasing the storage capacity of the memory for time axis correction of the video signal. The present invention provides a time axis correction device with a novel configuration.
本発明に係る時間軸補正装置は、上述の目的を
達成するために映像信号再生装置にて得られる再
生映像信号をデジタル信号に変換し、このデジタ
ル信号をメモリに書込み、上記メモリに書込んだ
デジタル信号を基準信号にて読出すことにより時
間軸誤差の補正を行なう時間軸補正装置におい
て、上記再生映像信号のドロツプアウト期間を検
出し、このドロツプアウト期間のデジタル信号を
ドロツプアウトを示すコード信号に置換して上記
メモリに書込むようにしたことを特徴とするもの
である。
In order to achieve the above-mentioned object, a time axis correction device according to the present invention converts a reproduced video signal obtained by a video signal reproducing device into a digital signal, writes this digital signal into a memory, and writes the digital signal into a memory. A time axis correction device that corrects time axis errors by reading out a digital signal using a reference signal detects a dropout period of the reproduced video signal, and replaces the digital signal of this dropout period with a code signal indicating dropout. The present invention is characterized in that the information is written into the memory using the data.
すなわち、ドロツプアウト期間中の再生映像信
号の情報はドロツプアウト補正処理にて他の情報
に置換えられるものであるから時間軸補正用のメ
モリに書込む必要がないので、本発明では、上記
ドロツプアウト期間中の再生映像信号の情報をド
ロツプアウト期間中であることを示すコード信号
に置換えることにより、ドロツプアウト信号専用
の時間軸補正用メモリを省略する。 That is, since the information of the reproduced video signal during the dropout period is replaced with other information in the dropout correction processing, there is no need to write it into the memory for time axis correction. By replacing the information of the reproduced video signal with a code signal indicating that the dropout period is in progress, a time axis correction memory dedicated to the dropout signal is omitted.
以下、本発明に係る時間軸補正装置の一実施例
について図面に従い詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a time axis correction device according to the present invention will be described in detail below with reference to the drawings.
第2図のブロツク図に示す実施例において、
VTR10は、再生映像信号を出力するとともに、
その再生映像信号のドロツプアウトを示すドロツ
プアウト信号を出力する機能を有しているものと
する。 In the embodiment shown in the block diagram of FIG.
The VTR 10 outputs a reproduced video signal and
It is assumed that the device has a function of outputting a dropout signal indicating dropout of the reproduced video signal.
この実施例において、VTR10から出力され
る再生映像信号は、先ずA/D変換器21に供給
され、このA/D変換器21によりnビツトのデ
ジタル信号に変換される。そして、上記A/D変
換器21にて得られるnビツトのデジタル信号
は、禁止コード置換回路22を介して、ドロツプ
アウトコード置換回路23に供給される。 In this embodiment, a reproduced video signal output from the VTR 10 is first supplied to an A/D converter 21, and converted by this A/D converter 21 into an n-bit digital signal. The n-bit digital signal obtained by the A/D converter 21 is supplied to a dropout code replacement circuit 23 via a prohibition code replacement circuit 22.
上記禁止コード置換回路22は、A/D変換器
21から供給されるデジタル信号の中で、ドロツ
プアウトコードに相当するデータを他のコードデ
ータに置換える。ここで、上記ドロツプアウトコ
ードは、デジタル信号のデータの上限または下限
のデータを示すコードが用いられる。また、上記
禁止コード置換回路22にて置換えられる他のコ
ードデータは、上記デジタル信号のデータの上限
または下限の1量子化前のデータを示すコードに
設定される。上記禁止コード置換回路22にて得
られるデジタル信号は、データの上限または下限
のデータが1量子化前のデータに置換えた連続し
たもので、上記データすなわちドロツプアウトコ
ードが除去されたものとなる。 The prohibited code replacement circuit 22 replaces the data corresponding to the dropout code with other code data in the digital signal supplied from the A/D converter 21. Here, as the dropout code, a code indicating the upper limit or lower limit of data of the digital signal is used. Further, the other code data replaced by the prohibition code replacement circuit 22 is set to a code indicating data before one quantization of the upper limit or lower limit of the data of the digital signal. The digital signal obtained by the prohibited code replacement circuit 22 is a continuous signal in which the upper or lower limit data is replaced with data before quantization, and the above data, that is, the dropout code is removed. Become.
また、上記ドロツプアウトコード置換回路23
は、上記VTR10からドロツプアウト信号が供
給されており、このドロツプアウト信号に基いて
ドロツプアウト期間中のデジタル信号をドロツプ
アウトコード信号に置換える。そして、上記ドロ
ツプアウトコード置換回路23から出力されるデ
ジタル信号は、nビツトのデジタルメモリ24に
書込まれ、時間軸補正処理が施こされる。すなわ
ち、上記デジタル信号は、再生映像信号中の同期
信号に基いて形成される時間軸誤差を含んだ書込
みクロツク(CKWR)にてデジタルメモリ24に
書込まれ、時間軸誤差を含まない基準信号に基い
て形成された読出しクロツク(CKRE)にて上記
デジタルメモリ24から読出されることによつて
時間軸誤差が除去される。 In addition, the dropout code replacement circuit 23
A dropout signal is supplied from the VTR 10, and based on this dropout signal, the digital signal during the dropout period is replaced with a dropout code signal. The digital signal outputted from the dropout code replacement circuit 23 is written into an n-bit digital memory 24 and subjected to time axis correction processing. That is, the digital signal is written into the digital memory 24 using a write clock (CK WR ) that includes a time axis error and is generated based on the synchronization signal in the reproduced video signal, and is written as a reference signal that does not include a time axis error. The time base error is removed by reading the data from the digital memory 24 using the read clock (CK RE ) formed based on the data.
上記デジタルメモリ24から読出されるデジタ
ル信号は、ドロツプアウト補正回路25とドロツ
プアウトコード検出回路26とに供給される。 The digital signal read from the digital memory 24 is supplied to a dropout correction circuit 25 and a dropout code detection circuit 26.
上記ドロツプアウトコード検出回路26は、デ
ジタルメモリ24から読出されるデジタル信号中
のドロツプコードを検出することにより、ドロツ
プアウト期間中であることを示す検出出力信号を
上記ドロツプアウト補正回路25に供給する。そ
して、上記ドロツプアウト補正回路25は、上記
検出出力信号に基いてドロツプアウト補正処理を
行なう。 The dropout code detection circuit 26 detects a dropcode in the digital signal read from the digital memory 24 and supplies a detection output signal indicating that the dropout period is in progress to the dropout correction circuit 25. The dropout correction circuit 25 performs dropout correction processing based on the detection output signal.
そして、このようにして時間軸誤差およびドロ
ツプアウトの補正されたデジタル信号は、D/A
変換器27にてアナログ化され、補正処理済の再
生映像信号として信号出力端子28から出力され
る。 Then, the digital signal whose time axis error and dropout have been corrected in this way is converted into a D/A
The converted signal is converted into an analog signal by a converter 27 and outputted from a signal output terminal 28 as a corrected reproduced video signal.
ここで、上述の実施例において、A/D変換器
21にて4ビツトのデジタル信号を出力するもの
として、上記禁止コード置換回路22およびドロ
ツプアウトコード置換回路23の具体的な構成を
第3図に示してある。 Here, in the above embodiment, assuming that the A/D converter 21 outputs a 4-bit digital signal, the specific configurations of the prohibition code replacement circuit 22 and the dropout code replacement circuit 23 will be described below. It is shown in Figure 3.
第3図に示す具体例では、A/D変換器21か
ら出力される4ビツトのデジタル信号の上限コー
ドすなわち〔1,1,1,1〕をドロツプアウト
コードとし、上記ドロツプアウトコードを
NANDゲート31にて検出して、このNANDゲ
ート31の出力にてゲート制御されるANDゲー
ト32よりデジタル信号の最下位ビツト20の出
力を禁止することにより、上記デジタル信号の上
限コード「1,1,1,1」を「1,1,1,
0」に置換えを行なう。そして、上記デジタル信
号の各ビツト20,21,22,23をそれぞれOR
ゲート33,34,35,36を介して出力する
ようにして、上記各ORゲート33,34,3
5,36にVTR10からのドロツプアウト信号
を供給することによつて、ドロツプアウト期間に
各ビツト20,21,22,23が論理「1」すなわ
ちドロツプアウトコードへの置換えを行なう。な
お、上記VTR10から出力されるドロツプアウ
ト信号は、通常は論理「0」を保ち、ドロツプア
ウト期間中は論理「1」になるものとしてある。 In the specific example shown in FIG. 3, the upper limit code of the 4-bit digital signal output from the A/D converter 21, that is, [1, 1, 1, 1] is used as the dropout code, and the dropout the code
By inhibiting the output of the least significant bit 20 of the digital signal from the AND gate 32 which is detected by the NAND gate 31 and gate-controlled by the output of the NAND gate 31, the upper limit code of the digital signal "1, 1, 1, 1'' to ``1, 1, 1,''
0”. Then, each bit 2 0 , 2 1 , 2 2 , 2 3 of the above digital signal is ORed.
Each of the above OR gates 33, 34, 3 is outputted via the gates 33, 34, 35, 36.
By supplying a dropout signal from the VTR 10 to bits 5 and 36, each bit 2 0 , 2 1 , 2 2 , and 2 3 is replaced with a logic "1", that is, a dropout code, during the dropout period. Note that the dropout signal output from the VTR 10 normally maintains logic "0" and becomes logic "1" during the dropout period.
なお、上述の実施例では、再生映像信号とドロ
ツプアウト信号とを出力する機能を有するVTR
10を用いたが、例えばVTRから出力される再
生映像信号のエンベローブ検波を行なうことによ
りドロツプアウト期間を検出するような、ドロツ
プアウト検出回路を設けて、上記ドロツプアウト
コード変換回路23を働かせるようにしても良
い。また、A/D変換器21にてドロツプアウト
コードを含まないようなデジタル化処理を行なえ
ば、上記禁止コード置換回路22は設けずとも良
い。 Note that in the above embodiment, a VTR having a function of outputting a playback video signal and a dropout signal is used.
10 is used, but a dropout detection circuit is provided to detect a dropout period by performing envelope detection of a reproduced video signal output from a VTR, and the dropout code conversion circuit 23 is activated. It's okay. Furthermore, if the A/D converter 21 performs digitization processing that does not include dropout codes, the above-mentioned prohibited code replacement circuit 22 may not be provided.
上述の実施例の説明から明らかなように、本発
明に係る時間軸補正装置では、再生映像信号のド
ロツプアウトを示すコード信号をドロツプアウト
期間中の再生映像信号の情報と置換えてメモリに
書込んで時間軸補正処理を行なつているので、従
来必要とされていたドロツプアウト信号の時間軸
補正用のメモリを設けることなく、後段側に設け
られるドロツプアウト補正回路を働かせることが
でき、所期の目的を十分に達成することができ
る。
As is clear from the description of the embodiments described above, the time axis correction device according to the present invention replaces the code signal indicating the dropout of the reproduced video signal with the information of the reproduced video signal during the dropout period, writes it in the memory, and calculates the time. Since axis correction processing is performed, the dropout correction circuit installed in the subsequent stage can be used without providing a memory for time axis correction of the dropout signal, which was required in the past, and the desired purpose can be achieved sufficiently. can be achieved.
第1図は、従来の時間軸補正装置の構成を示す
ブロツク図である。第2図は本発明に係る時間軸
補正装置の一実施例を示すブロツク図である。第
3図は、上記実施例における禁止コード置換回路
およびドロツプアウトコード置換回路の具体的な
構成を示す回路図である。
10……VTR、21……A/D変換器、22
……禁止コード置換回路、23……ドロツプアウ
トコード置換回路、24……メモリ。
FIG. 1 is a block diagram showing the configuration of a conventional time axis correction device. FIG. 2 is a block diagram showing an embodiment of the time axis correction device according to the present invention. FIG. 3 is a circuit diagram showing specific configurations of the prohibition code replacement circuit and the dropout code replacement circuit in the above embodiment. 10...VTR, 21...A/D converter, 22
...Prohibition code replacement circuit, 23...Dropout code replacement circuit, 24...Memory.
Claims (1)
をデジタル信号に変換し、このデジタル信号をメ
モリに書込み、上記メモリに書込んだデジタル信
号を基準信号にて読出すことにより時間軸誤差の
補正を行なう時間軸補正装置において、上記再生
映像信号のドロツプアウト期間を検出し、このド
ロツプアウト期間のデジタル信号をドロツプアウ
トを示すコード信号に置換して上記メモリに書込
むようにしたことを特徴とする時間軸補正装置。1 Converting a reproduced video signal obtained by a video signal reproducing device into a digital signal, writing this digital signal into a memory, and correcting the time axis error by reading out the digital signal written in the memory using a reference signal. The time axis correction device is characterized in that the dropout period of the reproduced video signal is detected, the digital signal of the dropout period is replaced with a code signal indicating dropout, and the code signal is written in the memory. Device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58060699A JPS59186485A (en) | 1983-04-08 | 1983-04-08 | Time-axis correcting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58060699A JPS59186485A (en) | 1983-04-08 | 1983-04-08 | Time-axis correcting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59186485A JPS59186485A (en) | 1984-10-23 |
| JPH0471397B2 true JPH0471397B2 (en) | 1992-11-13 |
Family
ID=13149796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58060699A Granted JPS59186485A (en) | 1983-04-08 | 1983-04-08 | Time-axis correcting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59186485A (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61172274A (en) * | 1985-01-26 | 1986-08-02 | Toshiba Corp | Drop-out compensating device |
| JPS6289879U (en) * | 1985-11-22 | 1987-06-09 | ||
| JPS6437184U (en) * | 1987-08-28 | 1989-03-06 | ||
| JPH06162659A (en) * | 1992-11-16 | 1994-06-10 | Victor Co Of Japan Ltd | Video-signal reproducing apparatus |
-
1983
- 1983-04-08 JP JP58060699A patent/JPS59186485A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59186485A (en) | 1984-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU5759986A (en) | Apparatus for decoding error correcting code | |
| EP0163736B1 (en) | Apparatus for processing pcm signal | |
| EP0209141A2 (en) | PCM Signal recording and reproducing apparatus | |
| US5060077A (en) | Reproduction apparatus having means for initializing flag memories during slow motion and freeze reproduction | |
| JPS607651A (en) | Recording device of digital information signal | |
| JPH0471397B2 (en) | ||
| JPH0580749B2 (en) | ||
| JPH0785606A (en) | Digital data recording method, recording apparatus and reproducing apparatus thereof | |
| JPH01188085A (en) | Signal regenerating processor | |
| JPS63160068A (en) | Correcting device for time axis of digital signal | |
| JPS6022886A (en) | Digital image signal recording and reproducing device | |
| JPH09115244A (en) | Recording / reproducing apparatus and integrated circuit thereof | |
| JPH01245470A (en) | Rotary head type magnetic recording and reproducing device | |
| EP0449213A2 (en) | Interleave address generating circuit of digital audio tape recorder | |
| JPH0514354B2 (en) | ||
| JP2785521B2 (en) | Playback device | |
| JP3697728B2 (en) | MEMORY ACCESS METHOD, MEMORY CONTROL DEVICE, AND REPRODUCTION DEVICE | |
| JP2870802B2 (en) | Image playback device | |
| JPS62150559A (en) | PCM signal recording/playback device and playback device | |
| JP2557638B2 (en) | PCM audio playback device | |
| JPS61142568A (en) | Information recording/reproducing system | |
| JPS6213748B2 (en) | ||
| JPH0773366B2 (en) | Time axis correction device | |
| JPS59110012A (en) | Recording system for pcm signal | |
| JPH09246998A (en) | Error correction device |