JPH0472266B2 - - Google Patents
Info
- Publication number
- JPH0472266B2 JPH0472266B2 JP62049721A JP4972187A JPH0472266B2 JP H0472266 B2 JPH0472266 B2 JP H0472266B2 JP 62049721 A JP62049721 A JP 62049721A JP 4972187 A JP4972187 A JP 4972187A JP H0472266 B2 JPH0472266 B2 JP H0472266B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- execution unit
- vector
- unit
- identifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Retry When Errors Occur (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
〔概要〕
例えばベクトル処理装置では、スカラユニツト
からベクトルユニツトへ、ベクトル命令を転送
し、ベクトルユニツトでベクトル命令を実行す
る。ベクトル命令を送つた時、スカラユニツト内
のパイプラインの最後でエラーが発生すると、ベ
クトル命令の転送を止めることができないため、
この命令の実行が開始されてしまう。本発明は、
ベクトルユニツトにおいて、命令に識別子を付加
し、この識別子に基づいて、エラーが発生した命
令および転送が途中で切れた命令をキヤンセルす
る手段を設け、複数命令をキヤンセル可能とする
ことにより、エラーに対し命令をリトライ(再実
行)できるようにする。
からベクトルユニツトへ、ベクトル命令を転送
し、ベクトルユニツトでベクトル命令を実行す
る。ベクトル命令を送つた時、スカラユニツト内
のパイプラインの最後でエラーが発生すると、ベ
クトル命令の転送を止めることができないため、
この命令の実行が開始されてしまう。本発明は、
ベクトルユニツトにおいて、命令に識別子を付加
し、この識別子に基づいて、エラーが発生した命
令および転送が途中で切れた命令をキヤンセルす
る手段を設け、複数命令をキヤンセル可能とする
ことにより、エラーに対し命令をリトライ(再実
行)できるようにする。
本発明は、例えばベクトル処理装置のように、
1つの命令実行ユニツトから、他の命令実行ユニ
ツトへ、命令を転送する装置に係り、特に他の命
令実行ユニツトで実行すべき命令を、複数個のオ
ペコード/データに分けて連続して転送する命令
転送制御装置に関するものである。
1つの命令実行ユニツトから、他の命令実行ユニ
ツトへ、命令を転送する装置に係り、特に他の命
令実行ユニツトで実行すべき命令を、複数個のオ
ペコード/データに分けて連続して転送する命令
転送制御装置に関するものである。
データ処理装置等において、命令に関するエラ
ーがあつた場合、その命令をリトライすることに
より、救済できることが少なくない。このような
間歇障害に対するリトライを、命令の転送を連続
的に受け取るベクトル処理装置等においても、エ
ラー発生のタイミングにかかわらず、実行できる
ことが望まれる。
ーがあつた場合、その命令をリトライすることに
より、救済できることが少なくない。このような
間歇障害に対するリトライを、命令の転送を連続
的に受け取るベクトル処理装置等においても、エ
ラー発生のタイミングにかかわらず、実行できる
ことが望まれる。
例えば、ベクトル処理装置では、スカラ命令を
処理するスカラユニツト(SU)と、ベクトル命
令を処理するベクトルユニツト(VU)とを備え
ている。スカラユニツトは、ベクトル命令がある
場合、その命令をパイプラインでベクトルユニツ
トへ転送し、ベクトルユニツトは、受け取つたベ
クトル命令を実行する。
処理するスカラユニツト(SU)と、ベクトル命
令を処理するベクトルユニツト(VU)とを備え
ている。スカラユニツトは、ベクトル命令がある
場合、その命令をパイプラインでベクトルユニツ
トへ転送し、ベクトルユニツトは、受け取つたベ
クトル命令を実行する。
従来、スカラユニツトからベクトルユニツトへ
命令を転送し終るぎりぎりのタイミングで、その
命令のエラーを、スカラユニツト内で検出する
と、タイミング的に転送を止めることができない
ため、ベクトルユニツトは、その命令の実行を開
始してしまう。そのため、スカラユニツトでは、
エラーを起こした命令のリトライを行うことがで
きなかつた。即ち、このようなエラーが発生した
ときに、その命令のリトライを行うと、ベクトル
ユニツトでは、同じベクトル命令がタイミングに
よつて、2回実行されることになり、論理矛盾が
生じることになる。
命令を転送し終るぎりぎりのタイミングで、その
命令のエラーを、スカラユニツト内で検出する
と、タイミング的に転送を止めることができない
ため、ベクトルユニツトは、その命令の実行を開
始してしまう。そのため、スカラユニツトでは、
エラーを起こした命令のリトライを行うことがで
きなかつた。即ち、このようなエラーが発生した
ときに、その命令のリトライを行うと、ベクトル
ユニツトでは、同じベクトル命令がタイミングに
よつて、2回実行されることになり、論理矛盾が
生じることになる。
ベクトル処理装置について、高信頼性が求めら
れる傾向にある一方、ベクトル処理装置のスカラ
ユニツトでは、ベクトル命令に関しても高度な制
御を行うため、マイクロプログラムの量が増加す
る傾向にあり、マイクロプログラム用のRAM等
のエラーが起こりやすくなつている。即ち、高信
頼性に対する要求が強いにもかかわらず、高性能
化・高機能化のためにエラー発生が増加する傾向
にあり、この問題解決が望まれている。
れる傾向にある一方、ベクトル処理装置のスカラ
ユニツトでは、ベクトル命令に関しても高度な制
御を行うため、マイクロプログラムの量が増加す
る傾向にあり、マイクロプログラム用のRAM等
のエラーが起こりやすくなつている。即ち、高信
頼性に対する要求が強いにもかかわらず、高性能
化・高機能化のためにエラー発生が増加する傾向
にあり、この問題解決が望まれている。
命令の転送を連続的に授受するベクトル処理装
置等において、転送する命令に関するエラーの大
部分が、RAM等のエラーであり、リトライによ
り救うことができる場合が多い。そこで、スカラ
ユニツトで発生するエラーに関して、どのような
タイミングでエラーが発生しても、ベクトルユニ
ツトに転送した実行を抑止すべき命令を、すべて
キヤンセルして、リトライ可能とすることが望ま
れる。
置等において、転送する命令に関するエラーの大
部分が、RAM等のエラーであり、リトライによ
り救うことができる場合が多い。そこで、スカラ
ユニツトで発生するエラーに関して、どのような
タイミングでエラーが発生しても、ベクトルユニ
ツトに転送した実行を抑止すべき命令を、すべて
キヤンセルして、リトライ可能とすることが望ま
れる。
本発明は上記問題点の解決を図り、第1命令実
行ユニツトのパイプラインでハード障害が発生し
た場合、第1命令実行ユニツト内でキヤンセルさ
れる命令は、命令転送先の第2命令実行ユニツト
内においても、すべてキヤンセルし、命令のリト
ライを可能とする手段を提供することを目的とし
ている。
行ユニツトのパイプラインでハード障害が発生し
た場合、第1命令実行ユニツト内でキヤンセルさ
れる命令は、命令転送先の第2命令実行ユニツト
内においても、すべてキヤンセルし、命令のリト
ライを可能とする手段を提供することを目的とし
ている。
第1図は本発明の原理ブロツク図である。
第1図において、10は命令を転送する第1命
令実行ユニツト、11は転送された命令を実行す
る第2命令実行ユニツト、12は命令の転送を行
う命令転送回路、13はエラー信号を第2命令実
行ユニツト11へ送信するエラー信号送信回路、
14は転送された命令を受け取るレジスタ、15
は受け取つた命令に付加された命令識別子(ID)
を記憶するIDフイールド、16は受け取つた命
令に命令識別子を付加する命令ID発生カウンタ、
17は受け取つた命令を保持する命令保持回路、
18はエラー発生が通知される可能性のある命令
の命令識別子を記憶するカレントIDレジスタ、
19はエラー信号が送られる最終タイミングまで
時間監視を行う時間監視回路、20は命令転送が
途中で中断したことを検出する転送中断検出回
路、21はエラー発生命令をキヤンセルするエラ
ー命令キヤンセル回路、22は転送が途中で中断
した命令をキヤンセルする中断命令キヤンセル回
路を表す。
令実行ユニツト、11は転送された命令を実行す
る第2命令実行ユニツト、12は命令の転送を行
う命令転送回路、13はエラー信号を第2命令実
行ユニツト11へ送信するエラー信号送信回路、
14は転送された命令を受け取るレジスタ、15
は受け取つた命令に付加された命令識別子(ID)
を記憶するIDフイールド、16は受け取つた命
令に命令識別子を付加する命令ID発生カウンタ、
17は受け取つた命令を保持する命令保持回路、
18はエラー発生が通知される可能性のある命令
の命令識別子を記憶するカレントIDレジスタ、
19はエラー信号が送られる最終タイミングまで
時間監視を行う時間監視回路、20は命令転送が
途中で中断したことを検出する転送中断検出回
路、21はエラー発生命令をキヤンセルするエラ
ー命令キヤンセル回路、22は転送が途中で中断
した命令をキヤンセルする中断命令キヤンセル回
路を表す。
第1命令実行ユニツト10において、命令転送
回路12は、命令パイプラインに従つて、第2命
令実行ユニツト11が実行すべき命令を、複数個
のオペコード/データに分けて転送する。第2命
令実行ユニツト11は、転送された命令をレジス
タ14に受け取ると共に、命令ID発生カウンタ
16のカウント値をIDフイールド15に設定す
る。命令ID発生カウンタ16のカウント値は、
新しい命令毎に更新される。
回路12は、命令パイプラインに従つて、第2命
令実行ユニツト11が実行すべき命令を、複数個
のオペコード/データに分けて転送する。第2命
令実行ユニツト11は、転送された命令をレジス
タ14に受け取ると共に、命令ID発生カウンタ
16のカウント値をIDフイールド15に設定す
る。命令ID発生カウンタ16のカウント値は、
新しい命令毎に更新される。
命令保持回路17は、何段かのバツフアレジス
タによつて構成され、転送された命令を命令識別
子と共に、命令発信まで保持する。時間監視回路
19は、各命令について、第1命令実行ユニツト
10からエラー信号が送られてくる可能性がある
最終タイミングまで、時間監視を行うカウンタで
ある。
タによつて構成され、転送された命令を命令識別
子と共に、命令発信まで保持する。時間監視回路
19は、各命令について、第1命令実行ユニツト
10からエラー信号が送られてくる可能性がある
最終タイミングまで、時間監視を行うカウンタで
ある。
第1命令実行ユニツト10において、マシンチ
エツク等のハードウエア障害が検出されると、エ
ラー信号送信回路13は、エラー信号を第2命令
実行ユニツト11に送信する。時間監視回路19
による時間監視中にエラー信号が到着すると、エ
ラー命令キヤンセル回路21が起動される。エラ
ー命令キヤンセル回路21は、カレントIDレジ
スタ18の内容と、命令保持回路17に保持され
ている命令の各オペコード/データに付加された
命令識別子とを比較し、それが一致する場合に、
命令保持回路17が保持するその命令を無効化す
るキヤンセル信号を出力する。
エツク等のハードウエア障害が検出されると、エ
ラー信号送信回路13は、エラー信号を第2命令
実行ユニツト11に送信する。時間監視回路19
による時間監視中にエラー信号が到着すると、エ
ラー命令キヤンセル回路21が起動される。エラ
ー命令キヤンセル回路21は、カレントIDレジ
スタ18の内容と、命令保持回路17に保持され
ている命令の各オペコード/データに付加された
命令識別子とを比較し、それが一致する場合に、
命令保持回路17が保持するその命令を無効化す
るキヤンセル信号を出力する。
転送中断検出回路20は、第1命令実行ユニツ
ト10から連続して送られるべき命令の転送が、
途中で中断した場合に、それを検出し、中断命令
キヤンセル回路22を動作させる。中断命令キヤ
ンセル回路22は、その中断した命令の命令識別
子と、命令保持回路17に保持されている命令の
各オペコード/データに付加された命令識別子と
を比較し、一致する場合に、命令保持回路17が
保持するその命令に対し、キヤンセル信号を出力
する。
ト10から連続して送られるべき命令の転送が、
途中で中断した場合に、それを検出し、中断命令
キヤンセル回路22を動作させる。中断命令キヤ
ンセル回路22は、その中断した命令の命令識別
子と、命令保持回路17に保持されている命令の
各オペコード/データに付加された命令識別子と
を比較し、一致する場合に、命令保持回路17が
保持するその命令に対し、キヤンセル信号を出力
する。
第1命令実行ユニツト10から第2命令実行ユ
ニツト11へ、命令をオペコードとデータに分け
て転送するとき、従来方式によれば、第1命令実
行ユニツト10のパイプラインの後半のタイミン
グでその命令のエラー、または後続命令のエラー
が発生すると、タイミング的に命令の転送を止め
ることができない。また、タイミングによつて
は、後続命令も途中まで転送されてしまう。
ニツト11へ、命令をオペコードとデータに分け
て転送するとき、従来方式によれば、第1命令実
行ユニツト10のパイプラインの後半のタイミン
グでその命令のエラー、または後続命令のエラー
が発生すると、タイミング的に命令の転送を止め
ることができない。また、タイミングによつて
は、後続命令も途中まで転送されてしまう。
本発明によれば、第2命令実行ユニツト11が
受け取つた命令のオペコード/データに対して、
命令ID発生カウンタ16によつて、命令識別子
が付加され、命令発信まで、命令保持回路17に
保持される。また、各命令に対してエラー信号が
到着するタイミングを保証する時間監視回路19
が設けられる。そして、エラー信号が送られてき
たときには、エラー命令キヤンセル回路21によ
り、その信号に対応する命令が命令識別子によつ
て選び出され、キヤンセルされる。また、中断命
令キヤンセル回路22によつて、1個の命令の転
送が途中で切れた場合にも、命令識別子に基づい
て、その命令がキヤンセルされる。
受け取つた命令のオペコード/データに対して、
命令ID発生カウンタ16によつて、命令識別子
が付加され、命令発信まで、命令保持回路17に
保持される。また、各命令に対してエラー信号が
到着するタイミングを保証する時間監視回路19
が設けられる。そして、エラー信号が送られてき
たときには、エラー命令キヤンセル回路21によ
り、その信号に対応する命令が命令識別子によつ
て選び出され、キヤンセルされる。また、中断命
令キヤンセル回路22によつて、1個の命令の転
送が途中で切れた場合にも、命令識別子に基づい
て、その命令がキヤンセルされる。
従つて、第2命令実行ユニツト11において、
エラーに関連する複数の命令を、キヤンセルする
ことができ、キヤンセル終了後に、第1命令実行
ユニツト10において、命令リトライを行うこと
が可能になる。
エラーに関連する複数の命令を、キヤンセルする
ことができ、キヤンセル終了後に、第1命令実行
ユニツト10において、命令リトライを行うこと
が可能になる。
第2図は本発明の適用システム例、第3図は本
発明の一実施例、第4図は本発明の一実施例タイ
ムチヤートを示す。
発明の一実施例、第4図は本発明の一実施例タイ
ムチヤートを示す。
第2図は本発明が適用されるベクトル処理装置
の例を示している。第2図において、30は主記
憶装置、31は主記憶制御装置、32はスカラ命
令を処理するスカラユニツト、33はベクトル命
令を処理するベクトルユニツト、34はベクトル
命令の制御を行うベクトル命令制御ユニツト、3
5はベクトル命令を実行するベクトル命令実行ユ
ニツト、36はロード・パイプライン、37はス
トア・パイプライン、38はベクトルデータを蓄
えておくベクトルレジスタ、39は加算パイプラ
イン、40は乗算パイプライン、41は除算パイ
プライン、42,43は内部信号線を表す。
の例を示している。第2図において、30は主記
憶装置、31は主記憶制御装置、32はスカラ命
令を処理するスカラユニツト、33はベクトル命
令を処理するベクトルユニツト、34はベクトル
命令の制御を行うベクトル命令制御ユニツト、3
5はベクトル命令を実行するベクトル命令実行ユ
ニツト、36はロード・パイプライン、37はス
トア・パイプライン、38はベクトルデータを蓄
えておくベクトルレジスタ、39は加算パイプラ
イン、40は乗算パイプライン、41は除算パイ
プライン、42,43は内部信号線を表す。
スカラユニツト32は、主記憶装置30から、
主記憶制御装置31を介してスカラ命令およびベ
クトル命令を読み出す。ベクトル命令は、スカラ
ユニツト32のパイプラインを流れて、ベクトル
ユニツト33に転送される。転送された命令は、
ベクトルユニツト33におけるベクトル命令制御
ユニツト34が受け取り、その命令を実行できる
タイミングになると、ベクトル命令実行ユニツト
35に対し、信号線42を通して、命令のスター
トをかける。ベクトル命令信号ユニツト35は、
信号線43により、各パイプライン36,40,
41毎に、命令実行中である信号を、ベクトル命
令制御ユニツト34へ送る。ベクトル命令制御ユ
ニツト34では、これらパイプラインが使用可能
になつたとき、即ち、信号線43の対応するパイ
プラインの信号がOFFになつたとき、命令をス
タートする。本発明は、主として、このベクトル
命令制御ユニツト34に関連している。
主記憶制御装置31を介してスカラ命令およびベ
クトル命令を読み出す。ベクトル命令は、スカラ
ユニツト32のパイプラインを流れて、ベクトル
ユニツト33に転送される。転送された命令は、
ベクトルユニツト33におけるベクトル命令制御
ユニツト34が受け取り、その命令を実行できる
タイミングになると、ベクトル命令実行ユニツト
35に対し、信号線42を通して、命令のスター
トをかける。ベクトル命令信号ユニツト35は、
信号線43により、各パイプライン36,40,
41毎に、命令実行中である信号を、ベクトル命
令制御ユニツト34へ送る。ベクトル命令制御ユ
ニツト34では、これらパイプラインが使用可能
になつたとき、即ち、信号線43の対応するパイ
プラインの信号がOFFになつたとき、命令をス
タートする。本発明は、主として、このベクトル
命令制御ユニツト34に関連している。
第3図は、ベクトル命令制御ユニツト34内の
回路の一部を示している。
回路の一部を示している。
第3図において、50はフエツチステージレジ
スタ(VFS)であり、第1図図示レジスタ14
に対応すもの、51はフエツチバツフアレジスタ
(VFB)、52はプリデコードステージレジスタ
(VPS)である。このVFB51、VPS52は、第
1図図示命令保持回路17に対応する。53は
VFBキヤンセル回路、54はVPSキヤンセル回
路である。55はVFSでの命令途切れ検出回路
であり、第1図に示す転送中断検出回路20に対
応する。56はタイミングカウンタであり、第1
図に示す時間監視回路19に対応する。60はデ
ータバスである。
スタ(VFS)であり、第1図図示レジスタ14
に対応すもの、51はフエツチバツフアレジスタ
(VFB)、52はプリデコードステージレジスタ
(VPS)である。このVFB51、VPS52は、第
1図図示命令保持回路17に対応する。53は
VFBキヤンセル回路、54はVPSキヤンセル回
路である。55はVFSでの命令途切れ検出回路
であり、第1図に示す転送中断検出回路20に対
応する。56はタイミングカウンタであり、第1
図に示す時間監視回路19に対応する。60はデ
ータバスである。
L1およびL4〜L6はラツチ、L2およびL
3はSET/RESETラツチ、R1〜R3はレジス
タ、C1〜C4は一致検出回路、A1〜A5はア
ンド回路、OR1〜OR4はオア回路を表す。
3はSET/RESETラツチ、R1〜R3はレジス
タ、C1〜C4は一致検出回路、A1〜A5はア
ンド回路、OR1〜OR4はオア回路を表す。
スカラユニツトでは、第4図に示すように、ベ
クトル命令が4フローで実行され、最終フローの
Tステートから、オペコードIV1、オペコード
IL2、データDV1、データDV2の順で、ベク
トルユニツトに対し、連続してベクトル命令の転
送を行うものとする。
クトル命令が4フローで実行され、最終フローの
Tステートから、オペコードIV1、オペコード
IL2、データDV1、データDV2の順で、ベク
トルユニツトに対し、連続してベクトル命令の転
送を行うものとする。
スカラユニツトにおけるベクトル命令の実行に
より、第3図に示すデータバス60に、オペコー
ドIV1、オペコードIV2、データDV1、データ
DV2、1τ(マシンサイクル)ずつ載せられ、有
効を示すVALID信号がONにされる。ベクトル
ユニツトでは、VALID信号により、ラツチL1
をセツトすると共に、レジスタR1にイネーブル
信号を入れ、データバス60を介して送られてく
る命令のオペコード/データを受け取る。命令
ID発生カウンタ16は、命令を識別するための
命令識別子を命令毎に発生させ、各オペコード/
データに付加するためにレジスタR1のIDフイ
ールドにセツトする。
より、第3図に示すデータバス60に、オペコー
ドIV1、オペコードIV2、データDV1、データ
DV2、1τ(マシンサイクル)ずつ載せられ、有
効を示すVALID信号がONにされる。ベクトル
ユニツトでは、VALID信号により、ラツチL1
をセツトすると共に、レジスタR1にイネーブル
信号を入れ、データバス60を介して送られてく
る命令のオペコード/データを受け取る。命令
ID発生カウンタ16は、命令を識別するための
命令識別子を命令毎に発生させ、各オペコード/
データに付加するためにレジスタR1のIDフイ
ールドにセツトする。
このVFS50のオペコード/データおよび命
令識別子は、VPS52が空いている場合には、
VP52へ、VPS52が詰まつている場合には
VFB51へ送られる。なお、VFB51は、図示
簡略化しているが、必要に応じて多段化して構成
される。多段化されている場合にも、原理は同様
である。
令識別子は、VPS52が空いている場合には、
VP52へ、VPS52が詰まつている場合には
VFB51へ送られる。なお、VFB51は、図示
簡略化しているが、必要に応じて多段化して構成
される。多段化されている場合にも、原理は同様
である。
データDV2に対するVALID信号のタイミン
グで、タイミングカウンタ56が動作すると同時
に、VFS50の持つ命令識別子が、カレントID
レジスタ18にセツトされる。即ち、カレント
IDレジスタ18は、タイミングカウンタ56の
動作に関連する命令識別子を保持する。
グで、タイミングカウンタ56が動作すると同時
に、VFS50の持つ命令識別子が、カレントID
レジスタ18にセツトされる。即ち、カレント
IDレジスタ18は、タイミングカウンタ56の
動作に関連する命令識別子を保持する。
今、例えば第4図に示すERRのタイミングで、
ベクトル命令V1またはベクトル命令V2のどち
らかでエラーが発生したとする。このタイミング
では、ベクトル命令V1は、すべてベクトルユニ
ツトに転送され、ベクトル命令V2も、オペコー
ドIV1だけ、ベクトルユニツトに転送されてし
まう。この場合、スカラユニツトでは、ベクトル
命令V1からリトライを試みようとするため、ベ
クトルユニツトでは、ベクトル命令V1およびV
2の2命令をキヤンセルすることが必要となる。
これは、次のように行われる。
ベクトル命令V1またはベクトル命令V2のどち
らかでエラーが発生したとする。このタイミング
では、ベクトル命令V1は、すべてベクトルユニ
ツトに転送され、ベクトル命令V2も、オペコー
ドIV1だけ、ベクトルユニツトに転送されてし
まう。この場合、スカラユニツトでは、ベクトル
命令V1からリトライを試みようとするため、ベ
クトルユニツトでは、ベクトル命令V1およびV
2の2命令をキヤンセルすることが必要となる。
これは、次のように行われる。
スカラユニツトでは、パイプラインでエラーが
発生すると、エラーラツチをONにした後、ベク
トルユニツトに、スカラユニツト内でハードエラ
ーが検出されたことを示すマシンチエツク検出信
号を送る。
発生すると、エラーラツチをONにした後、ベク
トルユニツトに、スカラユニツト内でハードエラ
ーが検出されたことを示すマシンチエツク検出信
号を送る。
ベクトルユニツトでは、タイミングカウンタ5
6によるT1,T2,T3の時間監視内に、マシ
ンチエツク検出信号を受け取ると、アンド回路A
5の出力が“1”になり、VFBキヤンセル回路
53およびVPSキヤンセル回路54が働く。
VFBキヤンセル回路53、VPSキヤンセル回路
54は、それぞれカレントIDレジスタ18が保
持する命令識別子をもとに、これと、VFB51、
VPS52が保持する命令識別子とを比較するこ
とにより、キヤンセルすべき命令を探し出し、該
当する命令を保持するレジスタに対し、キヤンセ
ル信号を出力する。このキヤンセル信号は、
SET/RESETラツチL2,L3をリセツトする
ことにより、レジスタが持つ命令を無効化する。
6によるT1,T2,T3の時間監視内に、マシ
ンチエツク検出信号を受け取ると、アンド回路A
5の出力が“1”になり、VFBキヤンセル回路
53およびVPSキヤンセル回路54が働く。
VFBキヤンセル回路53、VPSキヤンセル回路
54は、それぞれカレントIDレジスタ18が保
持する命令識別子をもとに、これと、VFB51、
VPS52が保持する命令識別子とを比較するこ
とにより、キヤンセルすべき命令を探し出し、該
当する命令を保持するレジスタに対し、キヤンセ
ル信号を出力する。このキヤンセル信号は、
SET/RESETラツチL2,L3をリセツトする
ことにより、レジスタが持つ命令を無効化する。
さらに、第4図に示すようなタイミングでは、
次のベクトル命令V2も途中までベクトルユニツ
トに転送されるので、それを同様にキヤンセルす
る。そのため、VFSでの命令途切れ検出回路5
5は、命令転送の途切れを検出すると、その検出
信号を、VFBキヤンセル回路53およびVPSキ
ヤンセル回路54に入れる。VFBキヤンセル回
路53、VPSキヤンセル回路54は、それぞれ
VFS50が持つ命令識別子をもとに、途切れた
命令を探し出し、該当する途切れた命令がある場
合には、そのVFB51,VPS52にキヤンセル
信号を送る。
次のベクトル命令V2も途中までベクトルユニツ
トに転送されるので、それを同様にキヤンセルす
る。そのため、VFSでの命令途切れ検出回路5
5は、命令転送の途切れを検出すると、その検出
信号を、VFBキヤンセル回路53およびVPSキ
ヤンセル回路54に入れる。VFBキヤンセル回
路53、VPSキヤンセル回路54は、それぞれ
VFS50が持つ命令識別子をもとに、途切れた
命令を探し出し、該当する途切れた命令がある場
合には、そのVFB51,VPS52にキヤンセル
信号を送る。
また、ベクトルユニツトは、ベクトルユニツト
内に命令が残つているビジー信号(VU Busy)
を、スカラユニツトへ通知するようになつてい
る。オア回路OR4の出力が、そのビジー信号で
あり、第2図に示すベクトル命令実行ユニツト3
5から、命令実行中を示す信号(Execute)がき
ているか、またはラツチL1〜L3のうち、いず
れかがONであれば、“1”となる。
内に命令が残つているビジー信号(VU Busy)
を、スカラユニツトへ通知するようになつてい
る。オア回路OR4の出力が、そのビジー信号で
あり、第2図に示すベクトル命令実行ユニツト3
5から、命令実行中を示す信号(Execute)がき
ているか、またはラツチL1〜L3のうち、いず
れかがONであれば、“1”となる。
スカラユニツトでは、エラー発生により、その
割込み処理を開始するが、上記ビジー信号が
“1”である間は、割込み処理の開始を待たせる。
これにより、ベクトルユニツト内の命令終了順序
が、ハードエラーが発生した命令に関して正しく
なり、かつスカラユニツト内のハードエラーによ
つて、スカラユニツト内でキヤンセルされる命令
は、ベクトルユニツト内においても、すべてキヤ
ンセルされるため、命令のリトライを正しく行う
ことが可能となる。
割込み処理を開始するが、上記ビジー信号が
“1”である間は、割込み処理の開始を待たせる。
これにより、ベクトルユニツト内の命令終了順序
が、ハードエラーが発生した命令に関して正しく
なり、かつスカラユニツト内のハードエラーによ
つて、スカラユニツト内でキヤンセルされる命令
は、ベクトルユニツト内においても、すべてキヤ
ンセルされるため、命令のリトライを正しく行う
ことが可能となる。
〔発明の効果〕
以上説明したように、本発明によれば、第2命
令実号ユニツトの命令発信制御ステージの前に、
バツフアを持つことにより、第1命令実行ユニツ
トからの命令の転送を連続的に受け取ることがで
きるようなシステム等において、第1命令実行ユ
ニツト内でエラーが発生し、スカラユニツト内で
キヤンセルする命令が、すでに複数個、第2命令
実行ユニツトに転送されていても、第2命令実行
ユニツトでも、それらの命令をすべてキヤンセル
することが可能になる。これにより、命令のリト
ライが可能になるため、命令の発信を高速化する
システムにおいても、高い信頼性を得ることがで
きる。
令実号ユニツトの命令発信制御ステージの前に、
バツフアを持つことにより、第1命令実行ユニツ
トからの命令の転送を連続的に受け取ることがで
きるようなシステム等において、第1命令実行ユ
ニツト内でエラーが発生し、スカラユニツト内で
キヤンセルする命令が、すでに複数個、第2命令
実行ユニツトに転送されていても、第2命令実行
ユニツトでも、それらの命令をすべてキヤンセル
することが可能になる。これにより、命令のリト
ライが可能になるため、命令の発信を高速化する
システムにおいても、高い信頼性を得ることがで
きる。
第1図は本発明の原理ブロツク図、第2図は本
発明の適用システム例、第3図は本発明の一実施
例、第4図は本発明の一実施例タイムチヤートを
示す。 図中、10は第1命令実行ユニツト、11は第
2命令実行ユニツト、12は命令転送回路、13
はエラー信号送信回路、14はレジスタ、15は
IDフイールド、16は命令ID発生カウンタ、1
7は命令保持回路、18はカレントIDレジスタ、
19は時間監視回路、20は転送中断検出回路、
21はエラー命令キヤンセル回路、22は中断命
令キヤンセル回路を表す。
発明の適用システム例、第3図は本発明の一実施
例、第4図は本発明の一実施例タイムチヤートを
示す。 図中、10は第1命令実行ユニツト、11は第
2命令実行ユニツト、12は命令転送回路、13
はエラー信号送信回路、14はレジスタ、15は
IDフイールド、16は命令ID発生カウンタ、1
7は命令保持回路、18はカレントIDレジスタ、
19は時間監視回路、20は転送中断検出回路、
21はエラー命令キヤンセル回路、22は中断命
令キヤンセル回路を表す。
Claims (1)
- 【特許請求の範囲】 1 第1命令実行ユニツト10から第2命令実行
ユニツト11へ、該第2命令実行ユニツト11で
実行すべき命令を複数個のオペコード/データに
分けて連続して転送する情報処理装置において、 上記第1命令実行ユニツト10は、転送する命
令に関するエラーを検出したときに、上記第2命
令実行ユニツト11に対し、エラー信号を送信す
るエラー信号送信手段13を備え、 上記第2命令実行ユニツト11は、上記第1命
令実行ユニツト10から転送される命令の各オペ
コード/データに、命令識別子を付加する命令
ID発生手段16と、 転送された命令の各オペコード/データを、付
加された命令識別子と共に保持する命令保持手段
17と、 転送された命令を受け取つた後、この命令のエ
ラーによつて上記第1命令実行ユニツト10から
エラー信号が送られる最終タイミングまで時間監
視をする時間監視手段19と、 上記時間監視中に、上記第1命令実行ユニツト
10からエラー信号が送られた場合に、エラー発
生命令の命令識別子と上記命令保持手段17が保
持する各オペコード/データの命令識別子とを比
較することにより、該当する命令のキヤンセル信
号を発生するエラー命令キヤンセル手段21と、 命令転送が途中で中断したことを検出した場合
に、中断した命令の命令識別子と上記命令保持手
段17が保持する各オペコード/データの命令識
別子とを比較することにより、該当する命令のキ
ヤンセル信号を発生する中断命令キヤンセル手段
22とを備えていることを特徴とする命令転送制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62049721A JPS63216173A (ja) | 1987-03-04 | 1987-03-04 | 命令転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62049721A JPS63216173A (ja) | 1987-03-04 | 1987-03-04 | 命令転送制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63216173A JPS63216173A (ja) | 1988-09-08 |
| JPH0472266B2 true JPH0472266B2 (ja) | 1992-11-17 |
Family
ID=12839055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62049721A Granted JPS63216173A (ja) | 1987-03-04 | 1987-03-04 | 命令転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63216173A (ja) |
-
1987
- 1987-03-04 JP JP62049721A patent/JPS63216173A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63216173A (ja) | 1988-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0380858B1 (en) | Method and apparatus for detecting and correcting errors in a pipelined computer system | |
| US5537559A (en) | Exception handling circuit and method | |
| EP0461792B1 (en) | Master/slave checking system | |
| US20090044044A1 (en) | Device and method for correcting errors in a system having at least two execution units having registers | |
| US20060190702A1 (en) | Device and method for correcting errors in a processor having two execution units | |
| US8458516B2 (en) | Processor system and operation mode switching method for processor system | |
| JPH02202638A (ja) | 多重プロセッサを備えたフォールトトレラントなコンピュータシステム | |
| US4231089A (en) | Data processing system with apparatus for correcting microinstruction errors | |
| US4318172A (en) | Store data buffer control system | |
| JPS6218057B2 (ja) | ||
| JPH0472266B2 (ja) | ||
| JPS63216174A (ja) | 命令転送制御方式 | |
| JP2919366B2 (ja) | バス障害処理方式 | |
| JPS58166454A (ja) | デ−タ処理装置 | |
| JPS5911455A (ja) | 中央演算処理装置の冗長システム | |
| JPH0147818B2 (ja) | ||
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPH0335327A (ja) | 多数決障害処理装置 | |
| JPS6257049A (ja) | 分散型プロセツサシステム | |
| JPH01140357A (ja) | メモリアクセス制御装置 | |
| JPH04211841A (ja) | 二重化処理装置 | |
| JPH0675800A (ja) | 障害処理方式 | |
| JPH0135369B2 (ja) | ||
| JPH0555895B2 (ja) | ||
| JPH01237841A (ja) | リトライ方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |