Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0473290B2 - - Google Patents
[go: Go Back, main page]

JPH0473290B2 - - Google Patents

Info

Publication number
JPH0473290B2
JPH0473290B2 JP57214175A JP21417582A JPH0473290B2 JP H0473290 B2 JPH0473290 B2 JP H0473290B2 JP 57214175 A JP57214175 A JP 57214175A JP 21417582 A JP21417582 A JP 21417582A JP H0473290 B2 JPH0473290 B2 JP H0473290B2
Authority
JP
Japan
Prior art keywords
film
pattern
psg
groove
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57214175A
Other languages
Japanese (ja)
Other versions
JPS59104130A (en
Inventor
Hiroshi Goto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57214175A priority Critical patent/JPS59104130A/en
Publication of JPS59104130A publication Critical patent/JPS59104130A/en
Publication of JPH0473290B2 publication Critical patent/JPH0473290B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices

Landscapes

  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明は基板上の酸化膜に微細な溝パターンを
形成する方法に関する。
DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to a method for forming a fine groove pattern in an oxide film on a substrate.

(2) 技術の背景 従来例えば半導体基板上の酸化膜(二酸化シリ
コン膜)に所要の溝パターンを形成するにはリソ
グラフイ法が用いられた。すなわち、所要のパタ
ーンを描いたマスクを通し紫外線を照射し、パタ
ーンを酸化膜上に塗布形成されたホトレジスト膜
上に焼き付け、ホトレジスト膜を現像した後にホ
トレジスト膜をマスクにして酸化膜層をエツチン
グし、所要の溝パターンを形成する。
(2) Background of the technology Conventionally, for example, lithography has been used to form a desired groove pattern in an oxide film (silicon dioxide film) on a semiconductor substrate. That is, ultraviolet rays are irradiated through a mask with a desired pattern drawn on it, the pattern is baked onto a photoresist film coated on the oxide film, and after the photoresist film is developed, the oxide film layer is etched using the photoresist film as a mask. , to form the desired groove pattern.

(3) 従来技術と問題点 上記した工程は、ホトレジスト膜の焼付に紫外
線を用いるため、光の波長による制約を受け、溝
パターンの幅は1μm程度が限度である。なお、こ
の幅を形成するに用いられる紫外線の波長は約
0.4μmである。溝の幅を1μmよりも小にするに
は、X線または電子ビームを使用しなければなら
ない。しかし、X線または電子ビームを発生する
ための装置は、高価で構造が複雑であり、従来の
技術を用い酸化膜に微細な溝パターンを形成する
方法が望まれている。
(3) Prior art and problems The above process uses ultraviolet light to bake the photoresist film, and is therefore limited by the wavelength of the light, and the width of the groove pattern is limited to about 1 μm. The wavelength of the ultraviolet light used to form this width is approximately
It is 0.4 μm. To achieve groove widths smaller than 1 μm, X-rays or electron beams must be used. However, equipment for generating X-rays or electron beams is expensive and has a complicated structure, and a method of forming fine groove patterns in an oxide film using conventional techniques is desired.

(4) 発明の目的 本発明は上記従来の問題点に鑑み、一般に実施
されている技術を用い、正確な微細溝パターンを
形成する方法を提供するにある。
(4) Object of the Invention In view of the above-mentioned conventional problems, the present invention provides a method of forming an accurate microgroove pattern using a commonly practiced technique.

(5) 発明の構成 そしてこの目的は本発明によれば、第1の層の
表面上に第1の膜パターンを形成する工程と、該
第1の膜パターンを覆うように該第1の層の表面
上に第2の膜を被着する工程と、該第2の膜に対
し全面エツチングすることにより前記第1の膜パ
ターン端部に対応する第2の膜の段差部を選択的
に除去し前記第1の層を露出させる工程と、開口
部が設けられた前記第2の膜と前記第1の膜をマ
スクとして露出した前記第1の層を選択エツチン
グする工程とを有することを特徴とする微細パタ
ーン形成方法を提供することによつて達成され
る。
(5) Structure of the Invention According to the present invention, this object includes a step of forming a first film pattern on the surface of a first layer, and a step of forming the first layer so as to cover the first film pattern. a step of depositing a second film on the surface of the second film, and etching the entire surface of the second film to selectively remove a stepped portion of the second film corresponding to an edge of the first film pattern; and a step of selectively etching the exposed first layer using the second film provided with an opening and the first film as a mask. This is achieved by providing a method for forming fine patterns.

(6) 発明の実施例 以下本発明実施例を図面によつて詳述する。(6) Examples of the invention Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図以下には本発明の方法を実施する工程に
おける半導体基板要部が断面図で示され、第1図
を参照すると、半導体基板(例えばシリコン基
板)1上に、酸化膜(二酸化シリコン膜)2を
1000Åの膜厚に、次いでその上にエツチングによ
り除去可能なナイトライド膜(窒化膜)3を1000
Åの膜厚に、更にその上に第1の膜として多結晶
シリコン膜(ポリシリコン膜)4を約5000Åの膜
厚に、化学気相成長法(CVD法)で順々に成長
する。酸化膜2は熱酸化法で成長させてもよい。
FIG. 1 and below show cross-sectional views of the main parts of a semiconductor substrate in the process of carrying out the method of the present invention. Referring to FIG. 1, an oxide film (silicon dioxide film) is )2
A nitride film (nitride film) 3 that can be removed by etching is deposited on top of the film to a thickness of 1000 Å.
A polycrystalline silicon film (polysilicon film) 4 is sequentially grown as a first film thereon to a thickness of about 5000 Å by chemical vapor deposition (CVD). The oxide film 2 may be grown by a thermal oxidation method.

次いで第2図に示される如く、ポリシリコン膜
4を任意第1の膜のパターン4a(例えばシリコ
ン基板1に通常のトランジスタを形成するとし
て、それのベースまたはエミツタ全域にわたる幅
のパターン)にパターニングをなす。このパター
ニングは通常のリソグラフイ法でなされる。
Next, as shown in FIG. 2, the polysilicon film 4 is patterned into an arbitrary first film pattern 4a (for example, if a normal transistor is to be formed on the silicon substrate 1, a pattern with a width covering the entire base or emitter of the transistor) is formed. Eggplant. This patterning is done using conventional lithography methods.

次に第3図に示される如く、減圧CVD法でエ
ツチング除去可能な第2の膜すなわちりん・シリ
ケート・ガラス(PSG)膜5を、前記したポリ
シリコン膜4の膜厚よりも大に成長する。または
PSG成長に代えプラズマCVD法で二酸化シリコ
ン膜を同じ膜厚に成長してもよい。CVD法にお
いて、膜の成長は水平面上では垂直方向に、また
垂直面上では水平方向に進む。第3図に示される
ように段差が存在し化学気相成長が垂直方向と水
平方向に進む場合、垂直方向に成長するPSGと
水平方向に成長するPSGとは、図に5aで示す
面に沿つて不連続面を形成し、この不連続面にお
いて、PSGは粗であり、ミクロに観察するとそ
こでPSGは不連続である。
Next, as shown in FIG. 3, a second film, ie, a phosphorous silicate glass (PSG) film 5, which can be removed by etching by low pressure CVD, is grown to a thickness greater than that of the polysilicon film 4 described above. . or
Instead of PSG growth, a silicon dioxide film may be grown to the same thickness by plasma CVD. In the CVD method, film growth proceeds vertically on horizontal surfaces and horizontally on vertical surfaces. As shown in Figure 3, when a step exists and chemical vapor deposition proceeds in the vertical and horizontal directions, PSG growing vertically and PSG growing horizontally are separated along the plane 5a in the figure. This forms a discontinuous surface, and the PSG is rough on this discontinuous surface, and when observed microscopically, the PSG is discontinuous there.

次に、HF系のエツチング液を用いて全面エツ
チングをなす。前記した不連続面5aに沿つて
PSGは粗(不連続)であるのでそこにエツチン
グ液が浸透し、ある時間エツチングを進行させる
と第4図に示す構造が得られ、不連続面5aの存
在した部分に沿つてPSGが除去され第1の溝6
が形成される。HF系のエツチング液に対する
PSGのエツチング速度(rate)は早く、第3図に
示した5000Å程度の膜厚のPSG膜は40秒程度で
すべて除去される。従つて、第4図に示される第
1の溝6を得るためには5〜10秒程度のエツチン
グで足りる。なお、第4図に示す状態で、PSG
膜5は第3図に示すものの半分程度の厚さまでエ
ツチングされている。第1の溝6によつて限定さ
れるPSG膜の縁とポリシリコンパターン4aの
側部との間の距離が後に酸化膜に形成される所要
の溝パターンの幅を決定するのであるから、形成
されるべき溝の幅を得るためのエツチング時間は
前以つて実験で定めておく。
Next, the entire surface is etched using an HF-based etching solution. Along the aforementioned discontinuous surface 5a
Since the PSG is rough (discontinuous), the etching solution penetrates into it, and when etching is allowed to proceed for a certain period of time, the structure shown in FIG. 4 is obtained, and the PSG is removed along the part where the discontinuous surface 5a existed. First groove 6
is formed. For HF-based etching solutions
The etching rate of PSG is fast, and the PSG film with a thickness of about 5000 Å shown in FIG. 3 is completely removed in about 40 seconds. Therefore, etching for about 5 to 10 seconds is sufficient to obtain the first groove 6 shown in FIG. In addition, in the state shown in Figure 4, the PSG
The film 5 is etched to about half the thickness of that shown in FIG. The formation of The etching time to obtain the desired groove width is determined in advance by experiment.

次に、PSG膜5とポリシリコンパターン4a
をマスクにして、りん酸でナイトライド膜3を第
1の溝6を通してエツチングして第2の溝7を形
成する。このとき、第2の溝7の下方の酸化膜2
も微量ではあるがエツチングされる。引続き
PSG膜5を、ドライエツチングまたはウエツト
エツチングで除去する(ウオツシユアウト)と、
第5図に示す構造が得られる。なおこのウオツシ
ユアウトは、PSG膜に対するときはウエツトエ
ツチングが、またそれが二酸化シリコン膜である
ときはドライエツチングが好ましい。
Next, PSG film 5 and polysilicon pattern 4a
Using phosphoric acid as a mask, the nitride film 3 is etched through the first groove 6 to form a second groove 7. At this time, the oxide film 2 below the second groove 7
It is also etched, albeit in a small amount. Continued
When the PSG film 5 is removed by dry etching or wet etching (washout),
The structure shown in FIG. 5 is obtained. For this washout, wet etching is preferable when the PSG film is used, and dry etching is preferable when it is a silicon dioxide film.

最後に、ポリシリコンパターン4aをウオツシ
ユアウトし、部分的にエツチングされ第2の溝7
が形成されたナイトライド膜3をマスクにして第
2の溝7を通して酸化膜2をエツチングすると
(第6図)、酸化膜2に所要の溝パターンが形成さ
れる。本願発明者の測定によると、0.1〜0.15μm
の幅の微細な溝8の形成が可能となつた。
Finally, the polysilicon pattern 4a is washed out, and the second groove 7 is partially etched.
When the oxide film 2 is etched through the second groove 7 using the nitride film 3 formed thereon as a mask (FIG. 6), a desired groove pattern is formed in the oxide film 2. According to the measurements of the inventor, 0.1 to 0.15μm
It became possible to form fine grooves 8 with a width of .

なお上記に説明したように、PSG膜5は二酸
化シリコン膜と代えてもよいので、本発明の適用
範囲は広められ、更に本発明の方法は半導体装置
の製造の場合に限定されるものではなく、微細パ
ターン形成のすべての場合に及ぶ。また本発明の
適用範囲は前記した窒化膜、PSG膜を用いる場
合に限定されるものではない。
As explained above, the PSG film 5 may be replaced with a silicon dioxide film, so the scope of application of the present invention is broadened, and the method of the present invention is not limited to the manufacture of semiconductor devices. , covering all cases of fine pattern formation. Further, the scope of application of the present invention is not limited to the case where the above-described nitride film or PSG film is used.

(7) 発明の効果 以上、詳細に説明したように、本発明の方法に
よれば、従来一般に実施されてきた技術を用い、
0.1〜0.2μmのオーダーのきわめて微細な幅の溝パ
ターンの形成が可能となり、パターンの微細化従
つて集積度を高めるに効果大である。
(7) Effects of the invention As explained in detail above, according to the method of the present invention, using the technology that has been generally practiced in the past,
It is possible to form groove patterns with extremely fine widths on the order of 0.1 to 0.2 μm, which is highly effective in making patterns finer and increasing the degree of integration.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図ないし第6図は、本発明の方法を実施す
る工程における半導体基板要部の断面図である。 1…シリコン基板、2…酸化膜(二酸化シリコ
ン膜)、3…ナイトライド膜(窒化膜)、4…ポリ
シリコン膜、4a…ポリシリコンパターン、5…
PSG膜(または二酸化シリコン膜)、5a…PSG
膜または二酸化シリコン膜の不連続面、6…第1
の溝、7…第2の溝、8…酸化膜に形成された
溝。
1 to 6 are cross-sectional views of essential parts of a semiconductor substrate in the process of carrying out the method of the present invention. DESCRIPTION OF SYMBOLS 1... Silicon substrate, 2... Oxide film (silicon dioxide film), 3... Nitride film (nitride film), 4... Polysilicon film, 4a... Polysilicon pattern, 5...
PSG film (or silicon dioxide film), 5a...PSG
film or discontinuous surface of silicon dioxide film, 6...first
groove, 7... second groove, 8... groove formed in the oxide film.

Claims (1)

【特許請求の範囲】 1 第1の層の表面上に第1の膜パターンを形成
する工程と、 該第1の膜パターンを覆うように該第1の層の
表面上に第2の膜を被着する工程と、 該第2の膜に対し全面エツチングすることによ
り前記第1の膜パターン端部に対応する第2の膜
の段差部を選択的に除去し前記第1の層を露出さ
せる工程と、 開口部が設けられた前記第2の膜と前記第1の
膜をマスクとして露出した前記第1の層を選択エ
ツチングする工程とを有することを特徴とする微
細パターン形成方法。 2 前記第2の膜が気相成長絶縁膜であることを
特徴とする特許請求の範囲第1項記載の微細パタ
ーン形成方法。 3 前記第1の膜が多結晶シリコン膜であること
を特徴とする請求の範囲第1項記載の微細パター
ン形成方法。 4 前記下地が窒化シリコン膜であることを特徴
とする特許請求の範囲第1項記載の微細パターン
形成方法。
[Claims] 1. A step of forming a first film pattern on the surface of the first layer, and forming a second film on the surface of the first layer so as to cover the first film pattern. a step of depositing the second film, and etching the entire surface of the second film to selectively remove the stepped portion of the second film corresponding to the end of the first film pattern to expose the first layer. and a step of selectively etching the exposed first layer using the second film provided with an opening and the first film as a mask. 2. The fine pattern forming method according to claim 1, wherein the second film is a vapor-phase growth insulating film. 3. The fine pattern forming method according to claim 1, wherein the first film is a polycrystalline silicon film. 4. The fine pattern forming method according to claim 1, wherein the base is a silicon nitride film.
JP57214175A 1982-12-07 1982-12-07 Formation of fine pattern Granted JPS59104130A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57214175A JPS59104130A (en) 1982-12-07 1982-12-07 Formation of fine pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57214175A JPS59104130A (en) 1982-12-07 1982-12-07 Formation of fine pattern

Publications (2)

Publication Number Publication Date
JPS59104130A JPS59104130A (en) 1984-06-15
JPH0473290B2 true JPH0473290B2 (en) 1992-11-20

Family

ID=16651475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57214175A Granted JPS59104130A (en) 1982-12-07 1982-12-07 Formation of fine pattern

Country Status (1)

Country Link
JP (1) JPS59104130A (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53112671A (en) * 1977-03-14 1978-10-02 Mitsubishi Electric Corp Forming method for pattern
JPS57181123A (en) * 1981-04-30 1982-11-08 Toshiba Corp Manufcture of semiconductor device

Also Published As

Publication number Publication date
JPS59104130A (en) 1984-06-15

Similar Documents

Publication Publication Date Title
US5838055A (en) Trench sidewall patterned by vapor phase etching
US5876879A (en) Oxide layer patterned by vapor phase etching
US6074951A (en) Vapor phase etching of oxide masked by resist or masking material
JPS5857902B2 (en) How to form narrow mask openings
JPS60147133A (en) Method of producing integrated circuit
US4980317A (en) Method of producing integrated semiconductor structures comprising field-effect transistors with channel lengths in the submicron range using a three-layer resist system
JPS63107119A (en) Manufacture of integrated circuit with stepped insulating layer
JP3274192B2 (en) Method of forming a trench structure in a substrate
JPH0543287B2 (en)
JPH02266517A (en) Manufacture of semiconductor device
JP2896072B2 (en) Method for forming field oxide film of semiconductor device
JPH0473290B2 (en)
JPH05849B2 (en)
JPH09270464A (en) Method of producing minute aerial wiring
JPH0531819B2 (en)
JPH07135247A (en) Manufacture of semiconductor device
JPH0257701B2 (en)
JPH0422021B2 (en)
JP2786259B2 (en) Method for manufacturing semiconductor device
JPH03278543A (en) Manufacture of field-effect transistor
KR20010060984A (en) Manufacturing method for contact hole in semiconductor device
JP3278709B2 (en) Method of manufacturing mask for X-ray exposure
JP3036031B2 (en) Method for manufacturing semiconductor device
JPS5943547A (en) Manufacture of semiconductor device
JPS62247530A (en) Method for forming mask pattern