JPH0473328B2

JPH0473328B2 -

Info

Publication number: JPH0473328B2
Application number: JP58115290A
Authority: JP
Inventors: Aanesuto Ingurando Junia Aabitsudo
Original assignee: ERIKUSON JII II MOOBIRU KOMYUNIKEESHONZU Inc
Current assignee: ERIKUSON JII II MOOBIRU KOMYUNIKEESHONZU Inc
Priority date: 1982-06-28
Filing date: 1983-06-28
Publication date: 1992-11-20
Also published as: GB2123229A; JPS5917727A; HK21790A; DE3321601A1; GB8311873D0; GB2123229B; US4506233A; SG8089G; CA1196970A

Description

【発明の詳細な説明】（発明の背景）この発明は、フエーズロツクループ（PLL）
の制御回路、特に、周波数シンセサイザに用いら
れるフエーズロツクループの帯域幅制御回路に関
する。

周波数シンセサイザにおいて、比較的広範囲の
選択可能な周波数を提供するためにフエーズロツ
クループが使用されていて、この周波数は代表的
にはクリスタルで制御された基準発振器の安定度
を備えている。このような広範囲にわたる周波数
を得るには、フエーズロツクループのフイルタが
可変帯域幅を有することが必要とされ、周波数の
変更がプログラムされあるいは要望された時に周
波数の変更が短時間で行なえるようにしている。
この変更速度（時間）はループ制御電圧に依存
し、該電圧は、まず、利用可能なループ利得によ
つて制限される。つぎに、雑音、および基準周波
数による電圧制御発振器の周波数変調を軽減する
ために、フエーズロツクループ制御ラインに比較
的低いカツトオフ周波数を有したフイルタを挿入
する時、ループ制御電圧はさらに制限される。本
発明者の知り得た従来技術の回路においては、フ
エーズロツクループのフイルタの切替えは、大
概、固定タイミング回路（たとえば、ワンシヨツ
トマルチバイブレータ）を用いて行なわれてお
り、該タイミング回路は初期に比較的広いフイル
タ帯域幅でロツクできるようにしている。タイミ
ング回路の時間が切れた後、タイミング回路はフ
イルタを比較的狭い帯域幅に切替えている。しか
しながら、このようなタイミング回路は、それに
付随する種々の問題を有している。まづ、電源電
圧からの雑音のバーストやパルス等のなんらかの
理由によつて電圧制御発振器のロツクがはずれる
と、通常のロツク検出器は数ミリ秒の間ロツクさ
れていない状態を検出できない場合があり、この
ため、周波数源として電圧制御発振器を用いる送
信機は、隣接する周波数スペクトルのかなりの部
分にわたるキヤリヤすなわち高レベル雑音を発生
する可能性がある。つぎの問題は、電圧制御発振
器が新しく指令された周波数に落着くまでの時間
として割り当てられた固定時間が、場合によつて
は特定の周波数変更のために充分でないかもしれ
ないことである。この場合、固定時間の後で、か
つ送信機が指令された周波数に落着く前に帯域幅
が減少されると、送信機周波数が正常になるま
で、送信機が希望しない周波数を発生し、これに
伴なつて干渉が生ずることとなる。

理想的な観点からは、比較的早くかつ広範囲な
周波数変更がフエーズロツクループ中の比較的広
帯域フイルタ回路によつてなされるべきである。
電圧制御発振器が新しく指令された周波数を発生
した後では、フイルタ回路は比較的狭い帯域幅を
提供すべきである。

（発明の概要）この発明は、フエーズロツクループのフイルタ
帯域幅を制御する改良回路を提供する。本回路
は、位相検出器の出力信号を用い、この出力信号
から比較的高い信号と比較的低い信号をつくる。
低信号は、充電回路によつて遅延された高信号
と、第１の比較器によつて比較される。高信号
は、充電回路によつて遅延された低信号と、第２
の比較回路によつて比較される。位相検出器の出
力が増加した場合、第１の比較器は、高信号充電
回路による遅延が終るまで、高信号を超える低信
号に応答して出力を発生する。位相検出器の出力
が減少した場合、第２の比較器は、低信号充電回
路による遅延が終るまで、高信号を超える低信号
に応答して出力を発生する。比較器の出力は組み
合わされて、位相検出器の出力信号の大きさに関
連した比較器出力のいずれかに応答して、この比
較器出力の持続時間の間、回路出力が発生され
る。この持続時間の間、回路出力は、フイルタを
広帯域にするために使用することができる。回路
出力がなくなつた時に、フイルタの帯域幅を減少
させることができる。

本発明の構成要件は特許請求の範囲に特定され
明確に記載されているが、本発明の構成、作用、
ならびに利点は、添付の図面を参照した以下の説
明により良く理解できるであろう。

（好ましい実施例の説明）本発明を説明するにあたり、フエーズロツクル
ープを有する公知の周波数シンセサイザに用いた
本発明の制御回路を示す第１図のブロツク図をま
ず説明する。当該技術で知られているように、こ
の種のシンセサイザは、通常クリスタル制御され
た安定な基準発振器１０を有する。この発振器の
周波数は、希望により、周波数逓倍しても分周し
てもよいが、その後で位相検出器１１の第１入力
に印加される。位相検出器１１の出力は、フイル
タ回路１２を介して電圧制御発振器１３の入力に
印加される。発振器１３の出力は、無線送信機あ
るいは受信機等の適当な用途に用いられる。発振
器１３の出力は回路条件に従つて周波数逓倍もし
くは分周してもよい。第１図に示す例において
は、発振器１３の出力は分周器１４によつて分周
されて位相検出器１１の第２入力に印加されるも
のとした。当該技術で知られているように、発振
器１３の出力信号に適用される除数を変化させる
ために、従つてフエーズロツクループによつて供
給される発振器１３の出力を変化させるために、
分周器１４にチヤンネル選択器１５を接続でき
る。

以上説明した回路は当該技術で公知である。既
に述べたよう、チヤンネル選択器１５が急速に切
替えられて、分周器１４の除数を比較的大きく変
化させた場合、フエーズロツクループは、ロツク
して電圧制御発振器１３に新しい所望の出力周波
数を発生させるのにかなりの時間を要求する。こ
のことは、特に、発振器１３から雑音およびスプ
リアス放射を軽減するのに通常要求される条件で
ある比較的狭い帯域幅をフイルタ１２が有する場
合にそうである。そして、フエーズロツクループ
のロツクがはずれている間、発振器１３は、望ま
しくなく、かつ、広範囲に変化する出力周波数を
発生する可能性があり、しばしばこのような周波
数を発生する。これら望ましくない影響を減少さ
せるために、本発明によれば、位相検出器１１の
出力を受け、この出力をフイルタ１２に供給して
所定の動作に従つてフイルタ１２の帯域幅を切替
えさせる制御回路２０を提供する。詳しく以下述
べるが、制御回路２０は、位相検出器１１の比較
的低い出力に応答して第１の出力を発生する。こ
の第１の出力は、フイルタ１２を比較的狭い帯域
幅にして、発振器１３からの雑音および他の望ま
しくない放射を減少させるために用いることがで
きる。制御回路２０は、位相検出器１１の比較的
高い出力に応答して、この高い出力が前述の低い
出力にさがるまで、第２の出力を発生する。制御
回路２０からの第２の出力は、フイルタ１２を比
較的広い帯域幅にして、フエーズロツクループの
急速なロツクを得ることができるようにするため
に用いられる。制御回路２０に、チヤンネル選択
器１５から得られる周波数変更信号や、位相検出
器１１から得られるロツクはずれ信号を供給する
こともできる。これら信号によつて、制御回路２
０は、フイルタ１２を広い帯域幅にするために用
いられる第２の出力を発生することができる。第
２の出力が発生されている間、送信機およびまた
は受信機に印加してこれら装置を一時的に遮断す
るための出力を制御回路２０から得ることもでき
る。

第２図は、第１図の制御回路２０の好ましい実
施例の概略回路図を示す。位相検出器１１からの
信号は、入力端子２２と、たとえば接地点である
基準電位点との間に直列接続された抵抗Ｒ１，Ｒ
２より成る分圧器に印加される。この分圧器は、
位相検出器信号が端子Ｈの比較的高入力と端子Ｌ
の比較的低入力とを持つようにする。高入力端子
Ｈは、抵抗Ｒ４を介して、比較器回路として接続
された演算増幅器Ａ１のマイナス入力に結合さ
れ、また抵抗Ｒ６を介して同様に比較器回路とし
て接続された演算増幅器Ａ２のマイナス入力に結
合されている。低入力端子Ｌは、抵抗Ｒ３を介し
て増幅器Ａ１のプラス入力に結合され、抵抗Ｒ５
を介して増幅器Ａ２のプラス入力に結合されてい
る。キヤパシタＣ１より成る時間遅延回路は、増
幅器Ａ１のマイナス入力と接地点との間に接続さ
れ、キヤパシタＣ２より成る時間遅延回路は、増
幅器Ａ２のプラス入力と接地点との間に接続され
ている。これら遅延回路は、後述する理由による
時間遅延を提供する。増幅器Ａ１，Ａ２の出力
は、隔離ダイオードＤ１，Ｄ２を介して共通出力
バス２１に結合されている。出力バス２１は、隔
離ダイオードＤ３を介して、比較器回路として接
続された演算増幅器Ａ３のマイナス入力に結合さ
れ、また、隔離ダイオードＤ４を介して、比較器
回路として接続された演算増幅器Ａ４のプラス入
力に結合されている。電圧Ｂ＋と接地点間に直列
接続された抵抗Ｒ１０，Ｒ１１によつて電圧基準
回路が提供されている。増幅器Ａ３のプラス入力
と増幅器Ａ４のマイナス入力とは抵抗Ｒ１０，Ｒ
１１の接続点に接続されている。さらに、抵抗Ｒ
８とキヤパシタＣ３とより成るフイルタ回路が増
幅器Ａ３のマイナス入力と接地点間に接続され、
抵抗Ｒ９とキヤパシタＣ４とより成るフイルタ回
路が増幅器Ａ４のプラス入力と接地点間に結合さ
れている。最後に、ロツクはずれ信号がダイオー
ドＤ５を介して共通出力バス２１に接続され、周
波数変更信号が隔離ダイオードＤ６を介して共通
出力バス２１に結合されている。

増幅器Ａ３の出力は、送信機および受信機を遮
断するためにこれら装置に印加することができ、
また、増幅器Ａ４の出力はフイルタ１２の特性を
変化させるためにフイルタ１２に接続することが
できる。増幅器Ａ１，Ａ２の出力は、増幅器Ａ３
のマイナス端子と増幅器Ａ４のプラス端子に印加
される。通常、増幅器Ａ３のプラス端子には抵抗
Ｒ１０によつて正の電圧が供給されているので、
増幅器Ａ３は出力を発生する。従つて、増幅器Ａ
３の出力が消滅したことを利用して、無線送信機
あるいは無線受信機のいずれか、あるいは望むな
らばその両方を遮断することができる。通常、増
幅器Ａ４のマイナス端子には抵抗Ｒ１０によつて
正の電圧が供給されているので、増幅器Ａ４は出
力を発生しない。増幅器Ａ４が出力を発生しない
時、これを利用してフイルタ１２を比較的狭い帯
域幅にすることができる。しかし、増幅器Ａ４が
出力を発生している時、これを利用してフイルタ
１２を比較的広い帯域幅にすることができる。こ
のような帯域幅は各種の公知の方法、たとえば、
フイルタ回路にキヤパシタを付加したり除いたり
することによつて達成できる。

第２図の回路の動作を、第３図の共通時間軸に
沿つてプロツトされた波形を参照して説明する。
第３図Ａは位相検出器１１から制御回路に印加さ
れる入力信号を示す。第３図Ｂは増幅器Ａ１に印
加される入力を示し、破線はマイナス端子への入
力、実線はプラス端子への入力をあらわす。第３
図Ｃは増幅器Ａ２に印加される入力を示し、破線
はマイナス入力への入力、実線はプラス入力への
入力をあらわず。第３図Ｄは増幅器Ａ１の出力を
示し、第３図Ｅは増幅器Ａ２の出力を示す。

時刻Ｔ１以前において、第３図Ａに示されるよ
うに、制御回路の入力は安定な、すなわち正規の
値であるとする。この正規の入力では、増幅器Ａ
１のマイナス端子入力は増幅器Ａ１のプラス端子
入力を超えるので、増幅器Ａ１は出力を発生しな
い。同様に、増幅器Ａ２のマイナス端子入力は増
幅器Ａ２のプラス端子入力を超えるので、増幅器
Ａ２は出力を発生しない。増幅器Ａ１，Ａ２から
の出力がなく、ロツクはずれ信号および周波数変
更信号もない場合、送信機およびまたは受信機の
ターンオンを維持さるために使用できるように出
力が増幅器Ａ３から供給され、フイルタ１２を狭
い帯域にするために使用できるように何ら出力が
増幅器Ａ４から供給されない。時刻Ｔ１におい
て、入力が、基準発振器信号と制御発振器信号の
位相差に応じて比較的小さな値だけ上昇するもの
とする。この上昇は、増幅器Ａ１のプラス端子と
増幅器Ａ２のマイナス端子の電圧を同様に上昇さ
せる。増幅器Ａ１のマイナス端子と増幅器Ａ２の
プラス端子の電圧も上昇するがキヤパシタＣ１，
Ｃ２を充電しなければならないので、よりゆるや
かに上昇する。しかし、入力の上昇が小さいため
に、増幅器１のマイナス端子の電圧はプラス端子
の電圧の上方に滞まる。端子Ａ２のマイナス端子
の電圧は明らかにプラス端子の電圧の上方に滞ま
る。その結果、第３図ＤおよびＥに示されるよう
に時刻Ｔ１においてどの増幅器も出力を発生しな
い。時刻Ｔ２において、入力は初期の安定な値に
下降する。増幅器Ａ１のプラス端子と増幅器Ａ２
のマイナス端子の電圧は同様に下降するが、増幅
器Ａ１のマイナス端子と増幅器Ａ２のプラス端子
の電圧はキヤパシタＣ１，Ｃ２が放電しなければ
ならないのでゆるやかに下降する。しかし、小さ
な下降のため、マイナス端子の電圧は各プラス端
子の電圧より上方に滞まるのでどの増幅器も出力
を発生しない。

時刻Ｔ３において、入力が正規の値よりも下方
に少し減少するものとする。この減少によつて増
幅器の端子電圧は時刻Ｔ２において説明したよう
に下降する。この場合、マイナス端子の電圧は各
プラス端子の電圧の上方に滞まりつづけるのでど
の増幅器も出力を発生しない。時刻Ｔ４におい
て、入力が正規の安定な値に上昇するものとす
る。この上昇によつて、増幅器Ａ１，Ａ２の入力
は時刻Ｔ１において説明したと同様の変化に従
う。ここでもまた、どの増幅器も出力を発生しな
い。

時刻Ｔ５においては、これまでと異なり、入力
が、比較的大きな量で、少なくとも回路定数によ
つて設定されるしきい値以上に増加するものとす
る。このような大きな増加は、基準発振器信号と
制御発振器信号との間の大きな位相差を反映する
ものであろう。これによつて、増幅器Ａ１のプラ
ス端子の電圧は増幅器Ａ１のマイナス端子の電圧
より高く上昇する。これはマイナス端子の電圧の
増加がキヤパシタＣ１の所要の充電によつて遅れ
るからであろう。キヤパシタＣ１が充電されて、
増幅器Ａ１のマイナス端子の電圧がプラス端子の
電圧を超えるようになるまでの間、増幅器Ａ１は
第３図Ｄに示すように時刻Ｔ５からプラス出力を
発生する。しかし、増幅器Ａ２は、第３図Ｃに示
すように、マイナス入力がプラス入力を超えてい
るので出力を発生しない。増幅器Ａ１の出力は、
送信機および受信機をターンオフできる出力を増
幅器Ａ３から発生させると共に、フイルタ１２を
広い帯域にする出力を増幅器Ａ４から発生させ
る。

時刻Ｔ６において、第３図Ａに示すように、入
力が正規の値に急速に減少するものとする。増幅
器Ａ１のプラス端子の電圧はマイナス端子の電圧
の下方に滞まるので増幅器Ａ１は出力を発生しな
い。しかし、増幅器Ａ２のプラス端子の電圧はキ
ヤパシタＣ２を経て放電するので、増幅器Ａ２の
マイナス端子の電圧はプラス端子の電圧の下方に
急速に減少する。この放電の際、増幅器Ａ２は、
第３図Ｅに示されるように、出力を発生する。増
幅器Ａ２の出力は、送信機および受信機をターン
オフできる出力を増幅器Ａ３から発生させると共
に、フイルタ１２を広い帯域幅にする出力を増幅
器Ａ４から発生させる。

時刻Ｔ７において、第３図Ａに示すように、入
力が急速に低い値に減少するものとする。この減
少によつて、増幅器Ａ２は、時刻Ｔ６での動作で
述べたと同様の方法によつて、時刻Ｔ７において
出力を発生する。時刻Ｔ７での減少の大きさが、
時刻Ｔ６での減少の大きさよりも大であるので、
時間遅延がより大きく、そして時刻Ｔ７での出力
の時間幅は時刻Ｔ６での出力の時間幅よりも大き
い。

最後に時刻Ｔ８において、第３図Ａに示すよう
に、入力が急速に正規の値に上昇するものとす
る。この上昇によつて、時刻Ｔ５での動作で述べ
たように、増幅器Ａ１は出力を発生し、増幅器Ａ
２は出力を発生しない。時刻Ｔ８での増加の大き
さが、時刻Ｔ５での増加の大きさよりも大である
ので、時間遅延がより大きく、時刻Ｔ８での出力
の時間幅は時刻Ｔ５での出力の時間幅よりも大き
い。

さらに異なつた入力変化は、別な異なつた時間
幅の出力を生じるが、このことは、当業者には、
第３図を参照して説明した上記の例から本発明の
制御回路の動作が理解されるであろう。

隔離ダイオードＤ５，Ｄ６を介して印加される
ロツクはずれ信号および周波数変更信号を、増幅
器Ａ３のマイナス端子と増幅器Ａ４のプラス端子
に印加して、増幅器Ａ１，Ａ２からの出力と同じ
機能を達成することもできる。このように、ロツ
クはずれ信号および周波数変更信号は、前述した
機能のため、出力を増幅器Ａ３から除き、増幅器
Ａ４から供給させることができる。

本発明のフエーズロツクループに使用される新
しい改良制御回路は、位相検出器からの入力信号
の変化の大きさに従つた時間幅を有する制御信号
を供給するためであることが容易に理解できよ
う。本発明の実施例を一例のみ説明したにすぎな
いが、当業者にとつて種々の変形が可能であるこ
とが認識できよう。増幅器Ａ１，Ａ２，Ａ３，Ａ
４によつて与えられる比較器回路は、演算増幅器
が好ましいが、他の種々の形をとる得る。また、
キヤパシタＣ１，Ｃ２によつて与えられる遅延回
路も種々の形式のものでよく、回路条件に従つた
時間遅延を与えることができる。従つて、本発明
を特定の実施例を参照して説明したが、本発明の
精神あるいは特許請求の範囲から逸脱することな
く種々の変形例がつくられることは理解されるべ
きである。

【図面の簡単な説明】

第１図は、フエーズロツクループと本発明によ
る制御回路とを有した周波数シンセサイザのブロ
ツク図であり、第２図は、制御回路の好ましい実
施例の概略回路図であり、そして、第３図は、第
２図の制御回路の動作を説明するため波形図であ
る。主な符号の説明、１０……基準発振器、１１…
…位相検出器、１２……フイルタ、１３……電圧
制御発振器、１４……分周器、１５……チヤンネ
ル選択器、２０……制御回路、Ａ１，Ａ２，Ａ
３，Ａ４……演算増幅器、Ｒ１，Ｒ２……抵抗、
Ｃ１，Ｃ２……キヤパシタ。

Claims

【特許請求の範囲】１基準発振器、制御発振器、これら発振器に結
合された入力を持つ位相検出器、および位相検出
器の出力と制御発振器の制御入力との間に結合さ
れたフイルタを有するフエーズロツクループの制
御回路であつて、ａ前記位相検出器の出力に接続され、それぞれ
の電圧が前記位相検出器の出力電圧に比例し、
互いに相対的な関係にある高電圧を出力する出
力と低電圧を出力する出力とを持つ入力電圧の
分圧回路と、ｂ各々第１および第２の入力、並びに出力とを
持つ第１および第２の比較器回路と、ｃ前記第１の比較器回路の第１の入力を前記分
圧回路の低電圧出力に結合する手段と、ｄ前記第２の比較器回路の第２の入力を前記分
圧回路の高電圧出力に結合する手段と、ｅ前記第１の比較器回路の第２の入力を前記分
圧回路の高電圧出力に結合する第１の遅延回路
と、ｆ前記第２の比較器回路の第１の入力を前記分
圧回路の低電圧出力に結合する第２の遅延回路
とを有し、ｇ前記位相検出器の出力が増加する場合に於い
て、前記第１の遅延回路の為に前記相対的に低
い低電圧が前記相対的に高い高電圧より一時的
に大きくなつた場合は前記第１の比較器回路が
出力を出し、前記位相検出器の出力が減少する
場合に於いて、前記第２の遅延回路の為に前記
相対的に低い低電圧が前記相対的に高い高電圧
より一時的に大きくなつた場合は前記第２の比
較器回路が出力を出すように構成され、更に、ｈ前記第１，第２の比較器回路に接続され、前
記第１，第２の比較器回路の出力に応答して前
記フイルタの帯域幅を制御する制御信号を生成
する出力回路とを有することを特徴とする制御回路。２前記出力回路が、前記第１および第２の比較
器回路の出力に結合された第１の入力と、基準電
圧に結合された第２の入力とを持つ比較器回路を
含んでいることを特徴とした請求項１の制御回
路。３前記遅延回路の各々が、キヤパシタ充電回路
を有していることを特徴とした請求項１または２
の制御回路。４前記出力回路が前記第１と第２の比較器回路
を結合し、前記制御信号を生成する手段を含んで
いることを特徴とした請求項１の制御回路。５前記第１と第２の比較器回路を結合し、前記
制御信号を生成する手段が、所定の値より大きな
値となる前記比較回路の出力のうちどちらか一方
の出力に応答して出力を出す閾値回路を含んでい
ることを特徴とした請求項４の制御回路。６前記比較器回路は演算増幅器を含むことを特
徴とした請求項１または２の制御回路。７前記遅延回路は前記分圧回路の前記高電圧出
力の変化に遅延を与え、前記遅延は前記位相検出
器出力の電圧変化量の関数であることを特徴とし
た請求項１または２の制御回路。８前記遅延回路は前記分圧回路の前記高電圧出
力の変化に遅延を与え、前記遅延は前記位相検出
器出力の電圧変化量の関数であることを特徴とし
た請求項５の制御回路。