JPH0473352B2 - - Google Patents
Info
- Publication number
- JPH0473352B2 JPH0473352B2 JP20545483A JP20545483A JPH0473352B2 JP H0473352 B2 JPH0473352 B2 JP H0473352B2 JP 20545483 A JP20545483 A JP 20545483A JP 20545483 A JP20545483 A JP 20545483A JP H0473352 B2 JPH0473352 B2 JP H0473352B2
- Authority
- JP
- Japan
- Prior art keywords
- encoder
- flip
- adder
- input data
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は画像信号の帯域圧縮処理装置に係り、
特に超高速で帯域圧縮を行つて符号化する符号化
回路に関するものである。
特に超高速で帯域圧縮を行つて符号化する符号化
回路に関するものである。
画像信号を帯域圧縮して符号化する符号化方式
は、従来各種の形式のものが提案されているが、
その代表的なものにDPCM（Differential pulse
code modulation）符号化方式がある。DPCM符
号器は例えば第１図に示されるごとき基本的構成
を有し、減算器１において入力信号xiから予測値
piを減算することによつて予測誤差eiはフリツプ
フロツプ（FF）２に一旦保持されたのち、次の
サンプリング周期に読出され量子化器(Q)３におい
て量子化されて、量子化された予測誤差Ｑ（ei）
として出力される。予測値piはフリツプフロツプ
（FF）４に一旦保持されたのち、次のサンプリン
グ周期に読出されて加算器５において量子化され
た予測誤差Ｑ（ei）と加算されることによつて、
その出力に現在の入力に対応する予測値piを得
る。予測値piは予測関数に基いて発生されるた
め、入力信号との差分値の発生頻度が変化し、従
つて量子化された予測誤差Ｑ（ei）は入力信号に
比べて情報量が減少し、これによつて帯域圧縮が
行われる。
は、従来各種の形式のものが提案されているが、
その代表的なものにDPCM（Differential pulse
code modulation）符号化方式がある。DPCM符
号器は例えば第１図に示されるごとき基本的構成
を有し、減算器１において入力信号xiから予測値
piを減算することによつて予測誤差eiはフリツプ
フロツプ（FF）２に一旦保持されたのち、次の
サンプリング周期に読出され量子化器(Q)３におい
て量子化されて、量子化された予測誤差Ｑ（ei）
として出力される。予測値piはフリツプフロツプ
（FF）４に一旦保持されたのち、次のサンプリン
グ周期に読出されて加算器５において量子化され
た予測誤差Ｑ（ei）と加算されることによつて、
その出力に現在の入力に対応する予測値piを得
る。予測値piは予測関数に基いて発生されるた
め、入力信号との差分値の発生頻度が変化し、従
つて量子化された予測誤差Ｑ（ei）は入力信号に
比べて情報量が減少し、これによつて帯域圧縮が
行われる。
DPCM符号器においては、その動作上サンプ
リング周期の間に各部の演算が終了する必要があ
り、第１図に示された符号器の場合は動作速度の
上限は、量子化器３、加算器５、減算器１および
フリツプフロツプ２の演算時間の和によつて定ま
る。このため入力信号が超高速信号の場合はこの
ままでは処理が不可能になるため、第２図に示す
ように多相に展開し低速データとして処理を行わ
なければならなくなる。
リング周期の間に各部の演算が終了する必要があ
り、第１図に示された符号器の場合は動作速度の
上限は、量子化器３、加算器５、減算器１および
フリツプフロツプ２の演算時間の和によつて定ま
る。このため入力信号が超高速信号の場合はこの
ままでは処理が不可能になるため、第２図に示す
ように多相に展開し低速データとして処理を行わ
なければならなくなる。
第２図は３相に展開して演算を行うDPCM符
号器の一例を示している。同図において６は速度
変換部であつて、動作速度fsを有する入力信号を
３相に展開して、それぞれ動作速度fs／３を有す
る３出力ａ，ｂ，ｃを得る。７，８，９はそれぞ
れ第１図と同様の構成を有するDPCM符号器ブ
ロツクであつて、それぞれ出力ａ，ｂ，ｃを処理
して量子化された予測誤差の出力を発生する。
号器の一例を示している。同図において６は速度
変換部であつて、動作速度fsを有する入力信号を
３相に展開して、それぞれ動作速度fs／３を有す
る３出力ａ，ｂ，ｃを得る。７，８，９はそれぞ
れ第１図と同様の構成を有するDPCM符号器ブ
ロツクであつて、それぞれ出力ａ，ｂ，ｃを処理
して量子化された予測誤差の出力を発生する。
第２図に示されたDPCM符号器では、それぞ
れDPCM符号器７，８，９は入力信号の動作速
度の1/3の動作速度を有していればよく、従つて
第１図の場合と比べ高速の信号を処理することが
できるが、反面回路規模が増大する。
れDPCM符号器７，８，９は入力信号の動作速
度の1/3の動作速度を有していればよく、従つて
第１図の場合と比べ高速の信号を処理することが
できるが、反面回路規模が増大する。
第１図および第２図に示されたDPCM符号器
は、１サンプリング周期前のデータと入力データ
との差分値によつて符号化を行うものであるが、
ｎサンプリング周期前のデータと入力データとの
差分値によつて符号化するDPCM符号器が必要
になる場合がある。このような符号器は例えば、
カラーテレビ信号の信号の直流分（ｆ＝０）とサ
ブキヤリア信号fscとに対して、伝達関数が合致
するフイルタ特性を符号器に付与しようとする場
合等に必要となるものであり、所要のフイルタ特
性はサンプリング周波数fsをｎ／2fscに選ぶこと
によつて実現される。
は、１サンプリング周期前のデータと入力データ
との差分値によつて符号化を行うものであるが、
ｎサンプリング周期前のデータと入力データとの
差分値によつて符号化するDPCM符号器が必要
になる場合がある。このような符号器は例えば、
カラーテレビ信号の信号の直流分（ｆ＝０）とサ
ブキヤリア信号fscとに対して、伝達関数が合致
するフイルタ特性を符号器に付与しようとする場
合等に必要となるものであり、所要のフイルタ特
性はサンプリング周波数fsをｎ／2fscに選ぶこと
によつて実現される。
第３図はこのような符号化回路の従来例を示
し、５サンプリング周期前のデータと入力データ
との差分値によつて符号化する場合の原則的構成
を示している。同図において、第１図におけると
同じ部分は同じ番号で示されており、１０，１１
はそれぞれフリツプフロツプ（FF×５）である。
し、５サンプリング周期前のデータと入力データ
との差分値によつて符号化する場合の原則的構成
を示している。同図において、第１図におけると
同じ部分は同じ番号で示されており、１０，１１
はそれぞれフリツプフロツプ（FF×５）である。
第３図は符号化回路においては、フリツプフロ
ツプ１０，１１はそれぞれ５ステツプからなり、
５サンプリング周期後までデータを保持して出力
する。これによつて第１図について説明したとこ
ろと同様にして演算が行われて、量子化された予
測誤差を出力として得ることができる。かつこの
場合、サブキヤリア信号周波数fsc＝24.3MHzを有
する高品位テレビ（HDTV）信号に対応して、
2.5fscをサンプリング周波数として選ぶことによ
つて、直流分とサブキヤリア周波数fscとに対し
て伝達関数が合致するフイルタ特性を実現するこ
とができる。
ツプ１０，１１はそれぞれ５ステツプからなり、
５サンプリング周期後までデータを保持して出力
する。これによつて第１図について説明したとこ
ろと同様にして演算が行われて、量子化された予
測誤差を出力として得ることができる。かつこの
場合、サブキヤリア信号周波数fsc＝24.3MHzを有
する高品位テレビ（HDTV）信号に対応して、
2.5fscをサンプリング周波数として選ぶことによ
つて、直流分とサブキヤリア周波数fscとに対し
て伝達関数が合致するフイルタ特性を実現するこ
とができる。
しかしながら第３図の符号化回路は第１図の場
合と同様に、超高速信号に対しては処理不可能で
ある。すなわち第３図において、減算器１、加算
器５、量子化器３の動作速度をそれぞれ10ns，
10ns，20nsとすると、第３図の符号器が動作可能
な入力周波数の上限は25MHzであつて、HDTV
信号における60MHz（13ns）のデータ速度を有す
る入力信号を処理することはできない。
合と同様に、超高速信号に対しては処理不可能で
ある。すなわち第３図において、減算器１、加算
器５、量子化器３の動作速度をそれぞれ10ns，
10ns，20nsとすると、第３図の符号器が動作可能
な入力周波数の上限は25MHzであつて、HDTV
信号における60MHz（13ns）のデータ速度を有す
る入力信号を処理することはできない。
第４図は第３図の符号化処理を分割構成とした
場合の回路例を示している。同図において第１図
におけると同じ部分は同じ番号で示されており、
１２，１３はそれぞれフリツプフロツプ（FF×
４）である。
場合の回路例を示している。同図において第１図
におけると同じ部分は同じ番号で示されており、
１２，１３はそれぞれフリツプフロツプ（FF×
４）である。
第４図の符号化回路においては、フリツプフロ
ツプ１２，１３はそれぞれ４ステツプからなり、
４サンプリング周期後までデータを保持して出力
する。この場合は量子化器３はフリツプフロツプ
１２とフリツプフロツプ２の間に配置されてい
て、フリツプフロツプ１２の最終ステツプのフリ
ツプフロツプとフリツプフロツプ２のそれぞれの
クロツクの間に動作を行えばよく、従つてこの場
合の処理速度は減算器１および加算器５の動作速
度の和または量子化器３の動作速度によつて決定
される。第３図と同様に減算器１、加算器５、量
子化器３の動作速度をそれぞれ10ns，10ns，20ns
とすると、第４図の符号化回路が動作可能な入力
周波数の上限は１／（10×10-9＋10×10-9）Hzま
たは１／（20×10-9）Hzすなわち50MHzとなる
が、これでも60MHzのデータ速度を有する入力信
号を処理することはできない。
ツプ１２，１３はそれぞれ４ステツプからなり、
４サンプリング周期後までデータを保持して出力
する。この場合は量子化器３はフリツプフロツプ
１２とフリツプフロツプ２の間に配置されてい
て、フリツプフロツプ１２の最終ステツプのフリ
ツプフロツプとフリツプフロツプ２のそれぞれの
クロツクの間に動作を行えばよく、従つてこの場
合の処理速度は減算器１および加算器５の動作速
度の和または量子化器３の動作速度によつて決定
される。第３図と同様に減算器１、加算器５、量
子化器３の動作速度をそれぞれ10ns，10ns，20ns
とすると、第４図の符号化回路が動作可能な入力
周波数の上限は１／（10×10-9＋10×10-9）Hzま
たは１／（20×10-9）Hzすなわち50MHzとなる
が、これでも60MHzのデータ速度を有する入力信
号を処理することはできない。
第５図は並列構成とした場合の符号化回路の構
成例を示している。同図において１４は直並列変
換回路（Ｓ／Ｐ）、１５-1，…，１５-5はDPCM
符号器ブロツクである。
成例を示している。同図において１４は直並列変
換回路（Ｓ／Ｐ）、１５-1，…，１５-5はDPCM
符号器ブロツクである。
第５図において直並列変換回路１４は入力信号
を５相の信号ａ，ｂ，ｃ，ｄ，ｅに直並列変換し
て出力する。DPCM符号器ブロツク１５-1，…，
１５-5は、それぞれ第１図に示されたDPCM符号
器と同様の構成を有し、それぞれ25MHzの処理速
度を有する。従つて第５図の符号化回路は全体と
して25×5MHzの処理速度を有し、60MHzのデー
タ速度を有する入力信号を処理することができる
が、反面、回路規模が著しく大きい。
を５相の信号ａ，ｂ，ｃ，ｄ，ｅに直並列変換し
て出力する。DPCM符号器ブロツク１５-1，…，
１５-5は、それぞれ第１図に示されたDPCM符号
器と同様の構成を有し、それぞれ25MHzの処理速
度を有する。従つて第５図の符号化回路は全体と
して25×5MHzの処理速度を有し、60MHzのデー
タ速度を有する入力信号を処理することができる
が、反面、回路規模が著しく大きい。
このように従来の符号化回路においては、超高
速信号を処理しようとすると、回路規模が増大す
るという問題があつた。
速信号を処理しようとすると、回路規模が増大す
るという問題があつた。
本発明はこのような従来技術の問題点を解決し
ようとするものであつて、その目的は、DPCM
符号器において処理速度を向上させるとともに、
回路規模の増大を防止した符号化回路を提供する
ことにある。
ようとするものであつて、その目的は、DPCM
符号器において処理速度を向上させるとともに、
回路規模の増大を防止した符号化回路を提供する
ことにある。
上記目的を達成するための本発明の構成は以下
に示す通りである。即ち、本発明は、直列入力デ
ータを１／ｍ（ｍは整数）の速度のｍ相の並列出
力に変換する速度変換回路と、該ｍ相の並列出力
の内の１相の出力を入力データとし、入力データ
と予測値との差分を量子化することによつて符号
化を行うｍ個の符号器と、該ｍ個の符号器の符号
化出力を第１の入力とし局部復号出力を得るｍ個
の加算器とを具え、該ｍ個の加算器のそれぞれの
局部復号出力を遂次他相の符号器の予測値として
入力しまた該他相の符号器と同じ相の該加算器の
第２の入力とするように接続するとともに、各符
号器の入力データと予測値との時間差が該直列入
力データのｎ（ｎは整数）サンプリング周期とな
るように各符号器および各加算器の入力段または
出力段に１／ｍの速度の遅延素子を配置したこと
を特徴とする符号化回路としての構成を有するも
のである。
に示す通りである。即ち、本発明は、直列入力デ
ータを１／ｍ（ｍは整数）の速度のｍ相の並列出
力に変換する速度変換回路と、該ｍ相の並列出力
の内の１相の出力を入力データとし、入力データ
と予測値との差分を量子化することによつて符号
化を行うｍ個の符号器と、該ｍ個の符号器の符号
化出力を第１の入力とし局部復号出力を得るｍ個
の加算器とを具え、該ｍ個の加算器のそれぞれの
局部復号出力を遂次他相の符号器の予測値として
入力しまた該他相の符号器と同じ相の該加算器の
第２の入力とするように接続するとともに、各符
号器の入力データと予測値との時間差が該直列入
力データのｎ（ｎは整数）サンプリング周期とな
るように各符号器および各加算器の入力段または
出力段に１／ｍの速度の遅延素子を配置したこと
を特徴とする符号化回路としての構成を有するも
のである。
第６図は本発明の符号化回路の一実施例として
第３図の場合と同じく５サンプリング周期前のデ
ータと入力データとの差分値によつて符号化する
場合の構成を示している。同図において、２１は
直並列変換回路（Ｓ／Ｐ）、２２は減算器、２３，
２４はフリツプフロツプ（FF）、２５は量子化器
(Q)、２６，２７はフリツプフロツプ（FF）、２８
は加算器、２９は減算器、３０，３１はフリツプ
フロツプ（FF）、３２は量子化器(Q)、３３，３
４，３５はフリツプフロツプ（FF）、３６は加算
器である。また第７図は第６図の符号化回路にお
ける処理順序を示すフローチヤートである。同図
において，，，，， ａ−ｅ ， ｂ−
ｃ はそれぞれ各部の信号を示し、各信号は同じ
符号によつて第６図中に対応する位置に示されて
いる。
第３図の場合と同じく５サンプリング周期前のデ
ータと入力データとの差分値によつて符号化する
場合の構成を示している。同図において、２１は
直並列変換回路（Ｓ／Ｐ）、２２は減算器、２３，
２４はフリツプフロツプ（FF）、２５は量子化器
(Q)、２６，２７はフリツプフロツプ（FF）、２８
は加算器、２９は減算器、３０，３１はフリツプ
フロツプ（FF）、３２は量子化器(Q)、３３，３
４，３５はフリツプフロツプ（FF）、３６は加算
器である。また第７図は第６図の符号化回路にお
ける処理順序を示すフローチヤートである。同図
において，，，，， ａ−ｅ ， ｂ−
ｃ はそれぞれ各部の信号を示し、各信号は同じ
符号によつて第６図中に対応する位置に示されて
いる。
直並列変換回路２１は入力信号を２相の信号
ａ，に変換して出力する。第７図において入力
信号がA1，B1，C1，D1，E1，A2，…の順であつ
たとしたとき、信号はA1，C1，D1，E1，B2，
…となり信号はB1，D1，A2，C2…となる。第
６図において減算器２２、フリツプフロツプ２
３，２４、量子化器２５、フリツプフロツプ２
６，２７および加算器２８からなる符号器ブロツ
ク（以下これを符号器ブロツクＡと呼ぶ）は、加
算器２８の出力信号を減算器２２における予測
値の信号として用いるものとすれば、入力
（E1，B2，…）に対し＝（A′1，C′1…）が予測
値となるため、1/2に低速化されたサンプリング
周期において２サンプリング周期前のデータと入
力データとの差分によつて予測誤差を求める符号
器の形をなしている。また減算器２９、フリツプ
フロツプ３０，３１、量子化器３２、フリツプフ
ロツプ３３，３４，３５および加算器３６からな
る符号器ブロツク（以下これを符号器ブロツクＢ
と呼ぶ）は、フリツプフロツプ３５の出力信号
を減算器２９における予測値の信号として用いる
ものとすれば、入力（＝C2，E2，…）に対し
（＝B′1，D′1…）が予測値となるため、1/2に
低速化されたサンプリング周期において３サンプ
リング周期前のデータと入力データとの差分によ
つて予測誤差を求める符号器の形をなしている。
しかしながら第６図では、符号器ブロツクＡにお
ける２サンプリング周期前の信号は符号器ブロ
ツクＢにおける予測値の信号として用いられ、符
号器ブロツクＢにおける３サンプリング周期前の
信号は符号器ブロツクＡにおける予測値の信号
として用いられていて、それぞれ入力信号，
との差分の信号 ａ−ｅ ， ｂ−ｃ が求められ
る。信号 ａ−ｅ ， ｂ−ｃ はそれぞれ量子化器
２５，３２によつて量子化されて、それぞれ量子
化された予測誤差の信号出力を得るが、両出力は
いずれも５サンプリング周期前のデータと入力デ
ータとの差分によつて求められた予測誤差であ
る。
ａ，に変換して出力する。第７図において入力
信号がA1，B1，C1，D1，E1，A2，…の順であつ
たとしたとき、信号はA1，C1，D1，E1，B2，
…となり信号はB1，D1，A2，C2…となる。第
６図において減算器２２、フリツプフロツプ２
３，２４、量子化器２５、フリツプフロツプ２
６，２７および加算器２８からなる符号器ブロツ
ク（以下これを符号器ブロツクＡと呼ぶ）は、加
算器２８の出力信号を減算器２２における予測
値の信号として用いるものとすれば、入力
（E1，B2，…）に対し＝（A′1，C′1…）が予測
値となるため、1/2に低速化されたサンプリング
周期において２サンプリング周期前のデータと入
力データとの差分によつて予測誤差を求める符号
器の形をなしている。また減算器２９、フリツプ
フロツプ３０，３１、量子化器３２、フリツプフ
ロツプ３３，３４，３５および加算器３６からな
る符号器ブロツク（以下これを符号器ブロツクＢ
と呼ぶ）は、フリツプフロツプ３５の出力信号
を減算器２９における予測値の信号として用いる
ものとすれば、入力（＝C2，E2，…）に対し
（＝B′1，D′1…）が予測値となるため、1/2に
低速化されたサンプリング周期において３サンプ
リング周期前のデータと入力データとの差分によ
つて予測誤差を求める符号器の形をなしている。
しかしながら第６図では、符号器ブロツクＡにお
ける２サンプリング周期前の信号は符号器ブロ
ツクＢにおける予測値の信号として用いられ、符
号器ブロツクＢにおける３サンプリング周期前の
信号は符号器ブロツクＡにおける予測値の信号
として用いられていて、それぞれ入力信号，
との差分の信号 ａ−ｅ ， ｂ−ｃ が求められ
る。信号 ａ−ｅ ， ｂ−ｃ はそれぞれ量子化器
２５，３２によつて量子化されて、それぞれ量子
化された予測誤差の信号出力を得るが、両出力は
いずれも５サンプリング周期前のデータと入力デ
ータとの差分によつて求められた予測誤差であ
る。
第６図においては、符号器ブロツクＡ，Ｂの処
理速度は加算器２８と減算器２９の動作速度の和
または量子化器２５または量子化器３２によつて
決定される。
理速度は加算器２８と減算器２９の動作速度の和
または量子化器２５または量子化器３２によつて
決定される。
第３図と同様に加算器２８、減算器２９、量子
化器２５、量子化器３２の動作速度をそれぞれ
10ns，10ns，20ns，20nsとすると、それぞれ１／
（10×10-9＋10×10-9）Hzまたは１／（20×10-9）
Hzすなわち50MHzの処理速度を有している。60M
Hzのデータ速度を有する入力信号は直並列変換回
路２１によつて２相に変換され、従つて入力信号
，はいずれも30MHzのデータ速度であるか
ら、第６図に示された符号器によつて60MHzのデ
ータ速度を有する入力データを処理することがで
きる。このように第６図の符号器によれば、第５
図の符号器に比べて回路規模が小さいに拘らず、
所要のデータ処理速度を余裕をもつて実現するこ
とができる。
化器２５、量子化器３２の動作速度をそれぞれ
10ns，10ns，20ns，20nsとすると、それぞれ１／
（10×10-9＋10×10-9）Hzまたは１／（20×10-9）
Hzすなわち50MHzの処理速度を有している。60M
Hzのデータ速度を有する入力信号は直並列変換回
路２１によつて２相に変換され、従つて入力信号
，はいずれも30MHzのデータ速度であるか
ら、第６図に示された符号器によつて60MHzのデ
ータ速度を有する入力データを処理することがで
きる。このように第６図の符号器によれば、第５
図の符号器に比べて回路規模が小さいに拘らず、
所要のデータ処理速度を余裕をもつて実現するこ
とができる。
第８図は本発明の符号化回路の他の実施例とし
て11サンプリング周期前のデータと入力データと
の差分値によつて符号化する場合の構成を示した
ものである。同図において４１は直並列変換回路
（Ｓ／Ｐ）であつて入力データを３相に速度変換
する。４２は減算器、４３，４４はフリツプフロ
ツプ（FF）、４５は量子化器(Q)、４６，４７はフ
リツプフロツプ（FF）、４８は加算器、４９はフ
リツプフロツプ（FF）であつて、これらは符号
器ブロツクＡを構成している。５０は減算器、５
１，５２はフリツプフロツプ（FF）、５３は量子
化器(Q)、５４，５５はフリツプフロツプ（FF）、
５６は加算器、５７，５８はフリツプフロツプ
（FF）であつて、これらは符号器ブロツクＢを構
成している。５９は減算器、６０，６１はフリツ
プフロツプ（FF）、６２は量子化器(Q)、６３，６
４はフリツプフロツプ（FF）、６５は加算器、６
６，６７はフリツプフロツプ（FF）であつて、
これらは符号器ブロツクＣを構成している。また
第９図は第８図の符号化回路における処理順序を
示すフローチヤートであつて、入力データ11，
21，31，41，…が直並列変換回路４１に入力され
たとき、各符号器ブロツクＡ，Ｂ，Ｃにおいて処
理されるデータをそれぞれ１，２，３によつて示
したものである。
て11サンプリング周期前のデータと入力データと
の差分値によつて符号化する場合の構成を示した
ものである。同図において４１は直並列変換回路
（Ｓ／Ｐ）であつて入力データを３相に速度変換
する。４２は減算器、４３，４４はフリツプフロ
ツプ（FF）、４５は量子化器(Q)、４６，４７はフ
リツプフロツプ（FF）、４８は加算器、４９はフ
リツプフロツプ（FF）であつて、これらは符号
器ブロツクＡを構成している。５０は減算器、５
１，５２はフリツプフロツプ（FF）、５３は量子
化器(Q)、５４，５５はフリツプフロツプ（FF）、
５６は加算器、５７，５８はフリツプフロツプ
（FF）であつて、これらは符号器ブロツクＢを構
成している。５９は減算器、６０，６１はフリツ
プフロツプ（FF）、６２は量子化器(Q)、６３，６
４はフリツプフロツプ（FF）、６５は加算器、６
６，６７はフリツプフロツプ（FF）であつて、
これらは符号器ブロツクＣを構成している。また
第９図は第８図の符号化回路における処理順序を
示すフローチヤートであつて、入力データ11，
21，31，41，…が直並列変換回路４１に入力され
たとき、各符号器ブロツクＡ，Ｂ，Ｃにおいて処
理されるデータをそれぞれ１，２，３によつて示
したものである。
第８図は符号化回路においては、符号器ブロツ
クＣは入力（＝72，102，…）に対し、符号器ブ
ロツクＡの局部復号出力（＝71，81）が予測値と
なるため、1/3に低速化されたサンプリング周期
において３サンプリング周期前のデータと入力デ
ータとの差分によつて予測誤差を求める符号器を
形成し、符号器ブロツクＡ，Ｂはそれぞれ４サン
プリング周期前のデータと入力データとの差分に
よつて予測誤差を求める符号器を形成している。
そして符号器ブロツクＡにおける３サンプリング
周期前の信号は符号器ブロツクＣにおける予測値
の信号として用いられ、符号器ブロツクＣにおけ
る４サンプリング周期前の信号は符号器ブロツク
Ｂにおける予測値の信号として用いられ、符号器
ブロツクＢにおける４サンプリング周期前の信号
は符号器ブロツクＡにおける予測値の信号として
用いられていて、これらの予測値の信号を用いて
各符号器ブロツクＡ，Ｂ，Ｃがそれぞれ入力信号
との差分を求め、これによつてそれぞれ量子化さ
れた予測誤差の信号を出力するようになつてい
る。従つて第８図に儒された符号化回路では各出
力は、いずれも11サンプリング周期前のデータと
入力データとの差分によつて求められた、量子化
された予測誤差である。第９図においては、各符
号器ブロツクＡ，Ｂ，Ｃのそれぞれの入力データ
と、予測値の関係の一例が示されている。
クＣは入力（＝72，102，…）に対し、符号器ブ
ロツクＡの局部復号出力（＝71，81）が予測値と
なるため、1/3に低速化されたサンプリング周期
において３サンプリング周期前のデータと入力デ
ータとの差分によつて予測誤差を求める符号器を
形成し、符号器ブロツクＡ，Ｂはそれぞれ４サン
プリング周期前のデータと入力データとの差分に
よつて予測誤差を求める符号器を形成している。
そして符号器ブロツクＡにおける３サンプリング
周期前の信号は符号器ブロツクＣにおける予測値
の信号として用いられ、符号器ブロツクＣにおけ
る４サンプリング周期前の信号は符号器ブロツク
Ｂにおける予測値の信号として用いられ、符号器
ブロツクＢにおける４サンプリング周期前の信号
は符号器ブロツクＡにおける予測値の信号として
用いられていて、これらの予測値の信号を用いて
各符号器ブロツクＡ，Ｂ，Ｃがそれぞれ入力信号
との差分を求め、これによつてそれぞれ量子化さ
れた予測誤差の信号を出力するようになつてい
る。従つて第８図に儒された符号化回路では各出
力は、いずれも11サンプリング周期前のデータと
入力データとの差分によつて求められた、量子化
された予測誤差である。第９図においては、各符
号器ブロツクＡ，Ｂ，Ｃのそれぞれの入力データ
と、予測値の関係の一例が示されている。
第８図において、符号器ブロツクＡ，Ｂ，Ｃの
処理速度は、減算器４２，５０，５９、加算器４
８，５６，６５、量子化器４５，５３，６２の各
素子の動作速度によつて決定される。通常量子化
器の動作速度は加算器または減算器の動作速度よ
り小さいため、符号器ブロツクＡ，Ｂ，Ｃの処理
速度は量子化器の動作速度によつて決定される。
処理速度は、減算器４２，５０，５９、加算器４
８，５６，６５、量子化器４５，５３，６２の各
素子の動作速度によつて決定される。通常量子化
器の動作速度は加算器または減算器の動作速度よ
り小さいため、符号器ブロツクＡ，Ｂ，Ｃの処理
速度は量子化器の動作速度によつて決定される。
量子化器の動作速度が加算器と減算器の動作速
度の和よりも大きい場合、たとえば15nsとすると
符号器ブロツクＡ，Ｂ，Ｃの処理速度は約67MHz
となり、第６図の場合よりも高速な動作が実現で
きる。
度の和よりも大きい場合、たとえば15nsとすると
符号器ブロツクＡ，Ｂ，Ｃの処理速度は約67MHz
となり、第６図の場合よりも高速な動作が実現で
きる。
以上説明したように本発明の符号化回路によれ
ば、直列データを１／ｍ（ｍは整数）の速度のｍ
相の並列出力に変換し、該ｍ相の並列出力の内の
１相の出力を入力データとし、入力データと予測
値との差分を量子化することによつて符号化を行
うｍ個の符号器と、該ｍ個の符号器の符号化出力
を第１の入力とし局部復号出力を得るｍ個の加算
器とを備え該ｍ個の加算器のそれぞれの局部復号
出力を遂次他相の符号器の予測値として入力しま
た該他相の符号器と同じ相の該加算器の第２の入
力とするように接続するとともに、各符号器の入
力データと予測値との時間差が該直列入力データ
のｎ（ｎは整数）サンプリング周期となるように
各符号器および各加算器の入力段または出力段に
１／ｍの速度の遅延素子を配置したので、小さな
回路規模で高速動作を行うことが可能な符号化回
路を実現することができる。
ば、直列データを１／ｍ（ｍは整数）の速度のｍ
相の並列出力に変換し、該ｍ相の並列出力の内の
１相の出力を入力データとし、入力データと予測
値との差分を量子化することによつて符号化を行
うｍ個の符号器と、該ｍ個の符号器の符号化出力
を第１の入力とし局部復号出力を得るｍ個の加算
器とを備え該ｍ個の加算器のそれぞれの局部復号
出力を遂次他相の符号器の予測値として入力しま
た該他相の符号器と同じ相の該加算器の第２の入
力とするように接続するとともに、各符号器の入
力データと予測値との時間差が該直列入力データ
のｎ（ｎは整数）サンプリング周期となるように
各符号器および各加算器の入力段または出力段に
１／ｍの速度の遅延素子を配置したので、小さな
回路規模で高速動作を行うことが可能な符号化回
路を実現することができる。
第１図はDPCMの符号器の基本的構成を示す
図、第２図は超高速入力に用いられる符号器の構
成を示す図、第３図は５サンプリング周期前のデ
ータと入力データとの差分値によつて符号化する
符号化回路の原理的構成を示す図、第４図は第３
図に示される符号化回路を分割構成とした場合の
構成例を示す図、第５図は第３図に示された符号
化回路を並列構成とした場合の構成例を示す図、
第６図は本発明の符号化回路の一実施例として第
３図の場合と同じく５サンプリング周期前のデー
タと入力データとの差分値によつて符号化する場
合の構成を示す図、第７図は第６図に示された符
号化回路における処理順序を示すフローチヤー
ト、第８図は本発明の符号化回路の他の実施例と
して11サンプリング周期前のデータと入力データ
との差分値によつて符号化する場合の構成例を示
す図、第９図は第８図に示された符号化回路にお
ける処理順序を示すフローチヤートである。 １：減算器、２：フリツプフロツプ（FF）、
３：量子化器(Q)、４：フリツプフロツプ（FF）、
５：加算器、６：速度変換部、７，８，９：
DPCM符号器ブロツク、１０，１１：フリツプ
フロツプ（FF×５）、１２，１３：フリツプフロ
ツプ（FF×４）、１４：直並列変換回路（Ｓ／
Ｐ）、１５-1，…，１５-5：DPCM符号器ブロツ
ク、２１：直並列変換回路（Ｓ／Ｐ）、２２：減
算器、２３，２４：フリツプフロツプ（FF）、２
５：量子化器(Q)、２６，２７：フリツプフロツプ
（FF）、２８：加算器、２９：減算器、３０，３
１：フリツプフロツプ（FF）、３２：量子化器
(Q)、３３，３４，３５：フリツプフロツプ
（FF）、３６：加算器、４１：直並列変換回路
（Ｓ／Ｐ）、４２：減算器、４３，４４：フリツプ
フロツプ（FF）、４５：量子化器(Q)、４６，４
７：フリツプフロツプ（FF）、４８：加算器、４
９：フリツプフロツプ（FF）、５０：減算器、５
１，５２：フリツプフロツプ（FF）、５３：量子
化器(Q)、５４，５５：フリツプフロツプ（FF）、
５６：加算器、５７，５８：フリツプフロツプ
（FF）、５９：減算器、６０，６１：フリツプフ
ロツプ（FF）、６２：量子化器、６３，６４：フ
リツプフロツプ（FF）、６５：２加算器、６６，
６７：フリツプフロツプ（FF）。
図、第２図は超高速入力に用いられる符号器の構
成を示す図、第３図は５サンプリング周期前のデ
ータと入力データとの差分値によつて符号化する
符号化回路の原理的構成を示す図、第４図は第３
図に示される符号化回路を分割構成とした場合の
構成例を示す図、第５図は第３図に示された符号
化回路を並列構成とした場合の構成例を示す図、
第６図は本発明の符号化回路の一実施例として第
３図の場合と同じく５サンプリング周期前のデー
タと入力データとの差分値によつて符号化する場
合の構成を示す図、第７図は第６図に示された符
号化回路における処理順序を示すフローチヤー
ト、第８図は本発明の符号化回路の他の実施例と
して11サンプリング周期前のデータと入力データ
との差分値によつて符号化する場合の構成例を示
す図、第９図は第８図に示された符号化回路にお
ける処理順序を示すフローチヤートである。 １：減算器、２：フリツプフロツプ（FF）、
３：量子化器(Q)、４：フリツプフロツプ（FF）、
５：加算器、６：速度変換部、７，８，９：
DPCM符号器ブロツク、１０，１１：フリツプ
フロツプ（FF×５）、１２，１３：フリツプフロ
ツプ（FF×４）、１４：直並列変換回路（Ｓ／
Ｐ）、１５-1，…，１５-5：DPCM符号器ブロツ
ク、２１：直並列変換回路（Ｓ／Ｐ）、２２：減
算器、２３，２４：フリツプフロツプ（FF）、２
５：量子化器(Q)、２６，２７：フリツプフロツプ
（FF）、２８：加算器、２９：減算器、３０，３
１：フリツプフロツプ（FF）、３２：量子化器
(Q)、３３，３４，３５：フリツプフロツプ
（FF）、３６：加算器、４１：直並列変換回路
（Ｓ／Ｐ）、４２：減算器、４３，４４：フリツプ
フロツプ（FF）、４５：量子化器(Q)、４６，４
７：フリツプフロツプ（FF）、４８：加算器、４
９：フリツプフロツプ（FF）、５０：減算器、５
１，５２：フリツプフロツプ（FF）、５３：量子
化器(Q)、５４，５５：フリツプフロツプ（FF）、
５６：加算器、５７，５８：フリツプフロツプ
（FF）、５９：減算器、６０，６１：フリツプフ
ロツプ（FF）、６２：量子化器、６３，６４：フ
リツプフロツプ（FF）、６５：２加算器、６６，
６７：フリツプフロツプ（FF）。
Claims (1)
- １ 直列入力データを１／ｍ（ｍは整数）の速度
のｍ相の並列出力に変換する速度変換回路と、該
ｍ相の並列出力の内の１相の出力を入力データと
し、入力データと予測値との差分を量子化するこ
とによつて符号化を行うｍ個の符号器と、該ｍ個
の符号器の符号化出力を第１の入力とし局部復号
出力を得るｍ個の加算器とを具え、該ｍ個の加算
器のそれぞれの局部復号出力を遂次他相の符号器
の予測値として入力しまた該他相の符号器と同じ
相の該加算器の第２の入力とするように接続する
とともに、各符号器の入力データと予測値との時
間差が該直列入力データのｎ（ｎは整数）サンプ
リング周期となるように各符号器および各加算器
の入力段または出力段に１／ｍの速度の遅延素子
を配置したことを特徴とする符号化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58205454A JPS6097791A (ja) | 1983-11-01 | 1983-11-01 | 符号化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58205454A JPS6097791A (ja) | 1983-11-01 | 1983-11-01 | 符号化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6097791A JPS6097791A (ja) | 1985-05-31 |
| JPH0473352B2 true JPH0473352B2 (ja) | 1992-11-20 |
Family
ID=16507144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58205454A Granted JPS6097791A (ja) | 1983-11-01 | 1983-11-01 | 符号化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6097791A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3856318T2 (de) * | 1987-10-27 | 1999-09-23 | Canon K.K., Tokio/Tokyo | Vorhersage-Kodiersystem |
-
1983
- 1983-11-01 JP JP58205454A patent/JPS6097791A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6097791A (ja) | 1985-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6556707B1 (en) | Method and apparatus for image processing for performing a color conversion | |
| JPH01284110A (ja) | サンプル信号をサブサンプルするのに使用されるビット直列累算器 | |
| US5043809A (en) | Encoding apparatus | |
| EP0660530A1 (en) | Cascaded sigma-delta modulators | |
| JPH0473352B2 (ja) | ||
| JPH01236879A (ja) | 画像符号化装置 | |
| US5166958A (en) | Coding apparatus with low-frequency and DC suppression | |
| US6160502A (en) | Interpolation digital filter for audio CODEC | |
| JPH038156B2 (ja) | ||
| JPS62264785A (ja) | 並列処理回路 | |
| JPH0525142B2 (ja) | ||
| JPS6251830A (ja) | 並列処理型平面予測回路 | |
| JPS6251829A (ja) | 並列型内插ｄｐｃｍ符号化回路 | |
| US4973973A (en) | Code converter and encoder for converting a unipolar binary coded signal into a bipolar binary coded signal | |
| JP2888849B2 (ja) | フレーム内予測ｄｐｃｍ符号化回路 | |
| JPS61263383A (ja) | 予測符号化回路 | |
| JPH0216887A (ja) | 画像符号化装置 | |
| JPH0366854B2 (ja) | ||
| JP2603274B2 (ja) | 符号化装置 | |
| JP2518214B2 (ja) | 高能率符号化装置 | |
| KR0160624B1 (ko) | 데이타 압축장치 | |
| JPS62249582A (ja) | 予測符号化回路 | |
| JPS5932951B2 (ja) | Ｄｐｃｍ符号化回路 | |
| SU1363538A1 (ru) | Устройство коррекции высокочастотных предыскажений сигнала цветности системы СЕКАМ | |
| KR100207384B1 (ko) | 영상 신호 복호화 시스템의 인트라 디씨 계수 디코딩 장치 |