JPH0478015B2 - - Google Patents
Info
- Publication number
- JPH0478015B2 JPH0478015B2 JP59096535A JP9653584A JPH0478015B2 JP H0478015 B2 JPH0478015 B2 JP H0478015B2 JP 59096535 A JP59096535 A JP 59096535A JP 9653584 A JP9653584 A JP 9653584A JP H0478015 B2 JPH0478015 B2 JP H0478015B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- pin
- substrate
- semiconductor device
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/15—Containers comprising an insulating or insulated base
- H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体装置のパツケージ基板におけ
る電気系統の信頼性向上に適用して有効な技術に
関するものである。
る電気系統の信頼性向上に適用して有効な技術に
関するものである。
基板が樹脂で形成されてなる、いわゆるピング
リツドアレイ型半導体装置は、セラミツク基板を
用いることにより形成している。
リツドアレイ型半導体装置は、セラミツク基板を
用いることにより形成している。
その際、基板の定位置にスルーホールを形成し
該スルーホールを介してまたは該スルーホールに
植設されている外部端子を介して、搭載するペレ
ツトと電気的に接続されている基板上面の配線か
ら基板裏面の配線や外部へ電気的導通を取り出し
ている。
該スルーホールを介してまたは該スルーホールに
植設されている外部端子を介して、搭載するペレ
ツトと電気的に接続されている基板上面の配線か
ら基板裏面の配線や外部へ電気的導通を取り出し
ている。
その場合、スルーホールの壁面には基板上面ま
たは下面の銅等からなる配線と電気的に接続され
ている金等の金属層を形成する必要がある。
たは下面の銅等からなる配線と電気的に接続され
ている金等の金属層を形成する必要がある。
ところで、本発明者は高価なセラミツク基板に
替えて、安価な樹脂基板を用いてピングリツドア
レイ型半導体装置を構成することに着目したが、
この場合、次のような問題があることを発見し
た。
替えて、安価な樹脂基板を用いてピングリツドア
レイ型半導体装置を構成することに着目したが、
この場合、次のような問題があることを発見し
た。
前記金属層は余り厚く形成できないこと、それ
故に物性の異なる樹脂の表面に被着されている金
属層は、温度サイクルにより比較的切断または剥
れが生じ易く、特に基板上面または下面に形成さ
れている配線等のメタライズと配線層との接続部
であるスルーホール開口部付近で特に切断等が発
生し易いということが本発明者により見い出され
た。
故に物性の異なる樹脂の表面に被着されている金
属層は、温度サイクルにより比較的切断または剥
れが生じ易く、特に基板上面または下面に形成さ
れている配線等のメタライズと配線層との接続部
であるスルーホール開口部付近で特に切断等が発
生し易いということが本発明者により見い出され
た。
なお、セラミツクを用いたピングリツドアレイ
型パツケージについては、雑誌「電子材料」1982
年8月号P54〜55に示されている。
型パツケージについては、雑誌「電子材料」1982
年8月号P54〜55に示されている。
本発明の目的は、パツケージの樹脂基板におけ
る電気系統に関し、半導体装置の信頼性向上に適
用して有効な技術を提供することにある。
る電気系統に関し、半導体装置の信頼性向上に適
用して有効な技術を提供することにある。
本発明の他の目的は、前記半導体装置を製造す
るに好適な技術を提供することにある。
るに好適な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特
徴は、本明細書の記述および添付図面から明らか
になるであろう。
徴は、本明細書の記述および添付図面から明らか
になるであろう。
本願において開示される発明のうち代表的なも
のの概要を簡単に説明すれば、次の通りである。
のの概要を簡単に説明すれば、次の通りである。
すなわち、樹脂で形成されてなるピングリツド
アレイ型半導体装置のパツケージ基板に形成され
ている、該基板上面または下面に形成されている
配線等のメタライズと電気的に接続されている金
属層が壁面に被着されているスルーホールについ
て、少くともメタライズと金属層との接続部であ
るスルーホール開口部を被覆するようにろう材を
被着することにより、熱履歴等の物理的変化を受
けた場合に切断や剥れが生じ易い接続部を有効に
保護することができることにより、半導体装置の
信頼性を向上させることができるものである。
アレイ型半導体装置のパツケージ基板に形成され
ている、該基板上面または下面に形成されている
配線等のメタライズと電気的に接続されている金
属層が壁面に被着されているスルーホールについ
て、少くともメタライズと金属層との接続部であ
るスルーホール開口部を被覆するようにろう材を
被着することにより、熱履歴等の物理的変化を受
けた場合に切断や剥れが生じ易い接続部を有効に
保護することができることにより、半導体装置の
信頼性を向上させることができるものである。
また、前記ろう材を被着する場合、熔融ろう材
浴にパツケージ基板全体または一部を浸漬するこ
とにより、スルーホールにおける毛管現象を利用
しスルーホール開口部付近または該開口部付近を
含めたスルーホール全体にろう材を被着充填する
ことができることによつて、信頼性の高い半導体
装置の製造を容易に達成するものである。
浴にパツケージ基板全体または一部を浸漬するこ
とにより、スルーホールにおける毛管現象を利用
しスルーホール開口部付近または該開口部付近を
含めたスルーホール全体にろう材を被着充填する
ことができることによつて、信頼性の高い半導体
装置の製造を容易に達成するものである。
〔実施例 1〕
第1図は、本発明による実施例1であるピング
リツドアレイ型半導体装置を、そのほぼ中心を通
る面における断面図で示したものである。
リツドアレイ型半導体装置を、そのほぼ中心を通
る面における断面図で示したものである。
本実施例1の半導体装置は、そのパツケージ基
板1が、配線として銅等のメタライズ2が載設さ
れているエポキシ樹脂で形成されてなるものであ
り、該基板上には、ほぼ中央部にキヤビテイ3が
形成されるようにアルミニウムあるいはエポキシ
樹脂からなるダム4が取り付けられており、該ダ
ム4の周囲の基板1には外部端子である42アロイ
等からなるピン5がメタライズの一部と電気的に
接続した状態で植設されているものである。
板1が、配線として銅等のメタライズ2が載設さ
れているエポキシ樹脂で形成されてなるものであ
り、該基板上には、ほぼ中央部にキヤビテイ3が
形成されるようにアルミニウムあるいはエポキシ
樹脂からなるダム4が取り付けられており、該ダ
ム4の周囲の基板1には外部端子である42アロイ
等からなるピン5がメタライズの一部と電気的に
接続した状態で植設されているものである。
そして、ダム4により形成されているキヤビテ
イ3内にはペレツト6が、該ペレツト6のボンデ
イングパツドと該キヤビテイ3内のメタライズと
を金等のワイヤ7で電気的に接続した状態で搭載
されている。さらにペレツト6とワイヤ7とをシ
リコーンゲル8で封じ込んだ後ダム4上面に接着
剤9でアルミニウム製あるいはエポキシ樹脂製キ
ヤツプ10を取り付けることにより、キヤビテイ
4を封止してなるものである。
イ3内にはペレツト6が、該ペレツト6のボンデ
イングパツドと該キヤビテイ3内のメタライズと
を金等のワイヤ7で電気的に接続した状態で搭載
されている。さらにペレツト6とワイヤ7とをシ
リコーンゲル8で封じ込んだ後ダム4上面に接着
剤9でアルミニウム製あるいはエポキシ樹脂製キ
ヤツプ10を取り付けることにより、キヤビテイ
4を封止してなるものである。
第2図は本実施例1の半導体装置のパツケージ
基板1の所定位置に形成されている電気的接続用
のスルーホール11を、そのほぼ中心を通る面に
おける断面図で示すものである。
基板1の所定位置に形成されている電気的接続用
のスルーホール11を、そのほぼ中心を通る面に
おける断面図で示すものである。
前記スルーホール11は基板1上面のメタライ
ズ2から、該スルーホール壁面に被着形成されて
いる金等の金属層12を介して基板1裏面のメタ
ライズ2aへ電気的導通を延長するために形成さ
れているものである。通常は、金等をメタライズ
2および2aと接触するようにめつき等でスルー
ホール11壁面に被着することにより、金属層1
2を形成することで、または必要に応じてスルー
ホール11開口部を樹脂で塞いで内部を保護する
のみで前記導通延長は達成されているものであ
る。
ズ2から、該スルーホール壁面に被着形成されて
いる金等の金属層12を介して基板1裏面のメタ
ライズ2aへ電気的導通を延長するために形成さ
れているものである。通常は、金等をメタライズ
2および2aと接触するようにめつき等でスルー
ホール11壁面に被着することにより、金属層1
2を形成することで、または必要に応じてスルー
ホール11開口部を樹脂で塞いで内部を保護する
のみで前記導通延長は達成されているものであ
る。
しかし、一般にスルーホール11壁面にめつき
等で被着されている金属層は余り厚く形成できな
いうえに物性の異なる樹脂表面に被着されている
ため熱衝撃により、または温度サイクルにより切
断等され導通不良を来すという問題があり、それ
も開口部におけるメタライズ2等と該金属層12
との接続箇所で特に切断等が起こり易ことが見い
出された。
等で被着されている金属層は余り厚く形成できな
いうえに物性の異なる樹脂表面に被着されている
ため熱衝撃により、または温度サイクルにより切
断等され導通不良を来すという問題があり、それ
も開口部におけるメタライズ2等と該金属層12
との接続箇所で特に切断等が起こり易ことが見い
出された。
本実施例1の半導体装置における基板に形成さ
れている電気的導通延長用のスルーホール11
は、第2図に示すように半田13で開口部の接続
箇所を十分に被覆され、かつ全体に半田13が充
填された状態で形成されてなるものである。
れている電気的導通延長用のスルーホール11
は、第2図に示すように半田13で開口部の接続
箇所を十分に被覆され、かつ全体に半田13が充
填された状態で形成されてなるものである。
このようにスルーホールに半田13を充填せし
めることにより、切断し易い接続箇所を十分に補
強すると同時に、スルーホール内の壁面に形成さ
れてる金属層をも補強することができるものであ
る。
めることにより、切断し易い接続箇所を十分に補
強すると同時に、スルーホール内の壁面に形成さ
れてる金属層をも補強することができるものであ
る。
ちなみに、−55℃に20分間、常温に10分間、さ
らに150℃に20分間の条件におく温度サイクル試
験では、半田被着しないものが約100サイクルで
あつたものが被着することにより約10000サイク
ルまで耐えうる性能を付与することができた。
らに150℃に20分間の条件におく温度サイクル試
験では、半田被着しないものが約100サイクルで
あつたものが被着することにより約10000サイク
ルまで耐えうる性能を付与することができた。
なお、前記の如くスルーホール11に半田13
を被着する方法としては、基板1の上部または下
部を単に熔融半田浴に浸漬するだけでよい。すな
わち毛管現象の作用でスルーホール11全体に半
田がすい上げられて及んで行き、かつ半田の表面
張力の作用で第2図に示す如き端部形状で半田を
被着することができるものである。
を被着する方法としては、基板1の上部または下
部を単に熔融半田浴に浸漬するだけでよい。すな
わち毛管現象の作用でスルーホール11全体に半
田がすい上げられて及んで行き、かつ半田の表面
張力の作用で第2図に示す如き端部形状で半田を
被着することができるものである。
第3図aは、本実施例の半導体装置の基板1に
形成されている他のスルーホール11を前記第2
図に示すスルーホールと同様に断面図で示したも
のである。
形成されている他のスルーホール11を前記第2
図に示すスルーホールと同様に断面図で示したも
のである。
本図に示すスルーホール11には、実装基板の
配線と電気的に導通をとるためのピン5が挿入さ
れているものであり、該ピン5は挿入部に形成さ
れている連続した形状で、または1または2以上
の部分的に設けられている突出部5aがスルーホ
ール11壁面により押え付けられる状態で固定さ
れていながら、なおピン5とスルーホール11の
壁面との間には十分な空隙が確保されているもの
である。
配線と電気的に導通をとるためのピン5が挿入さ
れているものであり、該ピン5は挿入部に形成さ
れている連続した形状で、または1または2以上
の部分的に設けられている突出部5aがスルーホ
ール11壁面により押え付けられる状態で固定さ
れていながら、なおピン5とスルーホール11の
壁面との間には十分な空隙が確保されているもの
である。
それ故、前記第2図に示したスルーホール同
様、基板上部または下部を熔融半田浴に浸漬する
のみで容易に図示する形状で半田をスルーホール
11に被着することができるものである。この場
合、ピン5に錫等を被着し、半田にぬれ易くして
おくとさらによい。
様、基板上部または下部を熔融半田浴に浸漬する
のみで容易に図示する形状で半田をスルーホール
11に被着することができるものである。この場
合、ピン5に錫等を被着し、半田にぬれ易くして
おくとさらによい。
第3図の如き形状で半田を被着することによ
り、前記第2図のスルーホールと同様に信頼性の
向上を達成できる以外に、ピン5を基板1に強固
に固定することもできるものである。
り、前記第2図のスルーホールと同様に信頼性の
向上を達成できる以外に、ピン5を基板1に強固
に固定することもできるものである。
なお、前記の如きスルーホール11の壁面と一
定の空隙を確保した上で半田をすい上げてスルー
ホールを埋め、気密を確保するとともにピン5を
強く固定することができる例としては、横断面が
丸形状のスルーホールに、第3図bまたはcに上
面図で示す形状のピン5を使用する場合、横断面
が丸形状の一様な太さで形成されているピン5に
対し、上面図が第3図dまたはeで形成されてな
るスルーホールを適用する場合を、あげることが
できる。
定の空隙を確保した上で半田をすい上げてスルー
ホールを埋め、気密を確保するとともにピン5を
強く固定することができる例としては、横断面が
丸形状のスルーホールに、第3図bまたはcに上
面図で示す形状のピン5を使用する場合、横断面
が丸形状の一様な太さで形成されているピン5に
対し、上面図が第3図dまたはeで形成されてな
るスルーホールを適用する場合を、あげることが
できる。
第3図bに示すピン5は本発明における最も好
ましい形態であり、ピンの外周部5bより外側に
スルーホール11の径にほぼ一致する位置まで延
在せられた4つの突出部5aがピンの最上端に形
成されてなるものである。同図aに示すピン5で
は、突出部5aが最上端とスルーホール下端付近
の2ケ所に設けられているものである。
ましい形態であり、ピンの外周部5bより外側に
スルーホール11の径にほぼ一致する位置まで延
在せられた4つの突出部5aがピンの最上端に形
成されてなるものである。同図aに示すピン5で
は、突出部5aが最上端とスルーホール下端付近
の2ケ所に設けられているものである。
この2ケ所に設けられた突出部がスルーホール
内に位置して固定されるために、ピンの傾きが生
じにくく、しかも充分それら突出部間に半田が十
二分に充填することから、それぞれのピンは鉛直
方向を維持して樹脂基板に半田固定されることに
なり、ピン間隔の狭いピングリツドアレイ型半導
体装置に適している。
内に位置して固定されるために、ピンの傾きが生
じにくく、しかも充分それら突出部間に半田が十
二分に充填することから、それぞれのピンは鉛直
方向を維持して樹脂基板に半田固定されることに
なり、ピン間隔の狭いピングリツドアレイ型半導
体装置に適している。
前記形状のピン5を、横断面丸形状のスルーホ
ール11に挿入して固定した場合であつても十分
な空隙を確保できるものである。なお、半田にぬ
れ易くするためにピン5を薄い錫等を予め被着し
たものとしてもよい(以下の例でま同様である
が、説明を省略する)。 「第3図cに示すピン
は、同図bと突出部5aの形状のみ異なるもので
ある。第3図cに示すピンは、突出部5aが2方
のみに形成された形状であるため、リードを押し
潰すだけで簡単に作ることができる利点がある。
ール11に挿入して固定した場合であつても十分
な空隙を確保できるものである。なお、半田にぬ
れ易くするためにピン5を薄い錫等を予め被着し
たものとしてもよい(以下の例でま同様である
が、説明を省略する)。 「第3図cに示すピン
は、同図bと突出部5aの形状のみ異なるもので
ある。第3図cに示すピンは、突出部5aが2方
のみに形成された形状であるため、リードを押し
潰すだけで簡単に作ることができる利点がある。
第3図dは、四角形状のスルーホール11を上
面図で示したものである。図中、二点鎖線で示し
た円形状のものはピン5であり、このようにピン
5のスルーホール挿入部が一様な太さの丸形状で
形成されていてもスルーホール11の壁面にの間
に空隙14が確保することができるため、前記b
またはc図のピンを使用した場合と同様の目的を
達成できるものである。
面図で示したものである。図中、二点鎖線で示し
た円形状のものはピン5であり、このようにピン
5のスルーホール挿入部が一様な太さの丸形状で
形成されていてもスルーホール11の壁面にの間
に空隙14が確保することができるため、前記b
またはc図のピンを使用した場合と同様の目的を
達成できるものである。
第3図eは、前記d図に示すスルーホールと同
様の目的に使用しうるスルーホールを同じく上面
図で示したものである。
様の目的に使用しうるスルーホールを同じく上面
図で示したものである。
本図eに示すスルーホール11は、前記d図に
示すスルーホールより大きな空隙14が確保でき
るような形状で形成されていることに特徴がある
ものである。このように空隙14を拡大すること
により、半田がスルーホール11内を移動する速
さを増大せしめることができることより、製造時
間の短縮をも図ることができるものである。
示すスルーホールより大きな空隙14が確保でき
るような形状で形成されていることに特徴がある
ものである。このように空隙14を拡大すること
により、半田がスルーホール11内を移動する速
さを増大せしめることができることより、製造時
間の短縮をも図ることができるものである。
さらに、半田を空隙14を利用して吸い上げる
ことにより、ピン5の取付け強度を向上し、かつ
パツケージの気密性を保つことができる手段とし
て、第3図F〜Jに示す形状を上げることができ
る。
ことにより、ピン5の取付け強度を向上し、かつ
パツケージの気密性を保つことができる手段とし
て、第3図F〜Jに示す形状を上げることができ
る。
第3図F,GおよびHは、夫々、断面形状が円
形状のスルーホール11に断面形状が四角形、六
角形および三角形のピン5を挿入した例である。
ピン5は四角柱、六角柱、三角柱であるが、第3
図b又はcに示したような穴起5aを付加しても
良い。また、図示以外の多角形状であつてもよ
い。
形状のスルーホール11に断面形状が四角形、六
角形および三角形のピン5を挿入した例である。
ピン5は四角柱、六角柱、三角柱であるが、第3
図b又はcに示したような穴起5aを付加しても
良い。また、図示以外の多角形状であつてもよ
い。
第3図IおよびJはピン5にピンストツパ用カ
シメ5aと基板製造時ピン抜けを防止しピンを基
板に仮止めしておくためのカシメ5cとを用いた
例である。カシメ5aはスルーホールより大きけ
れば形状は先述した例の他種々変更できる。カシ
メ5cはピン5を押し潰すだけで作ることができ
る。
シメ5aと基板製造時ピン抜けを防止しピンを基
板に仮止めしておくためのカシメ5cとを用いた
例である。カシメ5aはスルーホールより大きけ
れば形状は先述した例の他種々変更できる。カシ
メ5cはピン5を押し潰すだけで作ることができ
る。
〔実施例 2〕
第4図は、本発明による実施例2である半導体
装置製造用の器具をその使用態様をも含めた側面
図で示したものである。本実施例2に示す器具は
本発明による半導体装置を製造するに使用して有
効な器具である。また、使用態様の理解容易のた
め、半導体装置としてはキヤツプ封止前における
前記実施例1の半導体装置を、それも断面図のま
まで示してある。
装置製造用の器具をその使用態様をも含めた側面
図で示したものである。本実施例2に示す器具は
本発明による半導体装置を製造するに使用して有
効な器具である。また、使用態様の理解容易のた
め、半導体装置としてはキヤツプ封止前における
前記実施例1の半導体装置を、それも断面図のま
まで示してある。
本実施例2の器具15は、途中交差し、その交
差部において摺動可能な状態で鋲16で結合され
ており、かつ一方の先端には四角または丸等の形
状の密閉用皿17が、他方の先端には基板支持部
18が設けられている一対のアーム19で形成さ
れてなるもので、さらに各アーム他端近傍にはば
ね20が、密閉用皿17と支持部18とを近接せ
しめるよう付勢するように取り付けられてなるも
のである。
差部において摺動可能な状態で鋲16で結合され
ており、かつ一方の先端には四角または丸等の形
状の密閉用皿17が、他方の先端には基板支持部
18が設けられている一対のアーム19で形成さ
れてなるもので、さらに各アーム他端近傍にはば
ね20が、密閉用皿17と支持部18とを近接せ
しめるよう付勢するように取り付けられてなるも
のである。
本実施例2の器具は、第4図に示す如く、半導
体装置のペレツト取付部およびメタライズ2の一
部を含むキヤビテイ3を密封して外部からの異物
侵入を防ぎ、内部を保護するための器具である。
すなわち、密封用皿17の平坦面をダム4の上端
面に載置した状態で支持部18を基板1の裏面に
当てがい、ばね21の力で強く押さえつけること
により該皿17の平坦面とダム4の上端面とを密
着させることができるものである。なお、その際
に皿18の平坦面とダム4の上端面との間にシリ
コングリース等を介在させることにより、さらに
密着性を向上させることも容易に行なうことがで
きる。
体装置のペレツト取付部およびメタライズ2の一
部を含むキヤビテイ3を密封して外部からの異物
侵入を防ぎ、内部を保護するための器具である。
すなわち、密封用皿17の平坦面をダム4の上端
面に載置した状態で支持部18を基板1の裏面に
当てがい、ばね21の力で強く押さえつけること
により該皿17の平坦面とダム4の上端面とを密
着させることができるものである。なお、その際
に皿18の平坦面とダム4の上端面との間にシリ
コングリース等を介在させることにより、さらに
密着性を向上させることも容易に行なうことがで
きる。
以上説明した如く、第4図に示すように半導体
装置のキヤビテイ3内を密封することにより、前
記実施例1で示したようなスルーホールの半田被
着処理を行なう場合は、半導体装置を器具15で
挟持した状態のまま、半田フラツクス液中に浸漬
することができ、さらにそのままの状態で基板上
部または下部を熔融半田浴に浸漬することができ
るものである。それ故、キヤビテイ3内にペレツ
ト6を取り付け、さらにワイヤボンデイング等を
行なつた後であつてもペレツト等をフラツクスま
たは半田で汚すことなく、前記処理を容易に行な
うことが可能となる。
装置のキヤビテイ3内を密封することにより、前
記実施例1で示したようなスルーホールの半田被
着処理を行なう場合は、半導体装置を器具15で
挟持した状態のまま、半田フラツクス液中に浸漬
することができ、さらにそのままの状態で基板上
部または下部を熔融半田浴に浸漬することができ
るものである。それ故、キヤビテイ3内にペレツ
ト6を取り付け、さらにワイヤボンデイング等を
行なつた後であつてもペレツト等をフラツクスま
たは半田で汚すことなく、前記処理を容易に行な
うことが可能となる。
なお、本実施例2の器具はステンレス等の半田
が付着されにくい材料であれば如何なるもので形
成したものであつてもよい。
が付着されにくい材料であれば如何なるもので形
成したものであつてもよい。
また、皿17の平坦面にはフッ素樹脂、シリコ
ーン樹脂等を被着して密着性を向上させることが
できる。
ーン樹脂等を被着して密着性を向上させることが
できる。
(1) 基板が樹脂で形成されてなるピングリツドア
レイ型半導体装置において、基板上面または裏
面に形成されているメタライズと電気的に接続
している金属層が被着されているスルーホール
について、少なくともメタライズと金属層との
接続部にろう材を被着することにより、該接続
部を補強することができるので、該接続部にお
ける金属層の切断等を防止することができる。
レイ型半導体装置において、基板上面または裏
面に形成されているメタライズと電気的に接続
している金属層が被着されているスルーホール
について、少なくともメタライズと金属層との
接続部にろう材を被着することにより、該接続
部を補強することができるので、該接続部にお
ける金属層の切断等を防止することができる。
(2) ろう材をスルーホール全体に充填せしめ、か
つ前記接続部をも該ろう材で被着することによ
り、スルーホール内の壁面の切断等をも防止で
きる。
つ前記接続部をも該ろう材で被着することによ
り、スルーホール内の壁面の切断等をも防止で
きる。
(3) 前記(1)および(2)により温度サイクル等の熱衝
撃に対して信頼性の高い半導体装置を提供でき
る。
撃に対して信頼性の高い半導体装置を提供でき
る。
(4) 外部端子固定部であるスルーホールに、前記
(2)に示すようにろう材を被着することにより、
外部端子であるピンをも強固に固定することが
できる。
(2)に示すようにろう材を被着することにより、
外部端子であるピンをも強固に固定することが
できる。
(5) 基板スルーホールに、前記(2)の如くろう材を
被着する場合、基板上部または下部を熔融ろう
材浴に浸漬することにより、毛管現象及び表面
張力の作用で容易に被着することができる。
被着する場合、基板上部または下部を熔融ろう
材浴に浸漬することにより、毛管現象及び表面
張力の作用で容易に被着することができる。
(7) スルーホールが外部端子固定部であつても、
スルーホール壁面と外部端子との間に空隙を設
けておくことにより、前記(5)と同様にろう材を
被着することができる。
スルーホール壁面と外部端子との間に空隙を設
けておくことにより、前記(5)と同様にろう材を
被着することができる。
(8) 横断面がほぼ丸形状の外部端子のスルーホー
ル挿入部にほぼ、スルーホールの壁面に接触す
る長さの突出部を設けることにより、外部端子
を機械的に固定した上で前記(7)を容易に実施す
ることができる。
ル挿入部にほぼ、スルーホールの壁面に接触す
る長さの突出部を設けることにより、外部端子
を機械的に固定した上で前記(7)を容易に実施す
ることができる。
(9) 横断面がほぼ丸形状の一様な太さで少なくと
もスルーホール挿入部が形成されている外部端
子を、横断面多角形状のスルーホールに植設す
ることにより、前記(8)と同様の効果が得られ
る。
もスルーホール挿入部が形成されている外部端
子を、横断面多角形状のスルーホールに植設す
ることにより、前記(8)と同様の効果が得られ
る。
(10) 一方の先端に密封用皿を有し、他方の先端に
支持部を有し、かつ互いに接近するように構成
されている一対のアームで形成されてなる器具
を用い、該密封用皿で基板上面のペレツト取付
部およびメタライズの一部を密封保護すること
により、ペレツト取付部等をフラツクスまたは
ろう材で汚すことなく容易に前記(5)を行なうこ
とができる。
支持部を有し、かつ互いに接近するように構成
されている一対のアームで形成されてなる器具
を用い、該密封用皿で基板上面のペレツト取付
部およびメタライズの一部を密封保護すること
により、ペレツト取付部等をフラツクスまたは
ろう材で汚すことなく容易に前記(5)を行なうこ
とができる。
(11) 密封用皿が平坦面で形成されている器具を
用い、基板上面にキヤビテイを形成するように
取り付けられているダムの上端面に該皿の平坦
面を載置密着することにより、キヤビテイ内に
ペレツトを取り付ける等の組立を終了し、キヤ
ツプ封止前の半導体装置であつても、ペレツト
等をフラツクスまたはろう材で汚すことなく容
易に前記(5)を行うことができる。
用い、基板上面にキヤビテイを形成するように
取り付けられているダムの上端面に該皿の平坦
面を載置密着することにより、キヤビテイ内に
ペレツトを取り付ける等の組立を終了し、キヤ
ツプ封止前の半導体装置であつても、ペレツト
等をフラツクスまたはろう材で汚すことなく容
易に前記(5)を行うことができる。
(12) 器具のアームを弾性材料で形成することに
より、連続した形状で形成できるので安価に該
治具を製造することができる。
より、連続した形状で形成できるので安価に該
治具を製造することができる。
(13) 器具のアームを、ばねを用いて互いに接近
するよいに付勢することにより、種々の材料で
該器具を製造することができる。
するよいに付勢することにより、種々の材料で
該器具を製造することができる。
(14) 密封用皿の密着面にシリコーン等の樹脂を
被着することにより、密閉性を向上させること
ができる。
被着することにより、密閉性を向上させること
ができる。
(15) ろう機して半田を使用することにより、安
価な半導体装置を提供することができる。
価な半導体装置を提供することができる。
以上本発明者によつてなされた発明を実施例に
基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもな
い。
基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもな
い。
たとえば、基板1の材料としてはガラスエポキ
シ板等他の樹脂板を用いることもできる。ピング
リツドアレイ型半導体装置としては、ダム周囲の
基板面が露出した状態のものを示したが、メタラ
イズ等は半田レジスト等の樹脂の保護膜を該基板
上面に被着してもよいことは言うまでもなく、ダ
ムの巾を該基板側端部まで拡表して基板上面全体
を覆う形状にしてもよいことは同様である。
シ板等他の樹脂板を用いることもできる。ピング
リツドアレイ型半導体装置としては、ダム周囲の
基板面が露出した状態のものを示したが、メタラ
イズ等は半田レジスト等の樹脂の保護膜を該基板
上面に被着してもよいことは言うまでもなく、ダ
ムの巾を該基板側端部まで拡表して基板上面全体
を覆う形状にしてもよいことは同様である。
スルーホールに半田を被着するものとしては、
スルーホール全体に半田を充填したものについて
示したが、スルーホール開口部付近のメタライズ
と金属層の接続箇所のみに被着したものであつて
もよいことは言うまでもない。
スルーホール全体に半田を充填したものについて
示したが、スルーホール開口部付近のメタライズ
と金属層の接続箇所のみに被着したものであつて
もよいことは言うまでもない。
また、スルーホールに固定されているピンは前
記実施例で示した、2箇所の突出部で固定される
ものに限るものでなく、1箇所、3箇所以上の突
出部を有するかまたは連続した形状であつてもよ
い。
記実施例で示した、2箇所の突出部で固定される
ものに限るものでなく、1箇所、3箇所以上の突
出部を有するかまたは連続した形状であつてもよ
い。
さらに、スルーホールの形状についても前記実
施例に示すものに限るものでない。
施例に示すものに限るものでない。
なお、前記実施例においては、半田を使用する
場合についてのみ説明したが、他のろう材をも使
用できるものである。
場合についてのみ説明したが、他のろう材をも使
用できるものである。
第1図は、本発明による実施例1である半導体
装置を示す断面図、第2図は、本実施例1の半導
体装置の基板に形成されているスルーホールを示
す断面図、第3図aは、本実施例1の半導体装置
の基板に形成されている外部端子固定用の他のス
ルーホールを示す断面図、第3図bは、外部端子
として前記基板に形成されているスルーホールに
固定されるピンを示す上面図、第3図Cは、他の
ピンを示す上面図、第3図dは、前記基板に形成
されている外部端子固定用のスルーホールを示す
上面図、第3図eは、他のスルーホールを示す上
面図、第3図f〜jは他のピンを示す図、第4図
は、本発明による実施例2であるマスク治具を、
使用状態で示す側面図である。 1……基板、2,2a……メタライズ、3……
キヤビテイ、4……ダム、5……ピン、5a……
突出部、5b……外周部、6……ペレツト、7…
…ワイヤ、8……シリコーンゲル、9……接着
剤、10……キヤツプ、11……スルーホール、
12……金属層、13……半田、14……空隙、
15……器具、16……鋲、17……皿、18…
…支持部、19……アーム、20……ばね。
装置を示す断面図、第2図は、本実施例1の半導
体装置の基板に形成されているスルーホールを示
す断面図、第3図aは、本実施例1の半導体装置
の基板に形成されている外部端子固定用の他のス
ルーホールを示す断面図、第3図bは、外部端子
として前記基板に形成されているスルーホールに
固定されるピンを示す上面図、第3図Cは、他の
ピンを示す上面図、第3図dは、前記基板に形成
されている外部端子固定用のスルーホールを示す
上面図、第3図eは、他のスルーホールを示す上
面図、第3図f〜jは他のピンを示す図、第4図
は、本発明による実施例2であるマスク治具を、
使用状態で示す側面図である。 1……基板、2,2a……メタライズ、3……
キヤビテイ、4……ダム、5……ピン、5a……
突出部、5b……外周部、6……ペレツト、7…
…ワイヤ、8……シリコーンゲル、9……接着
剤、10……キヤツプ、11……スルーホール、
12……金属層、13……半田、14……空隙、
15……器具、16……鋲、17……皿、18…
…支持部、19……アーム、20……ばね。
Claims (1)
- 1 基板上面または下面に形成されているメタラ
イズと電気的に接続されている金属層が壁面に被
着されてなる複数のスルーホールを備えた樹脂基
板に対して、それらスルーホールにピンを挿入
し、半田により固定するピングリツドアレイ型半
導体装置の製造方法であつて、前記スルーホール
は横断面丸形状を成し、前記ピンはピンの外周部
より外側に前記スルーホールの径にほぼ一致する
位置までに延在せられた4つの突出部がそのスル
ーホール内であつてそのスルーホールの最上端と
下端付近の2ケ所に設けられて成り、前記スルー
ホール内部に前記2ケ所に設けられた突出部が位
置するように前記ピンを前記スルーホールに挿入
し、しかる後前記ピンが固定された樹脂基板を溶
融半田浴に浸漬することを特徴とするピングリツ
ドアレイ型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096535A JPS60241244A (ja) | 1984-05-16 | 1984-05-16 | ピングリッドアレイ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096535A JPS60241244A (ja) | 1984-05-16 | 1984-05-16 | ピングリッドアレイ型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60241244A JPS60241244A (ja) | 1985-11-30 |
| JPH0478015B2 true JPH0478015B2 (ja) | 1992-12-10 |
Family
ID=14167813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59096535A Granted JPS60241244A (ja) | 1984-05-16 | 1984-05-16 | ピングリッドアレイ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60241244A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6292352A (ja) * | 1985-10-17 | 1987-04-27 | Tanaka Denshi Kogyo Kk | チツプオンボ−ドのリ−ドピン |
| JPH0777253B2 (ja) * | 1986-03-20 | 1995-08-16 | イビデン株式会社 | 半導体搭載用基板 |
| JPH0766953B2 (ja) * | 1986-09-11 | 1995-07-19 | イビデン株式会社 | 半導体搭載用基板 |
| JPH0815199B2 (ja) * | 1986-12-22 | 1996-02-14 | イビデン株式会社 | 半導体搭載用基板の製造方法およびそれに用いられる治具板 |
| JPH01117084A (ja) * | 1987-10-29 | 1989-05-09 | Nec Corp | プラスチックピングリッドアレイパッケージ |
| US5036431A (en) * | 1988-03-03 | 1991-07-30 | Ibiden Co., Ltd. | Package for surface mounted components |
| US5592025A (en) * | 1992-08-06 | 1997-01-07 | Motorola, Inc. | Pad array semiconductor device |
| KR20030004644A (ko) * | 2001-07-06 | 2003-01-15 | 홍성결 | 피지에이 패키지용 압착 리드핀 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48101878A (ja) * | 1972-04-03 | 1973-12-21 | ||
| JPS509759U (ja) * | 1973-05-24 | 1975-01-31 | ||
| US3890328A (en) * | 1974-03-08 | 1975-06-17 | Richardson Merrell Inc | N,N-dioxides of bis-basic cyclic ketones |
| JPS5256366A (en) * | 1975-11-04 | 1977-05-09 | Sony Corp | Method of conducting bothhside printed substrate |
| JPS5810848A (ja) * | 1981-07-14 | 1983-01-21 | Toshiba Corp | 混成集積回路用リ−ドピン |
| JPS58159355A (ja) * | 1982-03-17 | 1983-09-21 | Nec Corp | 半導体装置の製造方法 |
| JPS5982757A (ja) * | 1982-11-04 | 1984-05-12 | Toshiba Corp | 半導体用ステムおよびその製造方法 |
-
1984
- 1984-05-16 JP JP59096535A patent/JPS60241244A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60241244A (ja) | 1985-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5389739A (en) | Electronic device packaging assembly | |
| CN112823574B (zh) | 基板收纳框体 | |
| CN100358114C (zh) | 形成穿透电极的方法以及具有穿透电极的基片 | |
| US4640436A (en) | Hermetic sealing cover and a method of producing the same | |
| US8508036B2 (en) | Ultra-thin near-hermetic package based on rainier | |
| JPH0478015B2 (ja) | ||
| EP0645812A1 (en) | Resin-sealed semiconductor device | |
| US4046442A (en) | Pluggable semiconductor device package | |
| JP3196540B2 (ja) | 半導体装置 | |
| US3730969A (en) | Electronic device package | |
| JPS59207646A (ja) | 半導体装置およびリ−ドフレ−ム | |
| JPS61242053A (ja) | 半導体装置 | |
| JPH0341473Y2 (ja) | ||
| JPS6236287Y2 (ja) | ||
| JPH10189792A (ja) | 半導体パッケージ | |
| JP2582801B2 (ja) | 半導体パッケージの半田付方法 | |
| JPH04239160A (ja) | 樹脂封止型電子部品の製造方法 | |
| JPS63299254A (ja) | 気密封止型半導体装置の製造方法 | |
| JPH0331083Y2 (ja) | ||
| JPS6077443A (ja) | 混成集積回路 | |
| JPH07130914A (ja) | 半導体パッケージ | |
| JPH06196592A (ja) | 電子装置 | |
| JPH02129937A (ja) | ピングリッドアレイ型半導体装置 | |
| JPH05251607A (ja) | 半導体装置の外部リードの鍍金用治具およびその治具を使用した鍍金方法 | |
| JPH02180034A (ja) | 半導体装置 |