JPH0479501B2 - - Google Patents
Info
- Publication number
- JPH0479501B2 JPH0479501B2 JP62206591A JP20659187A JPH0479501B2 JP H0479501 B2 JPH0479501 B2 JP H0479501B2 JP 62206591 A JP62206591 A JP 62206591A JP 20659187 A JP20659187 A JP 20659187A JP H0479501 B2 JPH0479501 B2 JP H0479501B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- clock
- polarity
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 25
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 238000005070 sampling Methods 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は４相位相変復調方式におけるクロツク
再生に用いられるクロツク位相誤差検出回路に関
する。
再生に用いられるクロツク位相誤差検出回路に関
する。
従来、この種のクロツク位相誤差検出回路には
２系列の復調信号（以降ＩチヤネルとＱチヤネル
とする）の片片を用いた零交叉検出法が行われて
きた。以下、従来のデイジタル信号処理による復
調回路を例にし、第２図におけるクロツク位相誤
差検出回路のブロツク図を参照して説明する。図
において、Ａ／Ｄ（アナログ・デイジタル）変換
器２１に加えられたアナログ信号Ａは変調速度で
あるfSの２倍のクロツク信号（2fS）Ｂにより、ｋ
ビツト（ｋは正の整数）のデイジタル信号に量子
化される。このｋビツト量子化信号Ｃの最上位桁
ビツト（MSB）は１ビツトのＤ・FF（デイレイ
ドフリツプフロツプ）２２ａにおいてfSなる速度
でサンプリング遅延される。この場合、2fSなる
速度のクロツク信号Ｂ（fSなる基準クロツクと同
期している）は分周器２３にて２分周され、クロ
ツク信号（fS）ＤとしてＤ・FF２２ｂのクロツ
ク入力（ck）へ印加されるようになつている。
２系列の復調信号（以降ＩチヤネルとＱチヤネル
とする）の片片を用いた零交叉検出法が行われて
きた。以下、従来のデイジタル信号処理による復
調回路を例にし、第２図におけるクロツク位相誤
差検出回路のブロツク図を参照して説明する。図
において、Ａ／Ｄ（アナログ・デイジタル）変換
器２１に加えられたアナログ信号Ａは変調速度で
あるfSの２倍のクロツク信号（2fS）Ｂにより、ｋ
ビツト（ｋは正の整数）のデイジタル信号に量子
化される。このｋビツト量子化信号Ｃの最上位桁
ビツト（MSB）は１ビツトのＤ・FF（デイレイ
ドフリツプフロツプ）２２ａにおいてfSなる速度
でサンプリング遅延される。この場合、2fSなる
速度のクロツク信号Ｂ（fSなる基準クロツクと同
期している）は分周器２３にて２分周され、クロ
ツク信号（fS）ＤとしてＤ・FF２２ｂのクロツ
ク入力（ck）へ印加されるようになつている。
Ｄ・FF２２ａの出力信号ＥはＤ・FF２２ｃに
おいてfSなる速度でサンプリング遅延されるとと
もに、Ex・OR（排他的論理和）回路２４ａに入
力される。Ｄ・FF２２ｃの出力信号ＦはEx・
OR２４に入力され、Ｄ・FF２２ａの出力信号Ｅ
との排他的論理和をとることで、ｋビツト量子化
信号Ｃの零交叉を検出し、検出した時は“１”
を、検出しないときは“０”を出力する。ｋビツ
トの量子化信号ＣのｋビツトはＤ・FF２２ｂに
おいて、Sなる速度でサンプリング遅延される。
ここで、fSなる速度のクロツク信号Ｄを反転器２
５で反転したクロツク（S）ＨがＤ・FF２２ｂ
のクロツク入力（ck）に印加している。Ｄ・FF
２２ｂの出力信号ＪはＤ・FF２２ｄにおいてfS
なるクロツクでサンプリング遅延される。Ｄ・
FF２２ｄの出力信号Ｋはｋビツト量子化信号Ｃ
の零交叉点におけるサンプル値、すなわちクロツ
ク位相誤差値である。しかし、この誤差値Ｊの極
性はクロツクタイミングの遅れ、進みと正しく対
応した誤差値Ｌとするために、極性反転回路２６
においてＤ・FF２２ｃの出力信号が“１”のと
き入力信号Ｋの極性を反転させ、Ｄ・FF２２ｃ
の出力信号が“０”のとき入力信号Ｋの極性を反
転させないことにより、クロツクタイミングの遅
れ、進みと極性が正しく対応したクロツク位相誤
差信号Ｌを出力する。
おいてfSなる速度でサンプリング遅延されるとと
もに、Ex・OR（排他的論理和）回路２４ａに入
力される。Ｄ・FF２２ｃの出力信号ＦはEx・
OR２４に入力され、Ｄ・FF２２ａの出力信号Ｅ
との排他的論理和をとることで、ｋビツト量子化
信号Ｃの零交叉を検出し、検出した時は“１”
を、検出しないときは“０”を出力する。ｋビツ
トの量子化信号ＣのｋビツトはＤ・FF２２ｂに
おいて、Sなる速度でサンプリング遅延される。
ここで、fSなる速度のクロツク信号Ｄを反転器２
５で反転したクロツク（S）ＨがＤ・FF２２ｂ
のクロツク入力（ck）に印加している。Ｄ・FF
２２ｂの出力信号ＪはＤ・FF２２ｄにおいてfS
なるクロツクでサンプリング遅延される。Ｄ・
FF２２ｄの出力信号Ｋはｋビツト量子化信号Ｃ
の零交叉点におけるサンプル値、すなわちクロツ
ク位相誤差値である。しかし、この誤差値Ｊの極
性はクロツクタイミングの遅れ、進みと正しく対
応した誤差値Ｌとするために、極性反転回路２６
においてＤ・FF２２ｃの出力信号が“１”のと
き入力信号Ｋの極性を反転させ、Ｄ・FF２２ｃ
の出力信号が“０”のとき入力信号Ｋの極性を反
転させないことにより、クロツクタイミングの遅
れ、進みと極性が正しく対応したクロツク位相誤
差信号Ｌを出力する。
ここで、第３図を参照してｋビツトの量子化信
号Ｃの極性反転方向による零交叉検出値Ｋの極性
とクロツクタイミングの遅れ、進みについて説明
する。第３図ａは零交叉検出タイミングT1がク
ロツク位相誤差がないときのタイミングT0より
遅れていることを示す。検出値Ａ、Ｂはそれぞれ
極性が負から正へ反転する時と、正から負へ反転
する時に検出されるものである。極性の反転方向
により、検出値の極性が２通りあることがわか
る。クロツクタイミングが遅れているときの検出
値の極性を負（−）とするならば、検出値Ａの極
性を反転させる必要がある。同様に第３図ｂは、
零交叉検出タイミングT2がT0より進んでいるこ
とを示し、検出値Ｃ、Ｄはそれぞれ極性反転方向
が負から正へと、正から負への時に検出されるも
のである。クロツクタイミングが進んでいるとき
の検出値の極正を正（＋）とすると、検出値Ｄの
極正を反転させる必要がある。再び第２図を参照
し、選択回路２７はEx・OR２４の出力信号が
“１”のとき入力信号Ｌを出力し、Ex・OR２４
の出力信号が“０”のとき入力信号Ｎ（０）を出
力する。選択回路２７の出力信号Ｒはクロツク位
相誤差信号であり、クロツクタイミングが正しい
ときは出力信号Ｒの平均値は“０”に収束する。
号Ｃの極性反転方向による零交叉検出値Ｋの極性
とクロツクタイミングの遅れ、進みについて説明
する。第３図ａは零交叉検出タイミングT1がク
ロツク位相誤差がないときのタイミングT0より
遅れていることを示す。検出値Ａ、Ｂはそれぞれ
極性が負から正へ反転する時と、正から負へ反転
する時に検出されるものである。極性の反転方向
により、検出値の極性が２通りあることがわか
る。クロツクタイミングが遅れているときの検出
値の極性を負（−）とするならば、検出値Ａの極
性を反転させる必要がある。同様に第３図ｂは、
零交叉検出タイミングT2がT0より進んでいるこ
とを示し、検出値Ｃ、Ｄはそれぞれ極性反転方向
が負から正へと、正から負への時に検出されるも
のである。クロツクタイミングが進んでいるとき
の検出値の極正を正（＋）とすると、検出値Ｄの
極正を反転させる必要がある。再び第２図を参照
し、選択回路２７はEx・OR２４の出力信号が
“１”のとき入力信号Ｌを出力し、Ex・OR２４
の出力信号が“０”のとき入力信号Ｎ（０）を出
力する。選択回路２７の出力信号Ｒはクロツク位
相誤差信号であり、クロツクタイミングが正しい
ときは出力信号Ｒの平均値は“０”に収束する。
上述した従来のクロツク誤差検出回路は、片系
列（片チヤネル）の復調信号の零交叉検出により
クロツク位相誤差を検出するものであるから、キ
ヤリア位相誤差がある場合は正しい零交叉検出が
できないという欠点がある。この理由について、
第４図を参照して説明する。図ａは４相信号空間
ダイヤグラムであり、図ｂは図ａに対応した復調
信号の例である。従来のクロツク位相誤差検出回
路は、例えばＩチヤネルの零交叉検出のみで位相
誤差を検出するものであるから、図ｂの時間T1、
T2、T4、T5で位相誤差を検出することになる。
このうち、時間T1、T5で検出した位相誤差は正
しい値ではないことはこの図により明らかであ
る。すなわち、キヤリア位相誤差の影響を受けな
いでクロツク位相誤差を検出することができな
い。なお、第４図ａにおいて、白丸印は搬送波位
相誤差がない場合の信号点、黒丸印は搬送波位相
誤差がある場合の信号点、αは搬送波の位相誤差
を示す。また、第４図ｂにおいて、破線は搬送波
位相誤差がない場合のデータ推移、実線は搬送波
位相誤差がある場合のデータ推移を示す。
列（片チヤネル）の復調信号の零交叉検出により
クロツク位相誤差を検出するものであるから、キ
ヤリア位相誤差がある場合は正しい零交叉検出が
できないという欠点がある。この理由について、
第４図を参照して説明する。図ａは４相信号空間
ダイヤグラムであり、図ｂは図ａに対応した復調
信号の例である。従来のクロツク位相誤差検出回
路は、例えばＩチヤネルの零交叉検出のみで位相
誤差を検出するものであるから、図ｂの時間T1、
T2、T4、T5で位相誤差を検出することになる。
このうち、時間T1、T5で検出した位相誤差は正
しい値ではないことはこの図により明らかであ
る。すなわち、キヤリア位相誤差の影響を受けな
いでクロツク位相誤差を検出することができな
い。なお、第４図ａにおいて、白丸印は搬送波位
相誤差がない場合の信号点、黒丸印は搬送波位相
誤差がある場合の信号点、αは搬送波の位相誤差
を示す。また、第４図ｂにおいて、破線は搬送波
位相誤差がない場合のデータ推移、実線は搬送波
位相誤差がある場合のデータ推移を示す。
本発明によるクロツク位相誤差検出回路は、ｎ
相位相変調信号（ｎは正の整数でｎ＞２）を直交
復調して得られる２系列の復調信号列を入力と
し、該変調信号の変調速度fSの倍数の逆数TS（＝
１／２fS）で前記復調列をそれぞれサンプリングし
てアナログ信号よりデイジタル信号に変換する第
１および第２のＡ／Ｄ変換器と、これ等第１およ
び第２のＡ／Ｄ変換器の出力信号を入力として奇
数番目のサンプルデータよりデイジタルデータの
零交叉を検出し、論理“１”を出力する第１およ
び第２の零交叉検出回路と、これ等第１および第
２の零交叉検出回路の論理積をとり、２系列のデ
ータ間に同時に零交叉が発生したことを検出する
論理積回路と、前記第１のＡ／Ｄ変換器出力信号
の偶数サンプルデータの極性を該偶数サンプルの
直前のサンプル値の極性で反転する極性反転回路
と、前記論理回路の出力信号を入力とし、論理積
が“１”のとき前記極性反転回路の出力信号を選
択し、論理積が“０”のとき誤差ゼロを示す出力
信号を選択する選択回路とにより構成されること
を特徴とする。
相位相変調信号（ｎは正の整数でｎ＞２）を直交
復調して得られる２系列の復調信号列を入力と
し、該変調信号の変調速度fSの倍数の逆数TS（＝
１／２fS）で前記復調列をそれぞれサンプリングし
てアナログ信号よりデイジタル信号に変換する第
１および第２のＡ／Ｄ変換器と、これ等第１およ
び第２のＡ／Ｄ変換器の出力信号を入力として奇
数番目のサンプルデータよりデイジタルデータの
零交叉を検出し、論理“１”を出力する第１およ
び第２の零交叉検出回路と、これ等第１および第
２の零交叉検出回路の論理積をとり、２系列のデ
ータ間に同時に零交叉が発生したことを検出する
論理積回路と、前記第１のＡ／Ｄ変換器出力信号
の偶数サンプルデータの極性を該偶数サンプルの
直前のサンプル値の極性で反転する極性反転回路
と、前記論理回路の出力信号を入力とし、論理積
が“１”のとき前記極性反転回路の出力信号を選
択し、論理積が“０”のとき誤差ゼロを示す出力
信号を選択する選択回路とにより構成されること
を特徴とする。
次に、本発明によるクロツク位相誤差検出回路
について実施例を挙げ、第１図のブロツク図を参
照して説明する。この図において、Ａ／Ｄ変換器
１１ａおよび１１ｂではそれぞれＩおよびＱチヤ
ネルのアナログ信号ＡおよびＢが変調速度である
fSの２倍のクロツク信号（2fS）Ｃによりｋビツト
（ｋは正の整数）のデイジタル信号に量子化され
る。Ｉチヤネルのｎビツト量子化信号ＤのMSB
とＱチヤネルのｋビツトの量子化信号のMSBで
ある信号Ｅとは、それぞれＢ・FF１２ａ，１２
ｂにおいてfSなる速度でサンプリング遅延され
る。この場合、2fSなるクロツク信号Ｃ（fSなる基
準クロツクと同期している）を分周器１３にて２
分周したクロツク信号（fS）ＦがＤ・FF１２ａ，
１２ｂのクロツク入力（ck）へ印加されている。
Ｄ・FF１２ａ，１２ｂの出力信号Ｇ、Ｈはそれ
ぞれＤ・FF２２ｃ，ｄにおいてfSなる速度でサ
ンプリング遅延されるとともに、信号Ｇ、Ｈはそ
れぞれEx・OR１４ａ，１４ｂに入力され、Ｄ・
FF１２ａ，１２ｂのそれぞれと排他的論理和を
とることで、Ｉチヤネル、Ｑチヤネルの零交叉を
検出している。
について実施例を挙げ、第１図のブロツク図を参
照して説明する。この図において、Ａ／Ｄ変換器
１１ａおよび１１ｂではそれぞれＩおよびＱチヤ
ネルのアナログ信号ＡおよびＢが変調速度である
fSの２倍のクロツク信号（2fS）Ｃによりｋビツト
（ｋは正の整数）のデイジタル信号に量子化され
る。Ｉチヤネルのｎビツト量子化信号ＤのMSB
とＱチヤネルのｋビツトの量子化信号のMSBで
ある信号Ｅとは、それぞれＢ・FF１２ａ，１２
ｂにおいてfSなる速度でサンプリング遅延され
る。この場合、2fSなるクロツク信号Ｃ（fSなる基
準クロツクと同期している）を分周器１３にて２
分周したクロツク信号（fS）ＦがＤ・FF１２ａ，
１２ｂのクロツク入力（ck）へ印加されている。
Ｄ・FF１２ａ，１２ｂの出力信号Ｇ、Ｈはそれ
ぞれＤ・FF２２ｃ，ｄにおいてfSなる速度でサ
ンプリング遅延されるとともに、信号Ｇ、Ｈはそ
れぞれEx・OR１４ａ，１４ｂに入力され、Ｄ・
FF１２ａ，１２ｂのそれぞれと排他的論理和を
とることで、Ｉチヤネル、Ｑチヤネルの零交叉を
検出している。
Ex・OR１４ａ，１４ｂは、零交叉検出時には
“１”を、零交叉を検出しない時は“０”をそれ
ぞれ信号Ｌ、Ｍとして出力する。論理積回路１５
は信号Ｌ、Ｍの論理積をとり、Ｉチヤネル、Ｑチ
ヤネルの復調信号の極性が同時に反転したことを
検出し、両チヤネルの極性反転（零交叉）を検出
した時は“１”を、検出しない時は“０”を出力
信号Ｎとして出力する回路である。Ｉチヤネルの
ｋビツトの量子化信号ＤのｋビツトはＤ・FF１
２ｅにおいてSなる速度でサンプリング遅延され
る。ここで、fSなる速度のクロツク信号Ｆを反転
器１６により反転したクロツク（S）ＲがＤ・
FF１２ｅのクロツク入力（ck）に印加されてい
る。Ｄ・FF１２ｅの出力信号ＳはＤ・FF１２ｆ
においてfSなるクロツクでサンプリング遅延され
る。Ｄ・FF２２ｆの出力信号ＵはＩチヤネルの
ｋビツト量子化信号Ｄの零交叉点におけるサンプ
ル値であるが、信号Ｕの極性はクロツクタイミン
グの遅れ、進みと正しく対応していない。
“１”を、零交叉を検出しない時は“０”をそれ
ぞれ信号Ｌ、Ｍとして出力する。論理積回路１５
は信号Ｌ、Ｍの論理積をとり、Ｉチヤネル、Ｑチ
ヤネルの復調信号の極性が同時に反転したことを
検出し、両チヤネルの極性反転（零交叉）を検出
した時は“１”を、検出しない時は“０”を出力
信号Ｎとして出力する回路である。Ｉチヤネルの
ｋビツトの量子化信号ＤのｋビツトはＤ・FF１
２ｅにおいてSなる速度でサンプリング遅延され
る。ここで、fSなる速度のクロツク信号Ｆを反転
器１６により反転したクロツク（S）ＲがＤ・
FF１２ｅのクロツク入力（ck）に印加されてい
る。Ｄ・FF１２ｅの出力信号ＳはＤ・FF１２ｆ
においてfSなるクロツクでサンプリング遅延され
る。Ｄ・FF２２ｆの出力信号ＵはＩチヤネルの
ｋビツト量子化信号Ｄの零交叉点におけるサンプ
ル値であるが、信号Ｕの極性はクロツクタイミン
グの遅れ、進みと正しく対応していない。
従来のクロツク位相誤差検出回路と同様に、ク
ロツクタイミングの進みを位相誤差検出値と正と
し、遅れを負として対応ずけるために、Ｄ・FF
１２ｆの出力信号Ｕは極性反転回路１７におい
て、Ｄ・FF１２ｃの出力信号Ｊが“１”のとき
極性を反転し、信号Ｊが“０”のとき極性を反転
しない。極性反転回路１７の出力信号Ｗはクロツ
クタイミングの遅れ、進みと正しく極性が対応し
たクロツク位相誤差信号Ｗとなる。選択回路１８
は論理積回路１５の出力が“１”（Ｉ、Ｑチヤネ
ル零交叉検出時）のとき信号Ｗを選択し、論理積
回路１５の出力が“０”（Ｉ、Ｑチヤネル零交叉
無検出時）のとき信号Ｘ（０）を選択して出力す
る回路である。選択回路１８の出力信号Ｙはクロ
ツク位相誤差信号である。クロツクタイミングが
正しい時は出力信号Ｙの平均値は０に収束する。
ロツクタイミングの進みを位相誤差検出値と正と
し、遅れを負として対応ずけるために、Ｄ・FF
１２ｆの出力信号Ｕは極性反転回路１７におい
て、Ｄ・FF１２ｃの出力信号Ｊが“１”のとき
極性を反転し、信号Ｊが“０”のとき極性を反転
しない。極性反転回路１７の出力信号Ｗはクロツ
クタイミングの遅れ、進みと正しく極性が対応し
たクロツク位相誤差信号Ｗとなる。選択回路１８
は論理積回路１５の出力が“１”（Ｉ、Ｑチヤネ
ル零交叉検出時）のとき信号Ｗを選択し、論理積
回路１５の出力が“０”（Ｉ、Ｑチヤネル零交叉
無検出時）のとき信号Ｘ（０）を選択して出力す
る回路である。選択回路１８の出力信号Ｙはクロ
ツク位相誤差信号である。クロツクタイミングが
正しい時は出力信号Ｙの平均値は０に収束する。
上記のクロツク位相誤差検出回路によれば、２
系列の復調信号のそれぞれについて零交叉検出回
路を有し、それら零交叉検出回路の論理席をとる
ことによつて、２系列の復調信号の同時の零交叉
時のみでクロツク位相誤差検出を行うことができ
る。すなわち、第４図ｂにおいて、時間T2、T4
におけるクロツク位相誤差値は正しい値であるこ
とは明確である。従つて、この実施例のクロツク
位相誤差検出回路はキヤリア位相誤差の影響を受
けない。
系列の復調信号のそれぞれについて零交叉検出回
路を有し、それら零交叉検出回路の論理席をとる
ことによつて、２系列の復調信号の同時の零交叉
時のみでクロツク位相誤差検出を行うことができ
る。すなわち、第４図ｂにおいて、時間T2、T4
におけるクロツク位相誤差値は正しい値であるこ
とは明確である。従つて、この実施例のクロツク
位相誤差検出回路はキヤリア位相誤差の影響を受
けない。
以上の説明により明らかなように、本発明によ
れば、２系列の復調信号により同時に零交叉を検
出した時のみクロツク位相誤差を検出することに
より、キヤリア位相誤差がある場合でも正確なク
ロツク位相誤差を検出できる効果がある。
れば、２系列の復調信号により同時に零交叉を検
出した時のみクロツク位相誤差を検出することに
より、キヤリア位相誤差がある場合でも正確なク
ロツク位相誤差を検出できる効果がある。
第１図は本発明によるクロツク位相誤差検出回
路の実施例の構成を示すブロツク図、第２図は従
来のクロツク位相誤差回路の構成例を示すブロツ
ク図、第３図はクロツクタイミングの進み、遅れ
と零交叉におけるクロツク位相誤差の検出値の極
性を説明するための図、第４図ａおよびｂは、そ
れぞれ復調信号の空間ダイヤグラムおよびＩチヤ
ネル、Ｑチヤネルの復調信号の波形例を示すタイ
ムチヤートである。 図において、１１ａ，１１ｂ，２１はＡ／Ｄ変
換器、１２ａ，１２ｂ，１２ｃ，１２ｄ，１２
ｅ，１２ｆ，２２ａ，２２ｂ，２２ｃ，２２ｄは
Ｄ・FF（Ｄ型フリツプフロツプ）、１３，２３は
分周器、１４ａ，１４ｂ，２４はEx・OR、１５
は論理積回路、１６，２５は反転器、１７，２６
は極性反転回路、１８，２７は選択回路である。
路の実施例の構成を示すブロツク図、第２図は従
来のクロツク位相誤差回路の構成例を示すブロツ
ク図、第３図はクロツクタイミングの進み、遅れ
と零交叉におけるクロツク位相誤差の検出値の極
性を説明するための図、第４図ａおよびｂは、そ
れぞれ復調信号の空間ダイヤグラムおよびＩチヤ
ネル、Ｑチヤネルの復調信号の波形例を示すタイ
ムチヤートである。 図において、１１ａ，１１ｂ，２１はＡ／Ｄ変
換器、１２ａ，１２ｂ，１２ｃ，１２ｄ，１２
ｅ，１２ｆ，２２ａ，２２ｂ，２２ｃ，２２ｄは
Ｄ・FF（Ｄ型フリツプフロツプ）、１３，２３は
分周器、１４ａ，１４ｂ，２４はEx・OR、１５
は論理積回路、１６，２５は反転器、１７，２６
は極性反転回路、１８，２７は選択回路である。
Claims (1)
- １ ｎ相位相変調信号（ｎは正の整数でｎ＞２）
を直交復調して得られる２系列の復調信号列を入
力とし、該変調信号の変調速度fSの倍数の逆数TS
（＝1/2fS）で前記復調列をそれぞれサンプリング
してアナログ信号よりデイジタル信号に変換する
第１および第２のＡ／Ｄ変換器と、これ等第１お
よび第２のＡ／Ｄ変換器の出力信号を入力として
奇数番目のサンプルデータよりデイジタルデータ
の零交叉を検出し、論理“１”を出力する第１お
よび第２の零交叉検出回路と、これ等第１および
第２の零交叉検出回路の論理積をとり、２系列の
データ間に同時に零交叉が発生したことを検出す
る論理積回路と、前記第１のＡ／Ｄ変換器出力信
号の偶数サンプルデータの極性を該偶数サンプル
の直前のサンプル値の極性で反転する極性反転回
路と、前記論理回路の出力信号を入力とし、論理
積が“１”のとき前記極性反転回路の出力信号を
選択し、論理積が“０”のとき誤差ゼロを示す出
力信号を選択する選択回路とにより構成されるこ
とを特徴とするクロツク位相誤差検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62206591A JPS6450653A (en) | 1987-08-21 | 1987-08-21 | Clock phase error detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62206591A JPS6450653A (en) | 1987-08-21 | 1987-08-21 | Clock phase error detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6450653A JPS6450653A (en) | 1989-02-27 |
| JPH0479501B2 true JPH0479501B2 (ja) | 1992-12-16 |
Family
ID=16525940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62206591A Granted JPS6450653A (en) | 1987-08-21 | 1987-08-21 | Clock phase error detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6450653A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2753485B2 (ja) * | 1991-10-14 | 1998-05-20 | 日本電信電話株式会社 | バーストモード復調装置 |
| WO2000076163A1 (fr) * | 1999-06-04 | 2000-12-14 | Mitsubishi Denki Kabushiki Kaisha | Comparateur de phase, lecteur chronometrique et demodulateur comprenant le comparateur de phase |
-
1987
- 1987-08-21 JP JP62206591A patent/JPS6450653A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6450653A (en) | 1989-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0305775B1 (en) | FSK demodulation circuit | |
| US4715047A (en) | Digital differential phase shift keyed demodulator | |
| US4267591A (en) | QPSK Suppressed carrier with rotating reference phase | |
| JP3467975B2 (ja) | 位相検出回路 | |
| US3636454A (en) | Digital circuit discriminator for frequency-shift data signals | |
| JPH0479501B2 (ja) | ||
| JP3364775B2 (ja) | クロック位相誤差検出回路 | |
| JPH0428185B2 (ja) | ||
| EP0094956A1 (en) | METHOD FOR PHASE SYNCHRONIZING AN OSCILLATOR ON AN INPUT SIGNAL AND DEVICE FOR IMPLEMENTING THE METHOD. | |
| JPS6171736A (ja) | 微係数判別回路 | |
| JPS61113325A (ja) | 復調回路 | |
| JP3262069B2 (ja) | 周波数誤差検出回路 | |
| JP2550546B2 (ja) | デ−タ検出装置 | |
| JP2550755B2 (ja) | ビット同期判定回路 | |
| JPH0412661B2 (ja) | ||
| JPH01293738A (ja) | 復調回路 | |
| JP3183456B2 (ja) | クロック再生回路及びこれを用いた受信装置 | |
| JPH034158B2 (ja) | ||
| JPH0234548B2 (ja) | ||
| JPS6030240A (ja) | コヒ−レントｑｐｓｋ伝送装置 | |
| JPS63267005A (ja) | Ｆｍ信号復調装置 | |
| JPS62230242A (ja) | ノンリタ−ンゼロデ−タ受信回路 | |
| JPH07131762A (ja) | サンプリングレート変換回路 | |
| JPS6260746B2 (ja) | ||
| JPS6217308B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071216 Year of fee payment: 15 |