Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0482178B2 - - Google Patents
[go: Go Back, main page]

JPH0482178B2 - - Google Patents

Info

Publication number
JPH0482178B2
JPH0482178B2 JP62117249A JP11724987A JPH0482178B2 JP H0482178 B2 JPH0482178 B2 JP H0482178B2 JP 62117249 A JP62117249 A JP 62117249A JP 11724987 A JP11724987 A JP 11724987A JP H0482178 B2 JPH0482178 B2 JP H0482178B2
Authority
JP
Japan
Prior art keywords
layer
photoresist
photoresist layer
release layer
reactive ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62117249A
Other languages
Japanese (ja)
Other versions
JPS6355937A (en
Inventor
Adorufu Purochika Hansu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6355937A publication Critical patent/JPS6355937A/en
Publication of JPH0482178B2 publication Critical patent/JPH0482178B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H10P76/2041Photolithographic processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68Organic materials, e.g. photoresists
    • H10P14/683Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/20Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/20Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H10P50/268Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas of silicon-containing layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H10P76/2041Photolithographic processes
    • H10P76/2043Photolithographic processes using an anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 A 産業上の利用分野 この発明は、広義には半導体の加工に関し、よ
り具体的には半導体加工の応用分野でのリアクテ
イブ・イオン・エツチング用フオトレジスト技術
の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION A. Field of Industrial Application This invention relates generally to semiconductor processing, and more specifically to improvements in photoresist technology for reactive ion etching in semiconductor processing applications.

B 従来技術 単層レジスト系を用いる現在のリアクテイブ・
イオン・エツチング技術には、2つの欠点があ
る。まず、現像後にフオトレジスト層を再加工で
きないこと、第二に細部構造からの反射のために
エツチングされた金属の線幅にばらつきが出る問
題である。第12図ないし第17図は、細部構造
からの反射によつて線幅にばらつきが出るとい
う、従来技術の問題点を示したものである。第1
2図ないし第17図では、図の相対的な向きを示
すため、ある規約を採用してある。第12図は、
3本の直角座標x、y、zを含んでいる。第12
図はx−y平面から見た断面図であり、第13図
ないし第16図はy−z平面から見た断面図、第
17図はx−y平面から見た平面図である。第1
2図は、基板20の上に二酸化ケイ素層22、ア
ルミニウム銅合金層24、多結晶シリコン(ポリ
シリコン)層26が載り、その頂面にポジテイ
ブ・フオトレジスト層28が付着された出発複合
体を示している。二酸化ケイ素層22は、領域A
よりも薄い領域Cの備え、したがつて領域Aを領
域Cと接合するために傾斜段領域Bが移行域とな
らなければならない。傾斜段領域Bのような領域
で、フオトレジスト層28を露光するために使う
光に望ましくない回析パターンが生じ、そのため
に、得られるフオトレジストの露光部分の幅に、
したがつてリアクテイブ・イオン・エツチングさ
れる金属線の幅に望ましくないばらつきが生じ
る。このことは、第13図および第14図を見る
とよくわかる。第13図は、第12図の切断線1
A−1A′に沿つて切断した領域Aの切断図であ
る。第13図から、パターンづけした光30を使
つてフオトレジスタ層28を露光させると、部分
28′は露光され、したがつて後で現像されて除
去され、部分28″は露光されず、現像後もその
まま残ることがわかる。第13図を第14図と比
較すると、第14図は第12図の複合体の傾斜段
領域Bの断面図を示したものである。領域B中
で、露光用の光30がフオトレジスト層28を通
つてポリシリコン層26とアルミニウム銅合金層
24で反射され、領域B内のポリシリコン層26
の傾斜面のために、回析パターン32が生じて、
光をフオトレジスト層28の中央部分28″へ導
き、それによつて、領域28″のエツジに沿つて
望ましくない露光が起こる。第15図は、水酸化
カリウムなどの現像剤を使つてフオトレジスト層
28を現像することによる、従来技術のフオトレ
ジスト層28の加工の次のステツプを示してい
る。フオトレジスト層28は、たとえばノヴオラ
ツク型のフオトレジストでよい。領域A内のフオ
トレジスト領域28″は、現像後、領域B内のフ
オトレジスト領域28″よりも広くなることが示
されている。これは、前述のように、領域B内で
起こる光の回析パターンによるものであり、この
回析パターンのために現像液がフオトレジスト2
8″の追加部分を溶かして、その幅の狭くさせる。
第16図は、ポリシリコン層26とアルミニウム
銅合金層24にリアクテイブ・イオン・エツチン
グを施すとき、フオトレジスト・パターンをマス
クとして使つて、リアクテイブ・イオン・エツチ
ングを行なうという、この従来技術の加工技術の
次のステツプを示す。第16図からわかるよう
に、得られるポリシリコン層26とアルミニウム
銅合金層24の線幅は、領域B内の方が領域A内
よりも狭くなる。第17図の平面図を見ると、こ
のことがもつともわかりやすい。第17図では、
領域A内の方が領域B内よりもポリシリコン層の
線幅が広くなつている。これは、この従来技術の
望ましくない特徴であり、領域B内で起こるよう
な細部構造から回析された光32が制御できない
結果である。この従来技術は、フオトレジスト層
28に吸光性染料を加えて、ポリシリコン層26
とアルミニウム銅合金層24からフオトレジスト
層28に反射される光の量を減らすことにより、
この問点の是正を試みている。
B. Prior art The current reactive method using a single-layer resist system
Ion etching techniques have two drawbacks. First, the photoresist layer cannot be reprocessed after development, and second, the etched metal line width varies due to reflections from detailed structures. FIGS. 12 to 17 illustrate a problem with the prior art in that line widths vary due to reflection from detailed structures. 1st
In Figures 2 through 17, certain conventions have been adopted to indicate the relative orientation of the figures. Figure 12 shows
Contains three rectangular coordinates x, y, and z. 12th
The figures are cross-sectional views as seen from the x-y plane, FIGS. 13 to 16 are cross-sectional views as seen from the y-z plane, and FIG. 17 is a plan view as seen from the x-y plane. 1st
Figure 2 shows a starting composite with a silicon dioxide layer 22, an aluminum copper alloy layer 24, a polycrystalline silicon (polysilicon) layer 26 on top of a substrate 20, with a positive photoresist layer 28 deposited on top. It shows. The silicon dioxide layer 22 has a region A
The provision of a thinner region C, so that in order to join region A with region C, the sloped step region B must become a transition region. In areas such as graded step region B, the light used to expose the photoresist layer 28 produces an undesirable diffraction pattern that causes the width of the exposed portion of the resulting photoresist to vary.
This results in undesirable variations in the width of the reactive ion etched metal lines. This can be clearly seen by looking at FIGS. 13 and 14. Figure 13 shows cutting line 1 in Figure 12.
It is a cutaway view of area A cut along A-1A'. From FIG. 13, when patterned light 30 is used to expose photoresist layer 28, portions 28' are exposed and therefore later developed and removed, and portions 28'' are not exposed and after development. Comparing FIG. 13 with FIG. 14, FIG. 14 shows a cross-sectional view of the sloped step region B of the composite shown in FIG. The light 30 passes through the photoresist layer 28 and is reflected by the polysilicon layer 26 and the aluminum-copper alloy layer 24, and is reflected by the polysilicon layer 26 in region B.
Due to the inclined plane of the diffraction pattern 32 occurs,
Light is directed into the central portion 28'' of the photoresist layer 28, thereby causing unwanted exposure along the edges of the region 28''. FIG. 15 illustrates the next step in the processing of prior art photoresist layer 28 by developing photoresist layer 28 using a developer such as potassium hydroxide. The photoresist layer 28 may be, for example, a Novolak type photoresist. The photoresist area 28'' in area A is shown to be wider than the photoresist area 28'' in area B after development. As mentioned above, this is due to the light diffraction pattern that occurs within region B, and this diffraction pattern causes the developer to
Melt the 8″ addition and narrow it down.
FIG. 16 shows a prior art processing technique in which a photoresist pattern is used as a mask to perform reactive ion etching on polysilicon layer 26 and aluminum-copper alloy layer 24. Indicates the next step. As can be seen from FIG. 16, the line widths of the resulting polysilicon layer 26 and aluminum-copper alloy layer 24 are narrower in region B than in region A. This is easy to understand when looking at the plan view in Figure 17. In Figure 17,
The line width of the polysilicon layer is wider in region A than in region B. This is an undesirable feature of this prior art and is a result of the uncontrollable light 32 diffracted from detailed structures such as occurs within region B. This prior art technique involves adding a light-absorbing dye to the photoresist layer 28 to create a polysilicon layer 26.
and by reducing the amount of light reflected from the aluminum-copper alloy layer 24 to the photoresist layer 28.
We are trying to correct this problem.

C 発明が解決しようとする問題点 この従来技術の方法に伴う問題点は、上方から
入つて来る光30がフオトレジスト層28の底部
まで充分に貫通するには、光の強度がよる大きく
なければならないので、フオトレジストの光活性
が減退することである。フオトレジスト層28中
に吸光性染料が存在すると、フオトレジスト頂部
と底部の間で露光量に大きな勾配が生じ、そのた
めフオトレジストの現像後にエツチングされて得
られる金属構造の垂直輪郭に関して問題が生じ
る。
C. Problems to be Solved by the Invention The problem with this prior art method is that in order for the light 30 coming from above to penetrate sufficiently to the bottom of the photoresist layer 28, the intensity of the light must be very high. As a result, the photoactivity of the photoresist decreases. The presence of a light-absorbing dye in the photoresist layer 28 creates a large gradient in exposure between the top and bottom of the photoresist, which creates problems with the vertical contours of the resulting metal structures etched after the photoresist is developed.

従来技術に伴うもう1つの問題は、フオトレジ
スト構造を一度露光し現像した後、その構造を再
加工できないことである。このことは第18図な
いし第20図の従来技術の図を見るとわかる。第
18図では、前述のようにフオトレジスト層28
がポリシリコン層26の頂部に付着されており、
このフオトレジスト層28が前述のようにパター
ンづけされた光30で露光される。その結果、フ
オトレジストが領域28′内で露光され、続いて
現像ステツプで除去される。中央領域28″は露
光されず、現像ステツプの後で除去されない。第
19図は、水酸化カリウムやメタケイ酸ナトリウ
ムなど、フオトレジスト層のうち光30で露光さ
れた部分28′と反応してそれを溶かすが、露光
されなかつた部分28″は溶かさない、通常の現
像剤を用いて行なう現像ステツプを示している。
現像ステツプに伴う問題点は、水酸化カリウムな
どの現像液が、ポリシリコン層26の露出面をも
かなりエツチすることである。第19図および第
20図に示すエツチされた表面34は、現像ステ
ツプの後のポリシリコン層26の表面の永久的特
徴として残る。光学顕微鏡を使つて残つたフオト
レジスト構造28″を検査すれば、集積回路チツ
プ上の他の構造に対してフオトレジスト構造2
8″が位置合わせされているかどうか判定できる
ような形で、現像ステツプを実施する必要があ
る。エツチされた金属構造が誤つて位置合わせさ
れていると、集積回路内の至る所に短絡や開路そ
の他の障害が生じることになるので、この誤位置
合わせ測定は非常に重要である。誤位置合わせが
あると判定された場合、フオトレジスト構造2
8′をポリシリコン層26の表面から除去し、新
しいフオトレジスト層を付着させてパターンつき
の光で露光させるという、再加工サイクルを行な
わなければならない。第20図を見ると、ポリシ
リコン層26の誤つてエツチされた部分34がそ
のまま限り、後の位置合わせ測定ステツプで検査
しようとするとき、まぎらわしい反射率をもつた
めに再加工し難い表面を呈するという問題点がわ
かる。通常、フオトレジストの現象を終えてから
フオトレジスト構造が誤つて位置合わせされてい
ると判定された集積回路ウエハは、現像剤によつ
てポリシリコン層26に潜像がエツチされるの
で、廃棄しなければならない。
Another problem with the prior art is that the photoresist structure cannot be reworked once it has been exposed and developed. This can be seen by looking at the prior art diagrams of FIGS. 18-20. In FIG. 18, the photoresist layer 28 is shown as described above.
is deposited on top of the polysilicon layer 26,
This photoresist layer 28 is exposed to patterned light 30 as described above. As a result, the photoresist is exposed in area 28' and subsequently removed in a development step. The central region 28'' is not exposed to light and is not removed after the development step. FIG. 19 shows that potassium hydroxide, sodium metasilicate, etc., react with the portions 28' of the photoresist layer exposed to the light 30 and remove it. The development step is shown using a conventional developer which dissolves the unexposed portion 28'', but does not dissolve the unexposed portion 28''.
A problem with the development step is that the developer, such as potassium hydroxide, will also significantly etch the exposed surfaces of the polysilicon layer 26. The etched surface 34 shown in FIGS. 19 and 20 remains as a permanent feature on the surface of the polysilicon layer 26 after the development step. Examination of the remaining photoresist structure 28'' using an optical microscope reveals that the photoresist structure 28'' is similar to other structures on the integrated circuit chip.
The development step must be performed in such a way that it can be determined whether the 8" This misalignment measurement is very important as other disturbances will occur.If it is determined that there is a misalignment, the photoresist structure 2
A rework cycle must be performed in which 8' is removed from the surface of polysilicon layer 26, a new photoresist layer is deposited, and exposed to patterned light. Referring to FIG. 20, the erroneously etched portion 34 of the polysilicon layer 26 remains intact and presents a surface that is difficult to rework due to its misleading reflectivity when inspected in a subsequent alignment measurement step. I understand the problem. Typically, integrated circuit wafers whose photoresist structures are determined to be misaligned after photoresist processing are discarded because the latent image is etched into the polysilicon layer 26 by the developer. There must be.

したがつて、リアクテイブ・イオン・エツチン
グによつて半導体デバイス中に金属パターンを設
けるための改良されたフオトレジスト工程を提供
することが、本発明の1目的である。
Accordingly, it is an object of the present invention to provide an improved photoresist process for providing metal patterns in semiconductor devices by reactive ion etching.

フオトレジスト露光ステツプ光の後方反射およ
び回析を最小にする、改良されたフオトレジスト
工程を提供することが、本発明の別の目的であ
る。
It is another object of the present invention to provide an improved photoresist process that minimizes back reflections and diffraction of photoresist exposure step light.

再加工処理ができる、改良されたフオトレジス
ト工程を提供することが、本発明のもう1つの目
的である。
It is another object of the present invention to provide an improved photoresist process that is reworkable.

D 問題点を解決するための手段 本発明の上記およびその他の目的、特徴および
利点は、本願で開示されるフオトレジスト工程に
よつて実現される。この方法は、剥離剤の層を塗
布することに基づくものである。剥離剤はポリス
ルホン組成物と染料の溶液であり、ポリシリコン
層の表面に塗布する。その後、この剥離層の上面
にフオトレジスト層を付着させることができる。
次に、フオトレジストを露光させて現像し、その
位置合わせを測定する。得られたフオトレジスト
構造の位置合わせがが不正確なことが判明した場
合、剥離剤を適当な溶媒で溶かすと、再加工がた
やすく実施できる。このため、ポリシリコン層中
に潜像を残さずに、既存のフオトレジスト構造を
除去できる。次に、新しい剥離剤と染料の溶液を
塗布し、続いて新しいフオトレジスト層を付着さ
せて、再加工サイクルを続行することができる。
次に、新しいフオトレジスト層を露光用のパター
ンで露光し、現像してもう一度その位置合わせを
測定することができる。元のフオトレジスト層ま
たは再加工したフオトレジスト層が正しく位置合
わせされていることが判明した場合、通常の加工
ステツプを続行できる。通常の加工ステツプと
は、フオトレジストをプラズマで硬化させ、続い
て剥離層にリアクテイブ・イオン・エツチングを
施し、次にフオトレジストを焼成することであ
る。その後、剥離層とフオトレジストの複合体で
マスクされているポリシリコン層とアルミニウム
銅合金層にリアクテイブ・イオン・エツチングを
施すことができる。得られたエツチされたポリシ
リコンとアルミニウム銅構造は、次に残つている
剥離層を溶かし、残つているフオトレジスト構造
を除去することにより加工できるようになる。こ
の方法は、また露光ステツプで、後方反射され回
析された光に対する制御の改善をもたらす。露光
用の光の最大エネルギーの波長に関して吸収係数
がほぼ最大になるように選択された染料が存在す
るため、フオトレジストを通過して剥離層に入る
光のどの部分も、反射または回析されてフオトレ
ジスト層に戻る機会がないうちに吸収できる。こ
のため、剥離層の下になり、そうでなければ望ま
しくない光の反射や回析を起こすかもしれない構
造の上を通るときでも、フオトレジストを均一に
露光することが可能である。さらに、フオトレジ
スト層中にはかかる染料が存在しないため、露光
用の光がフオトレジスト層内でより均一に透過
し、そのためフオトレジストの露光状態が均一に
なる。
D. Means for Solving the Problems The above and other objects, features and advantages of the present invention are realized by the photoresist process disclosed herein. This method is based on applying a layer of release agent. The release agent is a solution of a polysulfone composition and a dye that is applied to the surface of the polysilicon layer. A photoresist layer can then be deposited on top of this release layer.
The photoresist is then exposed, developed, and its alignment measured. If the resulting photoresist structure proves to be incorrectly aligned, reprocessing can be easily carried out by dissolving the stripping agent in a suitable solvent. This allows existing photoresist structures to be removed without leaving latent images in the polysilicon layer. A new stripper and dye solution can then be applied, followed by a new layer of photoresist and the rework cycle can continue.
A new photoresist layer can then be exposed with an exposure pattern, developed and its alignment measured once again. If the original photoresist layer or reworked photoresist layer is found to be properly aligned, normal processing steps can proceed. Typical processing steps include plasma hardening of the photoresist, followed by reactive ion etching of the release layer, and then firing of the photoresist. Thereafter, reactive ion etching can be performed on the polysilicon layer and the aluminum-copper alloy layer, which are masked by the release layer and photoresist composite. The resulting etched polysilicon and aluminum-copper structure can then be processed by dissolving the remaining release layer and removing the remaining photoresist structure. This method also provides improved control over back-reflected and diffracted light during the exposure step. Because the dye is selected to have an approximately maximum absorption coefficient with respect to the wavelength of maximum energy of the exposing light, no portion of the light that passes through the photoresist and enters the release layer is reflected or diffracted. It can be absorbed before it has a chance to return to the photoresist layer. This allows for uniform exposure of the photoresist even when passing over structures that underlie the release layer and may otherwise cause undesirable light reflection or diffraction. Furthermore, due to the absence of such dyes in the photoresist layer, exposing light is transmitted more uniformly through the photoresist layer, resulting in uniform exposure of the photoresist.

E 実施例 本発明のエツチング方法の工程を示す第1図と
相次ぐ工程における構造を示す第2図ないし第1
1図を参照しながら、本発明のエツチング方法に
ついて詳しく説明する。第2図に示した基板20
の頂面のポリシリコン層26、アルミニウム銅合
金層24、および二酸化ケイ素層22の複合体か
らはじまつて加工の流れのステツプ50で、ポリ
シリコン層26の表面に剥離層40を塗布すると
いう第3図に進む。本明細書では、剥離剤をポリ
スルホンと呼ぶ。その特定の組成は次の通りであ
る。中間溶液は、N−メチルピロリドンなどの溶
媒45.75重量%と、ジエチレングリコールジメチ
ルエーテルなどの希釈剤45.75重量%の混合物か
らなる。この溶液に、5003P−ポリエーテルスル
ホン粉末などの剥離剤8.5重量%を添加する。こ
の粉末は、たとえばICIケミカル(ICI Chemical
Company)から入手できる。この粉末を液体成
分に溶かす。溶媒成分を35ないし55重量%、希釈
剤成分を35ないし55重量%、粉末成分を4ないし
15重量%とすることができる。次にこの中間溶液
98重量%に、フオトレジストの露光に使う光の最
大エネルギーの波長に関してほぼ最大の吸収係数
を有する(吸収ピークを示す)適当な吸光性染料
2重量%を加える。たとえば、最大放射エネルギ
ーの波長が436nmのGCA4800DSWステツプ・プ
ロジエクタなどの投射手段を使用できる。この波
長に適した吸光性染料は、たとえばチバ・ガイギ
ー(Chiba−Gaigy Corporation)か市販されて
いるオロゾル黄色4GNモノアゾ染料である。染
料成分は、中間溶液と混合したとき0.5ないし5
重量%とすることができる。得られた溶液を攪拌
し、数時間静置すると、第11図のポリスルホン
剥離層40として塗布できる状態になる。ポリス
ルホン剥離層40の塗布の厚さは、約0.3ミクロ
ンが適当である。代表的な塗布状態は、たとえば
スピン・オン塗布ステツプである。
E Example Figure 1 shows the steps of the etching method of the present invention, and Figures 2 to 1 show the structures in successive steps.
The etching method of the present invention will be explained in detail with reference to FIG. Substrate 20 shown in FIG.
The process flow begins at step 50 with the composite of polysilicon layer 26, aluminum-copper alloy layer 24, and silicon dioxide layer 22 on top of the polysilicon layer 26, and includes a third step of applying a release layer 40 to the surface of polysilicon layer 26. Proceed to figure. The release agent is referred to herein as polysulfone. Its specific composition is as follows. The intermediate solution consists of a mixture of 45.75% by weight of a solvent such as N-methylpyrrolidone and 45.75% by weight of a diluent such as diethylene glycol dimethyl ether. To this solution is added 8.5% by weight of a release agent such as 5003P-polyethersulfone powder. This powder can be used, for example, from ICI Chemical (ICI Chemical).
Company). Dissolve this powder in the liquid ingredient. The solvent component is 35 to 55% by weight, the diluent component is 35 to 55% by weight, and the powder component is 4 to 55% by weight.
It can be 15% by weight. Then this intermediate solution
To the 98% by weight is added 2% by weight of a suitable light-absorbing dye having approximately the maximum absorption coefficient (exhibiting an absorption peak) with respect to the wavelength of maximum energy of the light used to expose the photoresist. For example, a projection means such as a GCA4800DSW step projector with a maximum radiated energy wavelength of 436 nm can be used. A suitable light-absorbing dye for this wavelength is, for example, Orosol Yellow 4GN monoazo dye, commercially available from Chiba-Geigy Corporation. The dye component is 0.5 to 5 when mixed with the intermediate solution.
It can be expressed as % by weight. When the resulting solution is stirred and allowed to stand for several hours, it becomes ready to be applied as the polysulfone release layer 40 shown in FIG. The coating thickness of polysulfone release layer 40 is suitably about 0.3 microns. A typical application condition is, for example, a spin-on application step.

次に、工程は第4図に示すようにポリスルホン
剥離層40にフオトレジスト層28を付着させる
というステツプ52に進む。適切なポジテイブ・フ
オトレジスト材料は、通常の当技術で周知のノヴ
オラツク樹脂型のものである。
The process then proceeds to step 52 of depositing a photoresist layer 28 on the polysulfone release layer 40, as shown in FIG. Suitable positive photoresist materials are of the Novorak resin type, which are conventionally known in the art.

次のステツプ54では、第5図に示すようにフオ
トレジスト層28を光パターンで露光させる。得
られた露光済みフオトレジスト層を、0.2規定水
酸化カリウムなど適当な現像液で現像する。この
現像液は、フオトレジスト層のうち露光ステツプ
で光30で露光された部分28′を溶かすもので
ある。第6図でポリスルホン層40の頂面に、得
られたフオトスルホン構造28′が示されている。
The next step 54 is to expose photoresist layer 28 with a light pattern as shown in FIG. The resulting exposed photoresist layer is developed with a suitable developer such as 0.2N potassium hydroxide. This developer dissolves the portions 28' of the photoresist layer that were exposed to light 30 in the exposure step. The resulting photosulfone structure 28' is shown on top of the polysulfone layer 40 in FIG.

この時点で、第1図のステツプ58に入つて、半
導体チツプ上の他の構造に対するフオトレジスト
構造28″の位置合わせを測定することができる。
第1図のステツプ60で、位置合わせが正しくない
ことが判明した場合、ステツプ62の再加工サイク
ルが始まることが示されている。
At this point, step 58 of FIG. 1 can be entered to measure the alignment of photoresist structure 28'' with respect to other structures on the semiconductor chip.
If the alignment is found to be incorrect at step 60 of FIG. 1, a rework cycle is shown beginning at step 62.

再加工サイクルでは、適切な溶媒としてN−メ
チルピロリドンを使つて、剥離層40を溶解させ
る。そうすると、フオトレジスト構造28″が遊
離して浮かび簡単に除去できるようになる。次に
工程は第1図のステツプ50に戻つて、第8図に示
すように、新しいポリスルホン剥離剤の層40A
を塗布し、続いてステツプ52で新しいフオトレジ
スト層28Aを付着させる。次に第1図の工程の
ステツプ54と56に進んで、現像済みのフオトレジ
スト構造が再度現われ、ステツプ58で位置合わせ
が適当がどうか測定することができる。
In the rework cycle, release layer 40 is dissolved using N-methylpyrrolidone as a suitable solvent. The photoresist structure 28'' is then freed and floats for easy removal. The process then returns to step 50 of FIG. 1 and as shown in FIG.
followed by the deposition of a new photoresist layer 28A in step 52. The process of FIG. 1 then proceeds to steps 54 and 56 in which the developed photoresist structure reappears and proper alignment can be determined in step 58.

ステツプ60で、フオトレジスト構造28″の位
置合わせが良好だと判明した場合、ステツプ64で
通常の加工サイクルに進む。ステツプ64はフオト
レジスト構造28″のプラズマ硬化ステツプであ
り、プラズマ・エツチング室内でフルオロカーボ
ンなどの適切なプラズマ物質使つてフオトレジス
ト構造28″を硬化させ、次のリアクテイブ・イ
オン・エツチング・ステツプに備える。次に、通
常の工程ステツプ66に進み、剥離層40のリアク
テイブ・イオン・エツチングを実施する。適切な
プラズマ・エツチング組成は酸素プラズマであ
り、迅速なリアクテイブ・イオン・エツチング・
ステツプにより、フオトレジスト構造28″によ
つて覆われているポリスルホン剥離層40は除去
され、ポリシリコン層26が露出する(第9図)。
次に、硬化焼成ステツプ68を実施して、フオトレ
ジスト層をさらに硬化させる。この硬化焼成ステ
ツプは135℃で実施でき、硬質フオトレジスト・
マスキング構造28″が得られる。このマスキン
グ構造は、下側にあるポリシリコン層とアルミニ
ウム銅合金層のうち、次のリアクテイブ・イオ
ン・エツチング・ステツプでエツチングしたくな
い部分をマスクするのに使う。次にステツプ70に
進んで、当技術で周知の塩素化気体混合物な銅適
当なリアクテイブ・イオン・エツチング組成を用
いて、ポリシリコン層26をアルミニウム銅合金
層24にリアクテイブ・イオン・エツチングを施
す。この時点での構造を第10図に示す。第1図
で、通常工程の最後の主要ステツプ72は、N−メ
チルピロリドンで剥離層40を溶かして、残つて
いるフオトレジスト構造28″を遊離して浮かせ、
除去できるようにするものである。その後、ウエ
ハを清浄化して、フオーミング・ガスによるアニ
ール・ステツプを実施することができ、第11図
に示したポリシリコン層26とアルミニウム銅合
金層24の最終的なエツチされた構造が得られ
る。このアニール・ステツプの間に、ポリシリコ
ンはアルミニウム銅で合金化される。
If the alignment of the photoresist structure 28'' is determined to be good at step 60, the process proceeds to a normal processing cycle at step 64. Step 64 is a plasma curing step of the photoresist structure 28'' in a plasma etching chamber. The photoresist structure 28'' is cured using a suitable plasma material, such as a fluorocarbon, in preparation for the next reactive ion etching step. The process then proceeds to a conventional process step 66 to reactively ion etch the release layer 40. A suitable plasma etching composition is oxygen plasma, which provides rapid reactive ion etching.
The step removes the polysulfone release layer 40 covered by the photoresist structure 28'', exposing the polysilicon layer 26 (FIG. 9).
A hardening bake step 68 is then performed to further harden the photoresist layer. This curing and baking step can be carried out at 135°C and is suitable for hard photoresists.
A masking structure 28'' is obtained which is used to mask portions of the underlying polysilicon layer and aluminum-copper alloy layer that are not desired to be etched in the next reactive ion etching step. Step 70 then proceeds to reactive ion etch the polysilicon layer 26 onto the aluminum copper alloy layer 24 using a chlorinated gas mixture copper suitable reactive ion etch composition well known in the art. The structure at this point is shown in Figure 10. In Figure 1, the last major step 72 in the conventional process is to dissolve the release layer 40 with N-methylpyrrolidone to release the remaining photoresist structure 28''. Let it float,
This allows it to be removed. Thereafter, the wafer can be cleaned and a forming gas anneal step performed to provide the final etched structure of polysilicon layer 26 and aluminum-copper alloy layer 24 shown in FIG. During this anneal step, the polysilicon is alloyed with aluminum-copper.

この方法は、フオトレジストの露光中に後方反
射および回析される光線に対する制御が強化され
るため、均一な線幅が得られるという利点を有す
る。この方法は、さらに、フオトレジストの現像
ステツプで下にあるポリシリコン層が現像液によ
つて誤つてエツチされないように保護する、ポリ
スルホン剥離層が存在するため、フオトレジスト
構造の再加工を何度も行なえるという利点を有す
る。
This method has the advantage of providing uniform linewidths due to increased control over the back-reflected and diffracted rays during exposure of the photoresist. This method also allows for multiple reworking of the photoresist structure due to the presence of a polysulfone release layer that protects the underlying polysilicon layer from being accidentally etched by the developer during the photoresist development step. It has the advantage that it can also be used.

本発明の別の実施例では、ポリシリコン層また
は金属層または二酸化ケイ素層が多数の垂直突起
をもつ場合、ポリスルホン剥離層40を塗布する
前に、ポリシリコン層の頂面に、改良イメージ反
転フオトレジストなどの平面化材料層の含めるの
が適当である。さらに、平面化層またはポリスル
ホン剥離層を塗布する前に、ポリシリコン層に接
着促進剤を塗布するのが有利な場合がしばしばあ
る。ポリスルホン層または平面化層を塗布する前
にポリシリコン層26の表面に塗布するのに適し
た接着促進剤は、たとえばメキサメチレンジシラ
ンなどである。
In another embodiment of the invention, if the polysilicon layer or the metal layer or silicon dioxide layer has a large number of vertical protrusions, a modified image reversal photo film is applied to the top surface of the polysilicon layer before applying the polysulfone release layer 40. The inclusion of a layer of planarizing material, such as a resist, is suitable. Furthermore, it is often advantageous to apply an adhesion promoter to the polysilicon layer before applying the planarizing layer or the polysulfone release layer. A suitable adhesion promoter for applying to the surface of polysilicon layer 26 before applying the polysulfone layer or planarization layer is, for example, mexamethylene disilane.

F 発明の効果 フオトレジストの均一な露光を行うことがで
き、且つ再加工を容易に行うことができる。
F. Effects of the Invention The photoresist can be uniformly exposed and reprocessed easily.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本方法を実施する際の主要ステツプ
を示す、本発明の方法の工程図である。第2図
は、本願で開示する発明の加工ステツプの始めを
示した概略断面図であり、上面に二酸化ケイ素層
22が付着され、続いてアルミニウム銅合金層2
4が付着され、続いてポリシリコン層26が付着
された基板20を示す。第3図は、ポリシリコン
層26の頂面にポリスルホン層40を塗布すると
いう、本発明の方法の最初の主要ステツプの概略
断面図である。第4図は、ポリスルホン層40の
頂面にフオトレジスト層28を塗布するという、
本発明の方法の次の主要ステツプの概略断面図で
ある。第5図は、フオトレジスト層28をパター
ンつきの光30で露光し、光30の透過された部
分が下にあるポリスルホン層40で吸収されると
いう、本発明の方法の次の主要ステツプの概略断
面図である。第6図は、ポリスルホン層40の頂
面にフオトレジスト構造28″がそのまま残る形
で、フオトレジスト層28を現像するという次の
主要ステツプの概略断面図である。第7図は、ポ
リスルホン層40を溶かし、それによつてフオト
レジスト構造28″を除去することで再加工サイ
クルを開始するという、位置合わせ測定を実施し
て、フオトレジスト構造が正しく位置合わせされ
ていないと判定した後の段階を示す概略断面図で
ある。第8図は、新しいポリスルホン剥離剤と染
料の溶液の層40Aを塗布し、続いて新しいフオ
トレジスト層28Aを付着されるという、再加工
サイクルの続きを示す概略断面図である。次に、
フオトレジストを元パターンで露光し、フオトレ
ジストを現像し、もう一度位置合わせ測定を行な
うことにより、再加工サイクルが続行される。第
9図は、第14図に示したステツプの後、フオト
レジストをプラズマで硬化させるステツプに続
く、ポリスルホン剥離層40にリアクテイブ・イ
オン・エツチングを施すステツプという、通常の
加工ステツプの続きを示す概略断面図である。通
常はこのステツプの後に、フオトレジスト層を硬
化させる硬化焼成ステツプが続く。第10図は、
ポリスルホン層40とフオトレジスト層28″で
マスクされたポリシリコン層26およびアルミニ
ウム銅合金層24リアクテイブ・イオン・エツチ
ングを施すという、次の主要ステツプ概略断面図
である。第11図は、ポリスルホン層40を適当
な溶媒に溶かして、残つたマスク用フオトレジス
ト構造28″が除去できるようにするという、こ
の方法の最後の主要ステツプの概略説明図であ
る。第12図は、厚い領域Aと薄い領域Cと傾斜
した領域Bを有し、その上面にアルミニウム銅合
金層24、ポリスルホン層26、フオトレジスト
層28が付着された、二酸化ケイ素層22を示
す、従来技術の半導体構造のx−z平面から見た
断面図である。第13図は、領域A内のフオトレ
ジスト層28の露光を示す、第1図の切断線1A
−1A′に沿つてy−z平面から見た断面図であ
る。第14図は、フオトレジスト層と領域Bの露
光を示す、第1図の切断線1B−1B′に沿つて
y−z平面から見た断面図である。第15図は、
領域A内の現像後のフオトレジスト28″の相対
幅を領域B内のフオトレジストの相対幅と比較で
きるように互いに位置合わせした領域Aと領域B
を示す、y−z平面から見た断面図である。第1
6図は、領域A内と領域B内のフオトレジスト層
でマスクされたポリシリコン層とアルミニウム銅
合金層にリアクテイブ・イオン・エツチングを施
すという次のステツプを示す、y−z平面から見
た断面図であり、領域A内と領域B内で得られる
金属線の相対幅が比較できる。第17図は、金属
線の幅が領域B内の方が領域A内よりも細いこと
を示す、得られる金属線の幅のx−y平面から見
た平面図である。第18図は、パターンつき光源
でフオトレジスト層28を露光する、従来技術の
技法を示す概略断面図である。第19図は、残つ
たフオトレジスト構造28がそのまま残るように
フオトレジスト層を現像するという次のステツプ
を示す概略断面図であり、ポリシリコン層26を
誤つてエツチされた表面34が描かれている。第
20図は、フオトレジスト構造28″が誤つて位
置合わせされており、かつポリシリコン層26の
エツチされた表面である望ましくない潜像34が
あると判定された後、フオトレジスト構造28″
が除去されている、従来技術の再加工サイクルの
次のステツプを示す概略断面図である。 20……基板、22……二酸化ケイ素層、24
……アルミニウム銅合金層、26……多結晶シリ
コン層、28……フオトレジスト層、30……
光、40……ポリスルホン剥離層。
FIG. 1 is a flow diagram of the method of the present invention showing the major steps in carrying out the method. FIG. 2 is a schematic cross-sectional view showing the beginning of the processing steps of the invention disclosed herein, in which a silicon dioxide layer 22 is deposited on the top surface, followed by an aluminum-copper alloy layer 22.
4 is shown with a polysilicon layer 26 deposited thereon, followed by a polysilicon layer 26. FIG. FIG. 3 is a schematic cross-sectional view of the first major step of the method of the present invention, which is the application of a polysulfone layer 40 on top of the polysilicon layer 26. FIG. 4 shows that a photoresist layer 28 is applied to the top surface of the polysulfone layer 40.
3 is a schematic cross-sectional view of the next major step of the method of the invention; FIG. FIG. 5 is a schematic cross-section of the next major step in the method of the present invention, in which the photoresist layer 28 is exposed to patterned light 30, the transmitted portion of which is absorbed by the underlying polysulfone layer 40. It is a diagram. FIG. 6 is a schematic cross-sectional view of the next major step of developing the photoresist layer 28, leaving the photoresist structure 28'' on top of the polysulfone layer 40. FIG. illustrates the step after performing alignment measurements and determining that the photoresist structure is not properly aligned, by melting the photoresist structure 28'' and thereby initiating a rework cycle by removing the photoresist structure 28''. It is a schematic sectional view. FIG. 8 is a schematic cross-sectional view showing the continuation of the rework cycle in which a new polysulfone stripper and dye solution layer 40A is applied, followed by a new photoresist layer 28A. next,
The rework cycle continues by exposing the photoresist with the original pattern, developing the photoresist, and taking another alignment measurement. FIG. 9 is a schematic diagram illustrating the continuation of the conventional processing steps of reactive ion etching of the polysulfone release layer 40, followed by plasma curing of the photoresist after the steps shown in FIG. FIG. This step is usually followed by a hardening bake step to harden the photoresist layer. Figure 10 shows
The next major step is the reactive ion etching of polysilicon layer 26 and aluminum-copper alloy layer 24 masked with polysulfone layer 40 and photoresist layer 28''. Figure 2 is a schematic illustration of the last major step of the method, which is dissolving the mask in a suitable solvent so that the remaining masking photoresist structure 28'' can be removed. FIG. 12 shows a silicon dioxide layer 22 having a thick region A, a thin region C, and a sloped region B, with an aluminum-copper alloy layer 24, a polysulfone layer 26, and a photoresist layer 28 deposited on top thereof. 1 is a cross-sectional view from the xz plane of a prior art semiconductor structure; FIG. FIG. 13 shows the exposure of photoresist layer 28 in area A at section line 1A of FIG.
FIG. 2 is a cross-sectional view taken from the yz plane along -1A'. FIG. 14 is a cross-sectional view taken from the yz plane along section line 1B-1B' of FIG. 1, showing the exposure of the photoresist layer and region B. Figure 15 shows
Areas A and B aligned with each other such that the relative width of the developed photoresist 28'' in area A can be compared with the relative width of the photoresist in area B.
FIG. 2 is a sectional view seen from the yz plane. 1st
Figure 6 is a cross-section in the y-z plane showing the next step of reactive ion etching of the polysilicon layer and the aluminum-copper alloy layer masked by the photoresist layer in areas A and B. FIG. 3 is a diagram in which the relative widths of metal lines obtained in region A and region B can be compared. FIG. 17 is a plan view of the width of the obtained metal line viewed from the xy plane, showing that the width of the metal line is narrower in region B than in region A. FIG. 18 is a schematic cross-sectional diagram illustrating a prior art technique for exposing photoresist layer 28 with a patterned light source. FIG. 19 is a schematic cross-sectional view illustrating the next step of developing the photoresist layer so that the remaining photoresist structure 28 remains intact, depicting the surface 34 where polysilicon layer 26 was accidentally etched. There is. FIG. 20 shows the photoresist structure 28'' after it has been determined that the photoresist structure 28'' is misaligned and that there is an undesirable latent image 34 which is the etched surface of the polysilicon layer 26.
FIG. 3 is a schematic cross-sectional view showing the next step in a prior art rework cycle where the rework cycle is removed. 20...Substrate, 22...Silicon dioxide layer, 24
... Aluminum copper alloy layer, 26 ... Polycrystalline silicon layer, 28 ... Photoresist layer, 30 ...
Light, 40...Polysulfone release layer.

Claims (1)

【特許請求の範囲】 1 エツチング対象の表面に剥離剤および染料を
含む溶液を付着させて剥離層を形成する第1の工
程と、 上記剥離層の上にフオトレジスト層を形成する
第2の工程と、 上記フオトレジスト層を光のパターンによつて
露光する第3の工程と、 上記フオトレジスタ層を現像する第4の工程
と、 上記現像後の残存フオトレジスト層の位置合わ
せの良否を調べ、位置合わせが良好ならば、下記
第7の工程へ進み、位置合わせが不良ならば、下
記第6の工程へ進む第5の工程と、 上記剥離層を溶解させて上記フオトレジスト層
と共に除去してから、上記第1ないし第5の工程
をやり直す第6の工程と、 上記残留フオトレジスト層をマスクとして用い
て、上記剥離層にリアクテイブ・イオン・エツチ
ングを施す第7の工程と、 上記残留フオトレジスト層およびその下の残存
剥離層をマスクとして用いて、上記エツチング対
象の表面にリアクテイブ・イオン・エツチングを
施す第8の工程と、 上記残存剥離層を溶解させて上記残存フオトレ
ジスト層と共に除去する第9の工程と を含むリアクテイブ・イオン・エツチング方法。 2 4〜15重量%のポリエーテルスルホン粉末
と、35〜55重量%のN−メチルピロリドンと、35
〜55重量%の希釈剤とより成る中間溶液中に、フ
オトレジスト露光用の最大放射エネルギーの波長
に関してほぼ最大の吸収係数を有する染料を、全
溶液中の割合が0.5〜5重量%となるように添加
して生成され、リアクテイブ・イオン・エツチン
グ方法において剥離層の形成に用いられる剥離層
形成用溶液。
[Claims] 1. A first step of forming a release layer by depositing a solution containing a release agent and a dye on the surface of the object to be etched; and a second step of forming a photoresist layer on the release layer. a third step of exposing the photoresist layer to a pattern of light; a fourth step of developing the photoresist layer; examining the alignment of the remaining photoresist layer after the development; If the alignment is good, proceed to the seventh step below; if the alignment is poor, proceed to the sixth step below; a fifth step, in which the release layer is dissolved and removed together with the photoresist layer; a sixth step of redoing the first to fifth steps; a seventh step of performing reactive ion etching on the peeling layer using the remaining photoresist layer as a mask; an eighth step of performing reactive ion etching on the surface to be etched using the layer and the remaining release layer thereunder as a mask; and a step of dissolving the remaining release layer and removing it together with the remaining photoresist layer. 9. A reactive ion etching method comprising step 9. 2 4-15% by weight of polyether sulfone powder, 35-55% by weight of N-methylpyrrolidone, 35
A dye having approximately the maximum absorption coefficient with respect to the wavelength of the maximum radiant energy for photoresist exposure is added in an intermediate solution consisting of ~55% by weight of diluent such that the proportion of the total solution is 0.5 to 5% by weight. A solution for forming a release layer, which is produced by adding to the solution and used for forming a release layer in a reactive ion etching method.
JP62117249A 1986-08-25 1987-05-15 Reactive ion etching and solution for forming peel-off layer Granted JPS6355937A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US900467 1986-08-25
US06/900,467 US4778739A (en) 1986-08-25 1986-08-25 Photoresist process for reactive ion etching of metal patterns for semiconductor devices

Publications (2)

Publication Number Publication Date
JPS6355937A JPS6355937A (en) 1988-03-10
JPH0482178B2 true JPH0482178B2 (en) 1992-12-25

Family

ID=25412578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62117249A Granted JPS6355937A (en) 1986-08-25 1987-05-15 Reactive ion etching and solution for forming peel-off layer

Country Status (4)

Country Link
US (1) US4778739A (en)
EP (1) EP0257255B1 (en)
JP (1) JPS6355937A (en)
DE (1) DE3789999T2 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4871630A (en) * 1986-10-28 1989-10-03 International Business Machines Corporation Mask using lithographic image size reduction
JPH01169926A (en) * 1987-12-24 1989-07-05 Toshiba Corp Alignment method
AU5433890A (en) * 1989-03-30 1990-11-05 Brewer Science, Inc. Base-soluble polyimide release layers for use in microlithographic processing
US5234990A (en) * 1992-02-12 1993-08-10 Brewer Science, Inc. Polymers with intrinsic light-absorbing properties for anti-reflective coating applications in deep ultraviolet microlithography
US5726102A (en) * 1996-06-10 1998-03-10 Vanguard International Semiconductor Corporation Method for controlling etch bias in plasma etch patterning of integrated circuit layers
US6294456B1 (en) 1998-11-27 2001-09-25 Taiwan Semiconductor Manufacturing Company Method of prefilling of keyhole at the top metal level with photoresist to prevent passivation damage even for a severe top metal rule
US6191046B1 (en) 1999-03-11 2001-02-20 Advanced Micro Devices, Inc. Deposition of an oxide layer to facilitate photoresist rework on polygate layer
US6210846B1 (en) * 1999-08-13 2001-04-03 Advanced Micro Devices, Inc. Exposure during rework for enhanced resist removal
US6218085B1 (en) 1999-09-21 2001-04-17 Lucent Technologies Inc. Process for photoresist rework to avoid sodium incorporation
JP4544811B2 (en) 2002-05-09 2010-09-15 大日本印刷株式会社 Method for manufacturing electroluminescent device
DE102005063335B4 (en) * 2005-03-31 2012-04-12 Globalfoundries Inc. An advanced process control model that includes a target offset size
US7629259B2 (en) * 2005-06-21 2009-12-08 Lam Research Corporation Method of aligning a reticle for formation of semiconductor devices
TWI302349B (en) * 2006-01-04 2008-10-21 Promos Technologies Inc Metal etching process and rework method thereof
US8119492B2 (en) 2009-07-10 2012-02-21 United Microelectronics Corp. Dissolving precipates in alloy material in capacitor structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3985597A (en) * 1975-05-01 1976-10-12 International Business Machines Corporation Process for forming passivated metal interconnection system with a planar surface
US4292384A (en) * 1977-09-30 1981-09-29 Horizons Research Incorporated Gaseous plasma developing and etching process employing low voltage DC generation
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
US4370405A (en) * 1981-03-30 1983-01-25 Hewlett-Packard Company Multilayer photoresist process utilizing an absorbant dye
US4362809A (en) * 1981-03-30 1982-12-07 Hewlett-Packard Company Multilayer photoresist process utilizing an absorbant dye
JPH0612452B2 (en) * 1982-09-30 1994-02-16 ブリュ−ワ−・サイエンス・インコ−ポレイテッド Method of manufacturing integrated circuit device
US4606931A (en) * 1983-06-27 1986-08-19 International Business Machines Corporation Lift-off masking method
US4464460A (en) * 1983-06-28 1984-08-07 International Business Machines Corporation Process for making an imaged oxygen-reactive ion etch barrier
DE3435750A1 (en) * 1984-09-28 1986-04-10 Siemens AG, 1000 Berlin und 8000 München Method for achieving constant dimensional accuracy of printed conductors in integrated circuits
US4618565A (en) * 1985-06-05 1986-10-21 Rca Corporation Absorptive layer for optical lithography
JPS6247045A (en) * 1985-08-20 1987-02-28 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Polyimide composition and formation of film having pattern

Also Published As

Publication number Publication date
DE3789999D1 (en) 1994-07-14
EP0257255A2 (en) 1988-03-02
EP0257255B1 (en) 1994-06-08
EP0257255A3 (en) 1990-09-26
DE3789999T2 (en) 1994-12-01
JPS6355937A (en) 1988-03-10
US4778739A (en) 1988-10-18

Similar Documents

Publication Publication Date Title
US4180604A (en) Two layer resist system
US4092442A (en) Method of depositing thin films utilizing a polyimide mask
US5830624A (en) Method for forming resist patterns comprising two photoresist layers and an intermediate layer
JPH0482178B2 (en)
US5635333A (en) Antireflective coating process
US5443941A (en) Plasma polymer antireflective coating
JPH0471222A (en) Pattern forming method
US3508982A (en) Method of making an ultra-violet selective template
US4238559A (en) Two layer resist system
US7358111B2 (en) Imageable bottom anti-reflective coating for high resolution lithography
US3510371A (en) Method of making an ultraviolet sensitive template
US4204009A (en) Two layer resist system
EP0134789B1 (en) Bilevel ultraviolet resist system for patterning substrates of high reflectivity
JPS6043827A (en) Formation of fine pattern
US4997742A (en) Water soluble contrast enhancement composition with 1-oxy-2 diazonaphthalene sulfonamide salt and polyvinyl alcohol
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
Lin et al. Improvement of linewidth control with antireflective coating in optical lithography
GB2046463A (en) Process for the production of structured positive photo-lacquer layers on a substrate
JPH0743538B2 (en) Wiring pattern forming method
JPH0319540B2 (en)
JPS62138843A (en) Composite resist structural body
KR100365434B1 (en) Method for removing ring type residue on wafer edge
KR100494147B1 (en) Pattern forming method of semiconductor device
JPS58132926A (en) Formation of pattern
JPH07181684A (en) Antireflection film composition and production of pattern using that