JPH048971B2 - - Google Patents
Info
- Publication number
- JPH048971B2 JPH048971B2 JP1090253A JP9025389A JPH048971B2 JP H048971 B2 JPH048971 B2 JP H048971B2 JP 1090253 A JP1090253 A JP 1090253A JP 9025389 A JP9025389 A JP 9025389A JP H048971 B2 JPH048971 B2 JP H048971B2
- Authority
- JP
- Japan
- Prior art keywords
- section
- signal
- storage section
- storage
- call
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Mobile Radio Communication Systems (AREA)
Description
【発明の詳細な説明】
本発明は受信機呼出番号およびメツセージ信号
からなるデイジタル符号化された呼出情報信号を
受信する個別選択呼出用受信機に関する。特にメ
ツセージ信号を記憶する個別選択呼出用受信機に
関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an individual selective calling receiver that receives a digitally encoded calling information signal consisting of a receiver calling number and a message signal. In particular, the present invention relates to an individual selective calling receiver that stores message signals.
従来、この種の個別選択呼出用受信機では、受
信機側の受信側率を上げる等の目的のために、送
信基地局側では同一の呼出(同一呼出番号および
同一メツセージ信号)を何回も繰返すリピートコ
ールを行うことがある。 Conventionally, in this type of individual selective calling receiver, the transmitting base station repeatedly makes the same call (same calling number and same message signal) for the purpose of increasing the receiving rate on the receiver side. Repeat calls may be made repeatedly.
一方、呼出番号、メツセージ等の呼出情報を記
憶するための呼出情報用記憶部を少なくとも2個
所以上有する個別選択呼出用受信機(以下、単に
「受信機」という。)が、2以上の呼およびその呼
に含まれる呼出情報を受信し、さらにその呼出情
報を記憶する場合であつて、上記リピートコール
が行われる場合には、上記2以上の呼を同一の呼
であると判断しても差しつかえないが、従来の受
信機は、その受信機の呼出番号を指定した呼を受
信する度毎に、その呼出情報が以前受信した呼出
情報と同一であるか否かにかかわらず、常に新し
い呼出情報であるものとして記憶し、それと同時
に満杯になつた記憶情報を古い順に消去してい
た。 On the other hand, an individual selective calling receiver (hereinafter simply referred to as a "receiver") having at least two calling information storage sections for storing calling information such as a calling number and a message is capable of handling two or more calls and In the case where the calling information included in the call is received and the calling information is stored, and the above-mentioned repeat call is made, it is okay to judge the above two or more calls as the same call. However, conventional receivers always receive a new call each time they receive a call specifying the receiver's calling number, regardless of whether the call information is the same as the previously received call information. It was stored as information, and at the same time, when the memory became full, it was erased in chronological order.
したがつて、上記リピートコールが行われる場
合で同一呼出情報を有する呼(以下、「同一呼」
という。)が連続して受信されると、受信機に少
なくとも2個所以上存在する呼出情報用記憶部が
同一の呼出情報で満杯もしくは満杯に近い状態に
陥る欠点があつた。 Therefore, when the above-mentioned repeat call is made, calls with the same call information (hereinafter referred to as "same call")
That's what it means. ) is received in succession, there is a drawback that at least two call information storage units in the receiver become full or nearly full with the same call information.
本発明は、呼出情報が同一呼によつて必要以上
に記憶され、これにより以前記憶してあつた有用
な呼出情報を消去してしまう従来の欠点を除去す
るもので、同一呼が受信された場合には以前から
記憶してあつた有用な呼出情報を消去せず、呼出
情報記憶部を有効に利用することができる個別選
択呼出用受信機を提供することを目的とする。 The present invention eliminates the prior art drawback in which calling information is stored more than necessary by the same call, thereby erasing previously stored useful calling information. To provide an individual selective calling receiver which can effectively utilize a calling information storage section without erasing previously stored useful calling information.
本発明によれば、呼出番号とこの呼出番号に読
くメツセージ信号とを含む信号により変調された
搬送波を受信復調し、この復調信号が予め定めた
自己信号に合致したときにその旨を報知する個別
選択呼出用受信機において、受信検出された第1
の信号に対応する第1のメツセージ信号を記憶保
持し、この記憶した第1のメツセージ信号と受信
検出された第2の信号に対応する第2のメツセー
ジ信号とを比較し、両者が異なると判断したとき
に第2のメツセージ信号を記憶保持するように制
御する中央処理装置を含むことを特徴とする個別
選択呼出用受信機が得られる。 According to the present invention, a carrier wave modulated by a signal including a calling number and a message signal read to the calling number is received and demodulated, and when this demodulated signal matches a predetermined own signal, a notification to that effect is announced. In the individual selective calling receiver, the first
A first message signal corresponding to the received signal is stored and retained, and the stored first message signal is compared with a second message signal corresponding to the received and detected second signal, and it is determined that the two are different. There is obtained an individual selective calling receiver characterized in that it includes a central processing unit that performs control to store and hold the second message signal when the second message signal is received.
以下実施例図面に基づいて説明する。 An explanation will be given below based on the drawings of the embodiment.
第1図は本発明の一実施例の受信機のブロツク
構成図である。第1図において、アンテナ1は被
変調信号受信部2の入力に接続される。この被変
調信号受信部2の出力は復調部3の入力に接続さ
れ、この復調部3の出力は呼出番号比較検出部4
の入力に接続される。この呼出番号比較検出部4
からは、記憶用呼出情報信号(以下「メツセージ
信号」という。)Aおよびこのメツセージ信号A
に同期したクロツクHおよび呼出番号検出パルス
Dが呼出情報記憶部5に送出される。また呼出番
号比較検出部4で検出された呼出情報の一部は、
呼出情報表示部6に送出される。この呼出情報表
出部6は、呼出情報記憶部5の記憶内容を信号L
により表出するように構成される。 FIG. 1 is a block diagram of a receiver according to an embodiment of the present invention. In FIG. 1, an antenna 1 is connected to an input of a modulated signal receiving section 2. In FIG. The output of this modulated signal receiving section 2 is connected to the input of a demodulating section 3, and the output of this demodulating section 3 is connected to the calling number comparison detecting section 4.
connected to the input of This calling number comparison detection section 4
, a memorized call information signal (hereinafter referred to as "message signal") A and this message signal A.
A clock H and a calling number detection pulse D synchronized with the clock H and a calling number detection pulse D are sent to the calling information storage section 5. In addition, part of the call information detected by the call number comparison detection unit 4 is
The information is sent to the call information display section 6. This call information display section 6 outputs the stored contents of the call information storage section 5 by a signal L.
It is configured to be expressed by.
このような構成で、いまアンテナ1を経由して
呼出番号比較検出部4に受信された呼出情報を含
む被変調信号は復調部3で復調された後に呼出番
号比較検出部4で、その受信機のもつ呼出番号と
照合され検出される。検出された呼出情報の一部
は、呼出情報表出部6の表出を促し、他の一部は
呼出情報記憶部5によつて一時記憶され、この呼
出情報記憶部5の記憶内容は信号Lにより随時呼
出情報表出部6に表出することができる。 With such a configuration, the modulated signal containing the calling information received by the calling number comparing and detecting section 4 via the antenna 1 is demodulated by the demodulating section 3 and then sent to the called number comparing and detecting section 4 by the receiver. It is detected by comparing it with the calling number held by the person. A part of the detected call information prompts the call information display section 6 to display the call information, and the other part is temporarily stored in the call information storage section 5, and the stored contents of the call information storage section 5 are stored in the call information display section 6. L can be displayed on the call information display section 6 at any time.
第2図は上記メツセージ信号A、クロツクH、
および呼出番号検出パルスDのタイムチヤートで
ある。第2図において、Xは呼出番号検出パルス
Dが立下がつてからシフトクロツクHが最初に立
上がるまでの時間、TはシフトクロツクHの周期
の2分の1時間、Yはメツセージ信号〔4ビツト
のNRZ(non−return−to−zero)信号〕Aの読
込みを終えてシフトクロツクHの最初のクロツク
パルスが立下がつてから次の呼の呼出番号検出パ
ルスDが立下がるまでの時間である。またt1〜t13
は各パルスの立上がりまたは立下がり時刻で、t1
〜t7は第1回目の呼、t8〜t10は第2回目の呼、t11
〜t13は第3回目の呼を示している。ここで、X、
Y、ZはJKフリツプフロツプ内を1ビツトが完
全にシフトするに十分な時間を保有するように設
定する。 FIG. 2 shows the message signal A, clock H,
and a time chart of the calling number detection pulse D. In FIG. 2, X is the time from the fall of the calling number detection pulse D to the first rise of the shift clock H, T is the half time of the period of the shift clock H, and Y is the message signal [4-bit NRZ (non-return-to-zero) signal] This is the time from when the first clock pulse of the shift clock H falls after reading A to when the called number detection pulse D of the next call falls. Also t 1 to t 13
is the rise or fall time of each pulse, t 1
~t 7 is the first call, t 8 ~ t 10 is the second call, t 11
~t 13 indicates the third call. Here, X,
Y and Z are set to have enough time for one bit to completely shift in the JK flip-flop.
なお上記例では、メツセージ信号Aおよびシフ
トクロツクHは4ビツト構成の例を示したが情報
量により信号ビツト数をこれ以上増加してもよ
い。 In the above example, the message signal A and the shift clock H have a 4-bit configuration, but the number of signal bits may be increased depending on the amount of information.
第3図は第1図に示した呼出情報記憶部5の詳
細なブロツク構成図である。第3図において、呼
出情報記憶部5は、副記憶部7、第一の主記憶部
8、第二の主記憶部9、および比較部10を有す
る。 FIG. 3 is a detailed block diagram of the call information storage section 5 shown in FIG. 1. In FIG. 3, the call information storage section 5 includes a sub-storage section 7, a first main storage section 8, a second main storage section 9, and a comparison section 10.
この副記憶部7には、前記メツセージ信号Aお
よびクロツクHが導かれる。この副記憶部7の出
力は、第一の主記憶部8および比較部10に導か
れる。この第一の主記憶部8の出力は、第二の主
記憶部9および比較部10に導かれる。この比較
部10には、呼出番号検出パルスDが入力し、比
較部10は副記憶部7と第一の主記憶部8の各記
憶内容および副記憶部7と第二の主記憶部9の各
記憶内容を比較し、端子E、F、Gを介して比較
情報が取出される。またBは副記憶部7の記憶内
容と第一の主記憶部8の記憶内容とが異なり、か
つ副記憶部7の記憶内容と第二の主記憶部9の記
憶内容とが異なる場合にのみ発生するシフトパル
スであり、C8およびC9はシフトパルスBにより
副記憶部7の記憶内容を第一の主記憶部8に、ま
た第一の主記憶部8の記憶内容を第二の主記憶部
9にメモリシフトするための信号線であり、さら
にLは副記憶部7、第一の主記憶部8、および第
二の主記憶部9の記憶内容を第1図に示した呼出
情報表出部6に表出するための信号線である。 The message signal A and the clock H are guided to this sub-storage section 7. The output of this secondary storage section 7 is led to the first main storage section 8 and the comparison section 10. The output of this first main storage section 8 is led to a second main storage section 9 and a comparison section 10. The calling number detection pulse D is input to the comparison unit 10, and the comparison unit 10 compares the storage contents of the sub storage unit 7 and the first main storage unit 8 and the contents of the sub storage unit 7 and the second main storage unit 9. The respective stored contents are compared and comparison information is taken out via terminals E, F, and G. Further, B is applicable only when the storage contents of the secondary storage section 7 and the storage contents of the first main storage section 8 are different, and the storage contents of the secondary storage section 7 and the storage contents of the second main storage section 9 are different. C 8 and C 9 are shift pulses that are generated, and C 8 and C 9 are shift pulses that cause the storage contents of the sub storage section 7 to be transferred to the first main storage section 8 and the storage contents of the first main storage section 8 to the second main storage section 8. It is a signal line for memory shifting to the storage section 9, and L is a signal line for carrying out the call information shown in FIG. This is a signal line for displaying on the display section 6.
このような構成で、電源投入後、第1回目のメ
ツセージ信号Aは、まず副記憶部7に記憶され
て、この副記憶部7の記憶内容は、比較部10に
送られる。次に第2回目の呼が受信され比較部1
0に呼出番号を検出したことを知らせる検出パル
スDが入力すると同時に(第2図t8)、検出パル
スDがそのままシフトパルスBとなり、副記憶部
7のメツセージ内容は第一の主記憶部8にメモリ
シフトされる。次いでその直後に(第2図t9)、
副記憶部7に第2回目の呼のメツセージ信号Aが
入力され、比較部10で副記憶部7の記憶内容と
主記憶部8,9の記憶内容とが比較される。 With this configuration, after the power is turned on, the first message signal A is first stored in the sub-storage section 7, and the storage contents of this sub-storage section 7 are sent to the comparison section 10. Next, the second call is received and the comparator 1
At the same time as the detection pulse D informing that the calling number has been detected is input to 0 (t 8 in FIG. 2), the detection pulse D becomes the shift pulse B, and the message contents in the sub-memory section 7 are transferred to the first main memory section 8. memory is shifted to Then, immediately after that (Fig. 2 t 9 ),
The message signal A of the second call is input to the sub-storage section 7, and the comparison section 10 compares the storage contents of the sub-storage section 7 with the storage contents of the main storage sections 8 and 9.
この比較部10は、副記憶部7の記憶内容と第
一の主記憶部8の記憶内容とが異な、かつ副記憶
部7の記憶内容と第二の主記憶部9の記憶内容と
が異なる場合にのみシフトパルスBを発生できる
状態にする機能をもつ。そこでこのシフトパルス
Bが発生できる状態で、第3回目の呼が受信され
検出パルスDが発生すると(第2図t11)、検出パ
ルスDがそのままシフトパルスBとなり、副記憶
部7の記憶内容は第一の主記憶部8に、第一の主
記憶部8の記憶内容は第二の主記憶部9にメモリ
シフトされる。次いでその直後に(第2図t12)、
副記憶部7に第3回目の呼のメツセージ信号Aが
入力される。 This comparison unit 10 is configured such that the storage content of the secondary storage unit 7 and the storage content of the first main storage unit 8 are different, and the storage content of the secondary storage unit 7 and the storage content of the second main storage unit 9 are different. It has a function to enable shift pulse B to be generated only when the shift pulse B is generated. Therefore, when the third call is received and the detection pulse D is generated in a state where the shift pulse B can be generated (t 11 in FIG. 2), the detection pulse D becomes the shift pulse B as it is, and the storage contents of the sub-storage section 7 are is memory shifted to the first main memory section 8, and the memory contents of the first main memory section 8 are memory shifted to the second main memory section 9. Then, immediately after that (Fig. 2 t 12 ),
The message signal A of the third call is input to the sub-storage section 7.
以下上記の動作が継続し、主記憶部8または9
の記憶内容が副記憶部7の記憶内容と同一である
場合には、検出パルスDが発生しても比較部10
の機能によつてシフトパルスBは発生せず、した
がつて副記憶部7から第一の主記憶部8に、およ
び第一の主記憶部8から第二の主記憶部9にメモ
リシフトは行われず、副記憶部7の記憶内容のみ
が次のメツセージ信号Aによつて更新される。 From then on, the above operation continues, and the main memory unit 8 or 9
If the storage contents of the sub-storage section 7 are the same as those of the sub-storage section 7, even if the detection pulse D is generated, the comparison section 10
Shift pulse B is not generated due to the function of This is not done, and only the storage contents of the sub-storage section 7 are updated by the next message signal A.
第4図は第3図に示した呼出情報記憶部5の詳
細なブロツク構成図である。第4図の呼出情報記
憶部5は、第3図に示した各記憶部を4個のJK
フリツプフロツプを用いた4ビツト構成とし、ま
た比較部をアンド回路1個、オア回路2個、ノア
回路8個のみで構成したものである。 FIG. 4 is a detailed block diagram of the call information storage section 5 shown in FIG. 3. The call information storage section 5 shown in FIG. 4 stores each storage section shown in FIG.
It has a 4-bit configuration using flip-flops, and the comparing section consists of only one AND circuit, two OR circuits, and eight NOR circuits.
第4図において、各符号は第3図の各符号にそ
れぞれ対応する。副記憶部7には、メモリ用JK
フリツプフロツプ11〜14が、また第一の主記
憶部8には、メモリ用JKフリツプフロツプ15
〜18が、さらに第二の主記憶部9には、メモリ
用JKフリツプフロツプ19〜22が設けられ、
また比較部10には、ノア回路23〜30、オア
回路31,32およびアンド回路33が設けら
れ、さらに副記憶部7には、インバータ回路34
が設けられ、図のように構成されている。なお信
号L(L7,L8,L9)は本発明に直接関係がないの
で説明を省略する。 In FIG. 4, each symbol corresponds to each symbol in FIG. 3, respectively. The sub storage section 7 has JK for memory.
Flip-flops 11 to 14 are provided, and a JK flip-flop 15 for memory is provided in the first main memory section 8.
18 are further provided with memory JK flip-flops 19 to 22 in the second main storage section 9,
Further, the comparator 10 is provided with NOR circuits 23 to 30, OR circuits 31 and 32, and an AND circuit 33, and the sub storage section 7 is further provided with an inverter circuit 34.
is provided and configured as shown in the figure. Note that the signal L (L 7 , L 8 , L 9 ) is not directly related to the present invention, so its explanation will be omitted.
このよう構成で、本実施例の記憶部の動作を説
明すると、副記憶部7は直列レジスタを構成して
いて、メツセージ信号AがシフトクロツクHによ
つて副記憶部7に入力され信号が入力し終ると、
クロツクHは止まる。入力し終つた副記憶部7の
メツセージは、端子Eを介してノア回路23〜2
6および27〜30に入り、端子Fに入る第一の
主記憶部8の出力および端子Gに入る第二の主記
憶部9の出力とそれぞれ比較される。 With this configuration, the operation of the storage section of this embodiment will be explained. The sub-storage section 7 constitutes a serial register, and the message signal A is input to the sub-storage section 7 by the shift clock H. When finished,
Clock H stops. The message in the sub-storage unit 7 that has been input is sent to the NOR circuits 23 to 2 via the terminal E.
6 and 27 to 30, and are compared with the output of the first main storage section 8, which enters the terminal F, and the output of the second main storage section 9, which enters the terminal G.
ここで副記憶部7と第一の主記憶部8が、ある
いは副記憶部7と第二の主記憶部9が少しでも異
なると、オア回路31あるいは32はハイレベル
となる。このオア回路31および32がともにハ
イレベルのときのみ検出パルスDによりシフトパ
ルスBは発生し得る。したがつて副記憶部7の記
憶内容が第一の主記憶部8の記憶内容と異なり、
かつ副記憶部7の記憶内容が第二の主記憶部9の
記憶内容と異なるときには、、シフトパルスBが
発生し、副記憶部7のメツセージは第一の主記憶
部8に、第一の主記憶部8のメツセージは第二の
主記憶部9にシフトされ、第二の主記憶部9のメ
ツセージは消去される。そしてその直後に新しい
メツセージが副記憶部7に入力されることにな
る。 Here, if there is even a slight difference between the secondary storage section 7 and the first main storage section 8, or between the secondary storage section 7 and the second main storage section 9, the OR circuit 31 or 32 becomes high level. Shift pulse B can be generated by detection pulse D only when OR circuits 31 and 32 are both at high level. Therefore, the storage contents of the secondary storage section 7 are different from the storage contents of the first main storage section 8,
When the storage contents of the secondary storage section 7 are different from the storage contents of the second main storage section 9, a shift pulse B is generated, and the message of the secondary storage section 7 is transferred to the first main storage section 8. The message in the main memory section 8 is shifted to the second main memory section 9, and the message in the second main memory section 9 is erased. Immediately after that, a new message will be input into the secondary storage section 7.
逆に、副記憶部7の記憶内容と第一の主記憶部
8の記憶内容、あるいは副記憶部7の記憶内容と
第二の主記憶部9の記憶内容のうち少なくとも一
方が全く等しい場合には、オア回路31あるいは
32の出力はローレベルとなり、検出パルスDが
入力されてもシフトパルスBは発生せず、第一の
主記憶部8および第二の主記憶部9の記憶内容は
そのまま保持される。 Conversely, if at least one of the storage contents of the secondary storage section 7 and the storage contents of the first main storage section 8 or the storage contents of the secondary storage section 7 and the storage contents of the second main storage section 9 are completely equal, In this case, the output of the OR circuit 31 or 32 becomes low level, the shift pulse B is not generated even if the detection pulse D is input, and the stored contents of the first main memory section 8 and the second main memory section 9 remain unchanged. Retained.
なお上記実施例では、記憶部数が3個、一記憶
部内のビツト数が4個の例を示したが、これに限
らず各記憶部をm個のJKフリツプフロツプを用
いたmビツト構成とし、また比較部をアンド回路
1個、オア回路(n−1)個、ノア回路〔(n−
1)×m〕個のみで構成しても同様に実施するこ
とができる。ここでnは記憶部部数、mは一記憶
部内のビツト数である。 In the above embodiment, the number of memory sections is three and the number of bits in one memory section is four, but the present invention is not limited to this. The comparison section consists of one AND circuit, (n-1) OR circuits, and a NOR circuit [(n-1).
1)×m], the same implementation is possible. Here, n is the number of storage units, and m is the number of bits in one storage unit.
また上述の実施例の機能は他の実施例として
CPU(中央処理装置)を用いても実現することが
可能である。 In addition, the functions of the above-mentioned embodiments can be used as other embodiments.
It can also be realized using a CPU (central processing unit).
以上述べたように、本発明によれば、アンド回
路、オア回路、ノア回路のみを使用した簡単な呼
出情報比較部を用いることにより、同一呼が受信
された場合には、以前からの記憶は消去されず、
呼出情報記憶部を有効に利用することができる優
れた効果がある。 As described above, according to the present invention, by using a simple call information comparison section using only an AND circuit, an OR circuit, and a NOR circuit, when the same call is received, the previous memory is not erased,
There is an excellent effect that the call information storage section can be used effectively.
またこの効果に合わせて、同一呼が受信された
場合には、アラート・振動・LED表示等を出さ
ず、逆にその他の場合には上記アラート等を出す
ような機能を持たせることも容易に実現でき、と
くに同一呼が連続して受信された場合におけるア
ラート等の煩しさを解消する利点もある。 In addition, in line with this effect, it is also easy to add a function that does not issue an alert, vibration, LED display, etc. when the same call is received, and conversely issues the above alert, etc. in other cases. This has the advantage of eliminating the trouble of alerts and the like, especially when the same call is received in succession.
第1図は本発明の一実施例受信機のブロツク構
成図。第2図は同じく動作タイムチヤート。第3
図は同じく呼出情報記憶部のブロツク構成図。第
4図は同じく呼出情報記憶部の詳細なブロツク構
成図。
1…アンテナ、2…被変調信号受信部、3…復
調部、4…呼出番号比較検出部、5…呼出情報記
憶部、6…呼出情報表出部、7…副記憶部、8…
第一の主記憶部、9…第二の主記憶部、10…比
較部、11〜22…JK用フリツプフロツプ、2
3〜30…ノア回路、31,32…オア回路、3
3…アンド回路、34…インバータ回路。
FIG. 1 is a block diagram of a receiver according to an embodiment of the present invention. Figure 2 is also an operation time chart. Third
The figure is also a block configuration diagram of the call information storage section. FIG. 4 is a detailed block diagram of the call information storage unit. DESCRIPTION OF SYMBOLS 1... Antenna, 2... Modulated signal receiving section, 3... Demodulating section, 4... Calling number comparison detection section, 5... Calling information storage section, 6... Calling information expression section, 7... Sub-storage section, 8...
First main memory section, 9... Second main memory section, 10... Comparison section, 11-22... Flip-flop for JK, 2
3 to 30...NOR circuit, 31,32...OR circuit, 3
3...AND circuit, 34...Inverter circuit.
Claims (1)
号とを含む信号により変調された搬送波を受信復
調し、この復調信号が予め定めた自己信号に合致
したときにその旨を報知する個別選択呼出用受信
機において、受信検出された第1の信号に対応す
る第1のメツセージ信号を記憶保持し、この記憶
した第1のメツセージ信号と受信検出された第2
の信号に対応する第2のメツセージ信号とを比較
し、両者が異なると判断したときに前記第2のメ
ツセージ信号を記憶保持するように制御する中央
処理装置を含むことを特徴とする個別選択呼出用
受信機。1. An individual selective calling receiver that receives and demodulates a carrier wave modulated by a signal containing a calling number and a message signal following the calling number, and notifies when this demodulated signal matches a predetermined self-signal. , a first message signal corresponding to the detected first signal is stored and held, and the stored first message signal and the detected second message signal are stored and held.
an individual selection call characterized by comprising a central processing unit that compares the signal with a second message signal corresponding to the signal and controls the second message signal to be stored and held when it is determined that the two are different. receiver.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1090253A JPH02180437A (en) | 1989-04-10 | 1989-04-10 | Individual selective calling receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1090253A JPH02180437A (en) | 1989-04-10 | 1989-04-10 | Individual selective calling receiver |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56089789A Division JPS57204645A (en) | 1981-06-10 | 1981-06-10 | Receiver for individual selective call |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02180437A JPH02180437A (en) | 1990-07-13 |
| JPH048971B2 true JPH048971B2 (en) | 1992-02-18 |
Family
ID=13993333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1090253A Granted JPH02180437A (en) | 1989-04-10 | 1989-04-10 | Individual selective calling receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02180437A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5163044B2 (en) * | 2007-10-12 | 2013-03-13 | 株式会社Jvcケンウッド | Information communication apparatus, information communication method and program |
-
1989
- 1989-04-10 JP JP1090253A patent/JPH02180437A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02180437A (en) | 1990-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6324574B2 (en) | ||
| KR880001017B1 (en) | Two-wire bus-system comprising a clock wire and data wire for inter connecting number of station | |
| AU559075B2 (en) | Encoder for transmitted message activation code | |
| KR860001456B1 (en) | Radio paging receiver having stored message protection means | |
| JPS6314537B2 (en) | ||
| JP2531074B2 (en) | Wireless selective call receiver | |
| KR900008596B1 (en) | Paging receiver capable of receiving message data | |
| EP0090846A1 (en) | Encoder for transmitted message deactivation code | |
| US4110743A (en) | Wireless paging receiver | |
| KR860001439B1 (en) | Signal Detection Circuit for Digital Wireless Paging Receiver | |
| EP0232123B1 (en) | Radio pager having a light-emitting diode for providing visual alarm and signal transmission | |
| US4563680A (en) | Digital radio paging receiver | |
| GB2124001A (en) | Paging receiver having a plurality of test modes | |
| EP0186247A1 (en) | Paging receiver and transmitting device adapted to said receiver | |
| JPH048971B2 (en) | ||
| JPS643413B2 (en) | ||
| US5917871A (en) | Bit synchronization circuit and method capable of correct bit synchronization for both 2-value and 4-value FSK transmission signals | |
| US5801640A (en) | Radio pager with a message processing function | |
| JPH0325972B2 (en) | ||
| US5274220A (en) | Data carrier | |
| KR860000978B1 (en) | Digital wireless paging receiver | |
| KR910003232B1 (en) | How to generate data reception clock of paging receiver | |
| US4653028A (en) | Radio paging receiver | |
| KR900006965B1 (en) | Bipolar Violation Detection Circuit in HDB3 Code | |
| JPS6352828B2 (en) |