JPH049349B2 - - Google Patents
Info
- Publication number
- JPH049349B2 JPH049349B2 JP59280626A JP28062684A JPH049349B2 JP H049349 B2 JPH049349 B2 JP H049349B2 JP 59280626 A JP59280626 A JP 59280626A JP 28062684 A JP28062684 A JP 28062684A JP H049349 B2 JPH049349 B2 JP H049349B2
- Authority
- JP
- Japan
- Prior art keywords
- group
- control word
- input
- output
- queue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
Description
【発明の詳細な説明】
(A) 産業上の利用分野
本発明は、命令キユー管理処理方法、特に中央
処理装置がデバイス対応のサブチヤネル制御語上
に入出力命令を記述して、処理をチヤネル・プロ
セツサにゆだねる方法のデータ処理システムにお
ける命令キユー管理処理方法に関するものであ
る。
処理装置がデバイス対応のサブチヤネル制御語上
に入出力命令を記述して、処理をチヤネル・プロ
セツサにゆだねる方法のデータ処理システムにお
ける命令キユー管理処理方法に関するものであ
る。
(B) 開示の概要
中央処理装置がデバイス対応のサブチヤネル制
御語上に入出力命令を記述し、チヤネル・プロセ
ツサが当該サブチヤネル制御語上の入出力命令を
読み込んで処理を進めるデータ処理システムにお
いて、グループに区分した制御テーブルについて
待機中の入出力命令をもつグループに関してグル
ープ制御語リスト・キユーをもうけると共に、当
該リスト・キユーからグループの１つを切り出す
に当たつて先頭または末尾のグループが切り出し
対象となつている場合にのみ切り出しを行うよう
にすることによつて、チヤネル・プロセツサが効
率よく入出力命令を実行してゆくことができるよ
うにしている。
御語上に入出力命令を記述し、チヤネル・プロセ
ツサが当該サブチヤネル制御語上の入出力命令を
読み込んで処理を進めるデータ処理システムにお
いて、グループに区分した制御テーブルについて
待機中の入出力命令をもつグループに関してグル
ープ制御語リスト・キユーをもうけると共に、当
該リスト・キユーからグループの１つを切り出す
に当たつて先頭または末尾のグループが切り出し
対象となつている場合にのみ切り出しを行うよう
にすることによつて、チヤネル・プロセツサが効
率よく入出力命令を実行してゆくことができるよ
うにしている。
(C) 従来の技術と発明が解決しようとする問題点
最近、エキステンデツト・アーキテクチヤの概
念の下で構築されるデータ処理システムが考慮さ
れつつある。そして入出力命令に対応する処理態
様として、中央処理装置が各入出力デバイス対応
に存在するサブチヤネル制御語上に入出力命令を
記述し、チヤネル・プロセツサが当該サブチヤネ
ル制御語上の入出力命令を読み込んで処理を実行
するようにすることが行われている。
念の下で構築されるデータ処理システムが考慮さ
れつつある。そして入出力命令に対応する処理態
様として、中央処理装置が各入出力デバイス対応
に存在するサブチヤネル制御語上に入出力命令を
記述し、チヤネル・プロセツサが当該サブチヤネ
ル制御語上の入出力命令を読み込んで処理を実行
するようにすることが行われている。
このようなシステムの場合には、特定の入出力
デバイスに至るパスに処理が集中してしまうこと
があり、後述する本発明に対応する図面を例にと
れば、各入出力デバイス１ないし４は夫々チヤネ
ル９ないし１２の４個のチヤネルからアクセスさ
れるパスをもつているに拘らず、例えばチヤネル
９のみがビジーとなり、他のチヤネル１０ないし
１２はアイドルのままとなる如き事態が生じかね
ない。
デバイスに至るパスに処理が集中してしまうこと
があり、後述する本発明に対応する図面を例にと
れば、各入出力デバイス１ないし４は夫々チヤネ
ル９ないし１２の４個のチヤネルからアクセスさ
れるパスをもつているに拘らず、例えばチヤネル
９のみがビジーとなり、他のチヤネル１０ないし
１２はアイドルのままとなる如き事態が生じかね
ない。
この点を解決するために、入出力デバイスに至
るパスをグループに区分し、各グループ相互間で
処理をローテートして、効率よく入出力命令を実
行することが考慮されている。
るパスをグループに区分し、各グループ相互間で
処理をローテートして、効率よく入出力命令を実
行することが考慮されている。
しかし、この場合にも次の如き新しい問題が提
起される。即ち、現に入出力命令がまつたく記述
されていないグループについても、チヤネル・プ
ロセツサがその入出力命令の存在をいちいち確か
めるようにすると、そのためのオーバヘツドが増
大する。したがつて、現に入出力命令が存在して
いるグループについてのグループ制御語リスト・
キユーを用意し、チヤネル・プロセツサは当該リ
スト・キユーをたどつてアクセスするようにする
ことが考慮される。ただ、この場合にも、或る時
点において１つのグループに関して、現に入出力
命令がまつたく存在しない状態になつたときに即
時に当該グループを上記リスト・キユーから切り
出すようにしようとすると、この処理がまた可成
りのオーバヘツドとなる。
起される。即ち、現に入出力命令がまつたく記述
されていないグループについても、チヤネル・プ
ロセツサがその入出力命令の存在をいちいち確か
めるようにすると、そのためのオーバヘツドが増
大する。したがつて、現に入出力命令が存在して
いるグループについてのグループ制御語リスト・
キユーを用意し、チヤネル・プロセツサは当該リ
スト・キユーをたどつてアクセスするようにする
ことが考慮される。ただ、この場合にも、或る時
点において１つのグループに関して、現に入出力
命令がまつたく存在しない状態になつたときに即
時に当該グループを上記リスト・キユーから切り
出すようにしようとすると、この処理がまた可成
りのオーバヘツドとなる。
(D) 問題点を解決するための手段
本発明は、上記の点を解決しており、上記グル
ープ制御語リスト・キユーを用意すると共に、当
該リスト・キユーの例えば末尾に連結されている
グループについて切り出し可の状態にあるときに
当該グループをリスト・キユーから切り出すよう
にしている。そしてそのため、本発明の命令キユ
ー管理処理方法は、記憶装置と１つまたは複数個
のチヤネル・プロセツサと複数の入出力デバイス
とを少なくともそなえ、 各入出力デバイスに対応してもうけられるサブ
チヤネル制御語上に中央処理装置が入出力命令を
記述し、 上記チヤネル・プロセツサが上記サブチヤネル
制御語を読み込んで当該入出力命令を実行する データ処理システムにおいて、 上記入出力デバイスに至るパスを複数個のグル
ープに分割すると共に 同一のグループに属する複数個の入出力デバイ
スのサブチヤネル制御語を、グループ内のパス・
グループ制御語をアンカーとして、キユーに連結
するよう構成してなり、 上記個々のチヤネル・プロセツサは上記複数の
グループを夫々アクセスするよう構成されると共
に 上記中央処理装置によつて入出力命令が記述さ
れているサブチヤネル制御語が存在しているグル
ープについてのグループ制御語リスト・キユーを
もうけて、上記チヤネル・プロセツサが当該グル
ープ制御語リスト・キユーをたどつて上記個々の
グループに対するアクセスを行い、 かつ上記チヤネル・プロセツサは、上記グルー
プ制御語リスト・キユー上の先頭または末尾に位
置するグループに関してアクセスが進行したとき
に、当該グループ内のいずれのサブチヤネル制御
語内にも上記入出力命令が存在しない場合に、当
該グループを上記グループ制御語リスト・キユー
から切り出すように構成した ことを特徴としている。以下図面を参照しつつ説
明する。
ープ制御語リスト・キユーを用意すると共に、当
該リスト・キユーの例えば末尾に連結されている
グループについて切り出し可の状態にあるときに
当該グループをリスト・キユーから切り出すよう
にしている。そしてそのため、本発明の命令キユ
ー管理処理方法は、記憶装置と１つまたは複数個
のチヤネル・プロセツサと複数の入出力デバイス
とを少なくともそなえ、 各入出力デバイスに対応してもうけられるサブ
チヤネル制御語上に中央処理装置が入出力命令を
記述し、 上記チヤネル・プロセツサが上記サブチヤネル
制御語を読み込んで当該入出力命令を実行する データ処理システムにおいて、 上記入出力デバイスに至るパスを複数個のグル
ープに分割すると共に 同一のグループに属する複数個の入出力デバイ
スのサブチヤネル制御語を、グループ内のパス・
グループ制御語をアンカーとして、キユーに連結
するよう構成してなり、 上記個々のチヤネル・プロセツサは上記複数の
グループを夫々アクセスするよう構成されると共
に 上記中央処理装置によつて入出力命令が記述さ
れているサブチヤネル制御語が存在しているグル
ープについてのグループ制御語リスト・キユーを
もうけて、上記チヤネル・プロセツサが当該グル
ープ制御語リスト・キユーをたどつて上記個々の
グループに対するアクセスを行い、 かつ上記チヤネル・プロセツサは、上記グルー
プ制御語リスト・キユー上の先頭または末尾に位
置するグループに関してアクセスが進行したとき
に、当該グループ内のいずれのサブチヤネル制御
語内にも上記入出力命令が存在しない場合に、当
該グループを上記グループ制御語リスト・キユー
から切り出すように構成した ことを特徴としている。以下図面を参照しつつ説
明する。
(E) 実施例
第１図は本発明の一実施例構成、第２図は本発
明にいうグループ制御語リスト・キユーを説明す
る説明図、第３図は本発明の一実施例要部構成を
示す。
明にいうグループ制御語リスト・キユーを説明す
る説明図、第３図は本発明の一実施例要部構成を
示す。
第１図において、図中の符号１ないし４は夫々
入出力デバイス、５ないし８は夫々入出力制御装
置、９ないし１２は夫々チヤネル、１３，１４は
夫々チヤネル・プロセツサ、１５はグループ内に
例えば単一に存在するパス・グループ制御語、１
６ないし１９は夫々サブチヤネル制御語であつて
夫々上記入出力デバイス１ないし４に１対１に対
応してもうけられているもの、Ｇ１，Ｇ２……は
夫々本発明にいうパス・グループ、MEMは主記
憶装置、GCT１，GCT２……は夫々上記パス・
グループに対応する制御テーブル、２０はキユ
ー・アンカー、２１はローテーシヨン・ポインタ
を表している。
入出力デバイス、５ないし８は夫々入出力制御装
置、９ないし１２は夫々チヤネル、１３，１４は
夫々チヤネル・プロセツサ、１５はグループ内に
例えば単一に存在するパス・グループ制御語、１
６ないし１９は夫々サブチヤネル制御語であつて
夫々上記入出力デバイス１ないし４に１対１に対
応してもうけられているもの、Ｇ１，Ｇ２……は
夫々本発明にいうパス・グループ、MEMは主記
憶装置、GCT１，GCT２……は夫々上記パス・
グループに対応する制御テーブル、２０はキユ
ー・アンカー、２１はローテーシヨン・ポインタ
を表している。
図示していない中央処理装置（CPU）は、
個々の入出力デバイス例えばデバイス１を対象と
して入出力命令を発するが、このとき、当該入出
力命令を対応するサブチヤネル制御語１６上に記
述するようにする。そして、チヤネル・プロセツ
サのいずれか１つ例えばチヤネル・プロセツサ１
３が当該サブチヤネル制御語１６上の入出力命令
を読み込んだとすると、当該チヤネル・プロセツ
サ１３が当該入出力命令を実行する。
個々の入出力デバイス例えばデバイス１を対象と
して入出力命令を発するが、このとき、当該入出
力命令を対応するサブチヤネル制御語１６上に記
述するようにする。そして、チヤネル・プロセツ
サのいずれか１つ例えばチヤネル・プロセツサ１
３が当該サブチヤネル制御語１６上の入出力命令
を読み込んだとすると、当該チヤネル・プロセツ
サ１３が当該入出力命令を実行する。
本発明の場合には、入出力デバイスに至るパス
を複数個のグループＧ１，Ｇ２……の如くに分割
し、各グループに対応した形で制御テーブル
GCT１，SCT２……を用意するようにしている。
図示の場合には、各制御テーブルGCT１……内
に夫々パス・グループ制御語１５がもうけられ、
該制御語１５内には当該制御テーブル内に存在し
かつ入出力命令が記述されてキユーイングされて
いる各サブチヤネル制御語についてキユー・アン
カー２０をもつ。また当該制御語１５内にはロー
テーシヨン・ポインタ２１が用意され、図示複数
のチヤネル・プロセツサ１３や１４によつて現に
どのサブチヤネル制御語まで処理の順番がきてい
るかなどを管理するようにされている。
を複数個のグループＧ１，Ｇ２……の如くに分割
し、各グループに対応した形で制御テーブル
GCT１，SCT２……を用意するようにしている。
図示の場合には、各制御テーブルGCT１……内
に夫々パス・グループ制御語１５がもうけられ、
該制御語１５内には当該制御テーブル内に存在し
かつ入出力命令が記述されてキユーイングされて
いる各サブチヤネル制御語についてキユー・アン
カー２０をもつ。また当該制御語１５内にはロー
テーシヨン・ポインタ２１が用意され、図示複数
のチヤネル・プロセツサ１３や１４によつて現に
どのサブチヤネル制御語まで処理の順番がきてい
るかなどを管理するようにされている。
図示構成の場合には、１つのグループに属して
いる所の入出力デバイスに対する入出力命令は、
一時期に１つのみが実行される。このために当該
グループ内では待ち状態を生じる形となるが、グ
ループ相互間では互いに競合が生じてしまうこと
がなくなる。即ち、複数のチヤネル・プロセツサ
１３や１４は、夫々上記ローテーシヨン・ポイン
タ２１の内容をみて、現に処理待機の状態にある
グループ内のキユーを読み込んで処理すれば足り
る。
いる所の入出力デバイスに対する入出力命令は、
一時期に１つのみが実行される。このために当該
グループ内では待ち状態を生じる形となるが、グ
ループ相互間では互いに競合が生じてしまうこと
がなくなる。即ち、複数のチヤネル・プロセツサ
１３や１４は、夫々上記ローテーシヨン・ポイン
タ２１の内容をみて、現に処理待機の状態にある
グループ内のキユーを読み込んで処理すれば足り
る。
第２図は本発明にいうグループ制御語リスト・
キユーを説明する説明図であり、図中の符号１
３，１４，１５は第１図に対応している。また２
２は中央処理装置、２３はグループ制御語リス
ト・キユー・アンカー、２４はグループ制御語リ
スト・キユーを表している。なお、図示の符号１
５−ｉ（ｉは１、２、３……）はグループｉに対
応する上述のパス・グループ制御語であり、図示
下方に延びる線は当該グループ内に入出力命令が
記述されてあるサブチヤネル制御語（第１図図示
の１６，１７など）が存在していることを表して
いる。また図示の場合、グループ番号１、２、…
…の順にリスト・キユー２４上に連結されている
が本来はランダムな順に連結される形になるもの
である。更に図示の場合、グループ１５、グルー
プ１６、グループ１７、グループ１８には入出力
命令を記述されているサブチヤネル制御語が存在
してなく、当該グループ１５，１６，１７，１８
はリスト・キユー２４上に連結されていない状態
にある。
キユーを説明する説明図であり、図中の符号１
３，１４，１５は第１図に対応している。また２
２は中央処理装置、２３はグループ制御語リス
ト・キユー・アンカー、２４はグループ制御語リ
スト・キユーを表している。なお、図示の符号１
５−ｉ（ｉは１、２、３……）はグループｉに対
応する上述のパス・グループ制御語であり、図示
下方に延びる線は当該グループ内に入出力命令が
記述されてあるサブチヤネル制御語（第１図図示
の１６，１７など）が存在していることを表して
いる。また図示の場合、グループ番号１、２、…
…の順にリスト・キユー２４上に連結されている
が本来はランダムな順に連結される形になるもの
である。更に図示の場合、グループ１５、グルー
プ１６、グループ１７、グループ１８には入出力
命令を記述されているサブチヤネル制御語が存在
してなく、当該グループ１５，１６，１７，１８
はリスト・キユー２４上に連結されていない状態
にある。
グループ制御語リスト・キユー・アンカー２３
は第１図図示の主記憶装置MEM上に存在してい
ると考えてよく、中央処理装置２２から１つの入
出力デバイス（DV）に対応するサブチヤネル制
御語（SCW）に対して入出力命令が書き込まれ
るとすると次のように処理が行われる。即ち当該
書き込まれたサブチヤネル制御語（SCW）の属
しているグループｉが既に上記リスト・キユー２
４上に連結されていれば、当該サブチヤネル制御
語は当該グループｉに属する制御テーブル内のキ
ユーに連結される。上記グループｉが未だ上記リ
スト・キユー２４上に連結されていなければ、当
該サブチヤネル制御語（SCW）はグループｉの
制御テーブル内のキユーに連結されかつ当該グル
ープｉは上記リスト・キユー２４の例えば先頭に
連結される。そして各チヤネル・プロセツサ１３
や１４は、上記リスト・キユー２４上のグループ
を順次スキヤンし、フエツチし、デキユーして
夫々の入出力命令を実行してゆく。
は第１図図示の主記憶装置MEM上に存在してい
ると考えてよく、中央処理装置２２から１つの入
出力デバイス（DV）に対応するサブチヤネル制
御語（SCW）に対して入出力命令が書き込まれ
るとすると次のように処理が行われる。即ち当該
書き込まれたサブチヤネル制御語（SCW）の属
しているグループｉが既に上記リスト・キユー２
４上に連結されていれば、当該サブチヤネル制御
語は当該グループｉに属する制御テーブル内のキ
ユーに連結される。上記グループｉが未だ上記リ
スト・キユー２４上に連結されていなければ、当
該サブチヤネル制御語（SCW）はグループｉの
制御テーブル内のキユーに連結されかつ当該グル
ープｉは上記リスト・キユー２４の例えば先頭に
連結される。そして各チヤネル・プロセツサ１３
や１４は、上記リスト・キユー２４上のグループ
を順次スキヤンし、フエツチし、デキユーして
夫々の入出力命令を実行してゆく。
リスト・キユー２４上から切り出される（デキ
ユーされる）状態になつたグループを切り出すに
当たつては次のように行われる。即ち例えば第２
図図示グループ「11」においては、入出力命令が
記述されているサブチヤネル制御語（SCW）が
存在しなくなつていて、切り出されてもよい状態
になつている。しかし、その時点で上記切り出し
を行おうとすると、第２図図示の場合にはグルー
プ「10」の次にグループ「12」を連結するようキ
ユー処理などを行う必要があり、オーバヘツドが
無視できない。このために、第２図図示の例で言
えば、リスト・キユー２４上の末尾に位置するグ
ループ「14」において切り出される状態になつた
とすると、この場合にはそれ程オーバヘツドを要
しないことから、当該グループ「14」を切り出す
ようにする。このようにした場合には、リスト・
キユー２４上に切り出されてもよいグループが残
る形となるが、当該グループが末尾に位置するよ
うになれば切り出されてゆくことから、いつまで
もリスト・キユー２４上に残つてしまうようなこ
とはない。
ユーされる）状態になつたグループを切り出すに
当たつては次のように行われる。即ち例えば第２
図図示グループ「11」においては、入出力命令が
記述されているサブチヤネル制御語（SCW）が
存在しなくなつていて、切り出されてもよい状態
になつている。しかし、その時点で上記切り出し
を行おうとすると、第２図図示の場合にはグルー
プ「10」の次にグループ「12」を連結するようキ
ユー処理などを行う必要があり、オーバヘツドが
無視できない。このために、第２図図示の例で言
えば、リスト・キユー２４上の末尾に位置するグ
ループ「14」において切り出される状態になつた
とすると、この場合にはそれ程オーバヘツドを要
しないことから、当該グループ「14」を切り出す
ようにする。このようにした場合には、リスト・
キユー２４上に切り出されてもよいグループが残
る形となるが、当該グループが末尾に位置するよ
うになれば切り出されてゆくことから、いつまで
もリスト・キユー２４上に残つてしまうようなこ
とはない。
なお、上記の説明においては、グループｉをリ
スト・キユー２４に連結するに当つて、当該リス
ト・キユーの先頭に連結するようにし、切り出さ
れる際にリスト・キユー２４の末尾に位置するよ
うになつた状態で切り出されるものとして説明し
た。しかし、リスト・キユー２４への連結に当つ
て、当該リスト・キユーの末尾に連結するように
し、リスト・キユー２４の先頭から切り出されて
ゆくようにすることもできる。本願発明において
は、上記連結と上記切り出しの方向については任
意であり、いずれの方向であつても差し支えない
ものであり、オーバヘツドに関して問題となるこ
とはない。
スト・キユー２４に連結するに当つて、当該リス
ト・キユーの先頭に連結するようにし、切り出さ
れる際にリスト・キユー２４の末尾に位置するよ
うになつた状態で切り出されるものとして説明し
た。しかし、リスト・キユー２４への連結に当つ
て、当該リスト・キユーの末尾に連結するように
し、リスト・キユー２４の先頭から切り出されて
ゆくようにすることもできる。本願発明において
は、上記連結と上記切り出しの方向については任
意であり、いずれの方向であつても差し支えない
ものであり、オーバヘツドに関して問題となるこ
とはない。
第３図は本発明の一実施例要部構成を示してお
り、図中の符号２３，１５−１，１５−２，……
は第２図に対応している。各パス・グループ制御
語１５−ｉ上には、当該グループがリスト・キユ
ー２４上に連結しているか否かを指示するフイー
ルドＦをもつと共に、自己の次にどのパス・グル
ープ制御語１５−ｊをボイントするかを示すポイ
ンタＰ１と、自己のグループ内でのサブチヤネル
制御語（SCW）に対するキユーの先頭を示すポ
インタＰ２と末尾を示すポインタＰ３とをもつて
いる。夫々のポインタがインバリツド
（INVALiD）となつている場合には、キユー上
でそれに続くものが存在しないことを意味してい
る。
り、図中の符号２３，１５−１，１５−２，……
は第２図に対応している。各パス・グループ制御
語１５−ｉ上には、当該グループがリスト・キユ
ー２４上に連結しているか否かを指示するフイー
ルドＦをもつと共に、自己の次にどのパス・グル
ープ制御語１５−ｊをボイントするかを示すポイ
ンタＰ１と、自己のグループ内でのサブチヤネル
制御語（SCW）に対するキユーの先頭を示すポ
インタＰ２と末尾を示すポインタＰ３とをもつて
いる。夫々のポインタがインバリツド
（INVALiD）となつている場合には、キユー上
でそれに続くものが存在しないことを意味してい
る。
各チヤネル・プロセツサ１３，１４は夫々リス
ト・キユー２４上のパス・グループ制御語１５−
ｉをたどつて処理を行つてゆく。そして、リス
ト・キユー２４上の当該時点で末尾に位置するグ
ループ（例えば図示グループ１４）において、サ
ブチヤネル制御語（SCW）についてのキユーが
存在しなくなつたとすると、そのとき当該パス・
グループ制御語１５−１４をリスト・キユー２４
から切り出すようにする。
ト・キユー２４上のパス・グループ制御語１５−
ｉをたどつて処理を行つてゆく。そして、リス
ト・キユー２４上の当該時点で末尾に位置するグ
ループ（例えば図示グループ１４）において、サ
ブチヤネル制御語（SCW）についてのキユーが
存在しなくなつたとすると、そのとき当該パス・
グループ制御語１５−１４をリスト・キユー２４
から切り出すようにする。
(F) 発明の効果
以上説明した如く、本発明によれば、グループ
間でローテーシヨン・アルゴリズムを採用すると
共に、グループ制御語リスト・キユーをもつよう
にしたので、上記ローテーシヨン・アルゴリズム
を効率よく実行することができる。またリスト・
キユーからグループをデキユーするに当たつて
も、いわば最小限の処理で足りる。
間でローテーシヨン・アルゴリズムを採用すると
共に、グループ制御語リスト・キユーをもつよう
にしたので、上記ローテーシヨン・アルゴリズム
を効率よく実行することができる。またリスト・
キユーからグループをデキユーするに当たつて
も、いわば最小限の処理で足りる。
第１図は本発明の一実施例構成、第２図は本発
明にいうグループ制御語リスト・キユーを説明す
る説明図、第３図は本発明の一実施例要部構成を
示す。 図中、１ないし４は夫々入出力デバイス、１
３，１４はチヤネル・プロセツサ、１５はパス・
グループ制御語、１６ないし１９はサブチヤネル
制御語、２３はグループ制御語リスト・キユー・
アンカー、２４はグループ制御語リスト・キユー
を表す。
明にいうグループ制御語リスト・キユーを説明す
る説明図、第３図は本発明の一実施例要部構成を
示す。 図中、１ないし４は夫々入出力デバイス、１
３，１４はチヤネル・プロセツサ、１５はパス・
グループ制御語、１６ないし１９はサブチヤネル
制御語、２３はグループ制御語リスト・キユー・
アンカー、２４はグループ制御語リスト・キユー
を表す。
Claims (1)
- 【特許請求の範囲】 １ 記憶装置と１つまたは複数個のチヤネル・プ
ロセツサと複数の入出力デバイスとを少なくとも
そなえ、 各入出力デバイスに対応してもうけられるサブ
チヤネル制御語上に中央処理装置が入出力命令を
記述し、 上記チヤネル・プロセツサが上記サブチヤネル
制御語を読み込んで当該入出力命令を実行する データ処理システムにおいて、 上記入出力デバイスに至るパスを複数個のグル
ープに分割すると共に 同一のグループに属する複数個の入出力デバイ
スのサブチヤネル制御語を、グループ内のパス・
グループ制御語をアンカーとして、キユーに連結
するよう構成してなり、 上記個々のチヤネル・プロセツサは上記複数の
グループを夫々アクセスするよう構成されると共
に 上記中央処理装置によつて入出力命令が記述さ
れているサブチヤネル制御語が存在しているグル
ープについてのグループ制御語リスト・キユーを
もうけて、上記チヤネル・プロセツサが当該グル
ープ制御語リスト・キユーをたどつて上記個々の
グループに対するアクセスを行い、 かつ上記チヤネル・プロセツサは、上記グルー
プ制御語リスト・キユー上の先頭または末尾に位
置するグループに関してアクセスが進行したとき
に、当該グループ内のいずれのサブチヤネル制御
語内にも上記入出力命令が存在しない場合に、当
該グループを上記グループ制御語リスト・キユー
から切り出すように構成した ことを特徴とする命令キユー管理処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28062684A JPS61156352A (ja) | 1984-12-27 | 1984-12-27 | 命令キュー管理処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28062684A JPS61156352A (ja) | 1984-12-27 | 1984-12-27 | 命令キュー管理処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61156352A JPS61156352A (ja) | 1986-07-16 |
| JPH049349B2 true JPH049349B2 (ja) | 1992-02-19 |
Family
ID=17627671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28062684A Granted JPS61156352A (ja) | 1984-12-27 | 1984-12-27 | 命令キュー管理処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61156352A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5745628A (en) * | 1980-08-30 | 1982-03-15 | Nec Corp | Data transfer controlling system |
-
1984
- 1984-12-27 JP JP28062684A patent/JPS61156352A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61156352A (ja) | 1986-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04348451A (ja) | 並列計算機 | |
| JPS62162146A (ja) | マルチプロセッサシステムの試験方法 | |
| JPH0594317A (ja) | 仮想計算機の入出力割り込み処理方式 | |
| JPH049349B2 (ja) | ||
| JP4559958B2 (ja) | マルチコアプロセッサにおけるマルチコア制御方法 | |
| JPH0341856B2 (ja) | ||
| JPS59188749A (ja) | デ−タ転送制御方式 | |
| JP2823624B2 (ja) | Ｉ／ｏインタフェース制御方法 | |
| JPH01220051A (ja) | 情報処理装置 | |
| JPH01263858A (ja) | マルチプロセッサシステム | |
| JP2624519B2 (ja) | 計算機システムにおける入出力装置の起動処理方法 | |
| JPH0413716B2 (ja) | ||
| JPH0424733B2 (ja) | ||
| JPH0247751A (ja) | チャネル制御方式 | |
| JPS6073777A (ja) | マルチプロセツサ転送制御方式 | |
| JPH03182945A (ja) | 主記憶内データ転送方式 | |
| JPH056219B2 (ja) | ||
| JPS61243559A (ja) | 二重化処理システム | |
| JPS63184149A (ja) | マルチコントロ−ラシステム | |
| JPS6039265A (ja) | デ−タ転送方式 | |
| JPS62140145A (ja) | 仮想計算機システム | |
| JPS60225969A (ja) | マルチプロセツサ制御方式 | |
| JPH0510697B2 (ja) | ||
| JPH01239665A (ja) | マルチプロセッサの負荷分散方式 | |
| JPS61170855A (ja) | 入出力デ−タ処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |