JPH0515064B2 - - Google Patents
Info
- Publication number
- JPH0515064B2 JPH0515064B2 JP61073495A JP7349586A JPH0515064B2 JP H0515064 B2 JPH0515064 B2 JP H0515064B2 JP 61073495 A JP61073495 A JP 61073495A JP 7349586 A JP7349586 A JP 7349586A JP H0515064 B2 JPH0515064 B2 JP H0515064B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- charge transfer
- switch
- transfer
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は電荷転送装置、特に複数のフローテイ
ングゲート式検出回路を有する電荷転送装置に関
する。
ングゲート式検出回路を有する電荷転送装置に関
する。
（従来の技術）
電荷転送装置（Charge Transfer Device：以
下CTDと略す）の出力段における電荷検出には、
通常フローテイング拡散方式かフローテイングゲ
ート方式が使用される。フローテイング拡散方式
は、CTD出力部での電圧利得を大きく取れる反
面、検出の際に信号電荷を破壊してしまうため、
一度検出された電荷は引き続き転送する事ができ
ないという欠点がある。これに対し、フローテイ
ングゲート方式は、後段ヘロスのない転送を行な
うために、一般に昇圧容量が必要となり、フロー
テイング拡散方式に比べ電圧利得が取りにくいと
いう欠点があるものの、非破壊で電荷検出できる
ので転送部の途中から何ケ所でも信号を検出でき
るという利点がある。
下CTDと略す）の出力段における電荷検出には、
通常フローテイング拡散方式かフローテイングゲ
ート方式が使用される。フローテイング拡散方式
は、CTD出力部での電圧利得を大きく取れる反
面、検出の際に信号電荷を破壊してしまうため、
一度検出された電荷は引き続き転送する事ができ
ないという欠点がある。これに対し、フローテイ
ングゲート方式は、後段ヘロスのない転送を行な
うために、一般に昇圧容量が必要となり、フロー
テイング拡散方式に比べ電圧利得が取りにくいと
いう欠点があるものの、非破壊で電荷検出できる
ので転送部の途中から何ケ所でも信号を検出でき
るという利点がある。
以下に、CTDのフローテイングゲート電荷検
出方式の動作原理を第１０図および第１１図を用
いて説明する。第１０図は、フローテイングゲー
ト電荷検出部の簡略化した回路、および検出部の
CTD断面、ならびにそのポテンシヤル分布を示
す図で、第１１図はこの装置に用いる各部クロツ
ク波形を示す図である。第１０図において、まず
転送クロツクφがHighの時、スイツチ４がONと
なり、昇圧用容量１に基準電圧源３よりVLなる
電圧が加わる。これによりフローテイングゲート
電極６はVLにリセツトされる。この時電極６下
は、ポテンシヤル分布９のようになつている。次
に転送クロツクφがLowの時、スイツチ４は
OFFとなり、接続点５がフローテイング状態と
なる。これと同時に接続点５は、昇圧用容量１に
より、VHなる電圧まで昇圧される。従つて電極
６はVHまで昇圧し、ポテンシヤル分布１０のよ
うになり、電荷８が矢印のように転送される。即
ち接続点５の電位P5は第１１図に示すようにク
ロツクφ，に同期して変化することになる。こ
こで電圧△Vputは転送電荷８に比例した電位変化
であり、この電圧△Vputが出力回路７で検出され
ることになる。なお、電位P5の上限値VHは次式
で表わされる。
出方式の動作原理を第１０図および第１１図を用
いて説明する。第１０図は、フローテイングゲー
ト電荷検出部の簡略化した回路、および検出部の
CTD断面、ならびにそのポテンシヤル分布を示
す図で、第１１図はこの装置に用いる各部クロツ
ク波形を示す図である。第１０図において、まず
転送クロツクφがHighの時、スイツチ４がONと
なり、昇圧用容量１に基準電圧源３よりVLなる
電圧が加わる。これによりフローテイングゲート
電極６はVLにリセツトされる。この時電極６下
は、ポテンシヤル分布９のようになつている。次
に転送クロツクφがLowの時、スイツチ４は
OFFとなり、接続点５がフローテイング状態と
なる。これと同時に接続点５は、昇圧用容量１に
より、VHなる電圧まで昇圧される。従つて電極
６はVHまで昇圧し、ポテンシヤル分布１０のよ
うになり、電荷８が矢印のように転送される。即
ち接続点５の電位P5は第１１図に示すようにク
ロツクφ，に同期して変化することになる。こ
こで電圧△Vputは転送電荷８に比例した電位変化
であり、この電圧△Vputが出力回路７で検出され
ることになる。なお、電位P5の上限値VHは次式
で表わされる。
VH＝VDD／１＋C2／C1＋VL
ここで、VDDはクロツクφ，についての電源
電圧、C2は回路の配線などの寄生容量、その他
接続点５に関する全容量値、C1は昇圧用容量１
の容量値、VLは基準電圧源３により与えられる
基準電圧である。
電圧、C2は回路の配線などの寄生容量、その他
接続点５に関する全容量値、C1は昇圧用容量１
の容量値、VLは基準電圧源３により与えられる
基準電圧である。
なお、フローテイングゲート電荷検出回路の電
圧利得Ｇは、次式で表わされる。
圧利得Ｇは、次式で表わされる。
Ｇ＝CIN／C1＋C2
ここで、CINは、CTDの入力容量である。この
ように、フローテイグゲート方式の検出回路は、
容量値C2の他に昇圧用容量値C1が加わるため、
電圧利得が小さくなる。
ように、フローテイグゲート方式の検出回路は、
容量値C2の他に昇圧用容量値C1が加わるため、
電圧利得が小さくなる。
このように電圧利得が小さくなるものの、フロ
ーテイングゲート電荷検出方式は、転送部の途中
から何ケ所でも非破壊で電荷検出ができることが
前述のように大きな利点である。
ーテイングゲート電荷検出方式は、転送部の途中
から何ケ所でも非破壊で電荷検出ができることが
前述のように大きな利点である。
第１２図に２箇所から電荷検出を行なうフロー
テイングゲート電荷検出回路および検出部分の
CTD断面ならびにそのポテンシヤル分布図を示
す。
テイングゲート電荷検出回路および検出部分の
CTD断面ならびにそのポテンシヤル分布図を示
す。
第１２図において、フローテイングゲート電極
１３，１４には、それぞれ時間差をもつた信号
が、電送電荷に比例した電位変化として誘起さ
れ、出力回路１７，１８で検出される。ここでス
イツチ１９，２０により、フローテイングゲート
電極１３の信号か１４の信号かが選択され、選択
された信号は出力信号VOとして出力される。
１３，１４には、それぞれ時間差をもつた信号
が、電送電荷に比例した電位変化として誘起さ
れ、出力回路１７，１８で検出される。ここでス
イツチ１９，２０により、フローテイングゲート
電極１３の信号か１４の信号かが選択され、選択
された信号は出力信号VOとして出力される。
（発明が解決しようとする問題点）
第１２図に示す回路において、スイツチ１９，
２０の直前までは、フローテイングゲート電極１
３，１４の両方で検出された信号が伝送されてく
ることになる。即ち、この２つの信号は、同一基
板上を伝送してくるため、相互に干渉しあい、一
方の信号に他方の信号成分がノイズとして重畳す
るクロストークという現象が生じる。これは回路
を構成するMOSFET等の素子のもつドレイン−
ソース容量や、基板を介した容量などによつて両
信号伝送系が容量結合しているためである。この
ように従来の装置では、非選択信号が選択信号に
ノイズとして重畳するクロストーク現象が生じ、
この非選択信号によるノイズ成分を一定値以下
（例えば−60dB以下）にすることは困難であつ
た。従つてビデオ信号等を処理する場合、画面に
クロストーク成分が現われるという弊害が生じて
いた。
２０の直前までは、フローテイングゲート電極１
３，１４の両方で検出された信号が伝送されてく
ることになる。即ち、この２つの信号は、同一基
板上を伝送してくるため、相互に干渉しあい、一
方の信号に他方の信号成分がノイズとして重畳す
るクロストークという現象が生じる。これは回路
を構成するMOSFET等の素子のもつドレイン−
ソース容量や、基板を介した容量などによつて両
信号伝送系が容量結合しているためである。この
ように従来の装置では、非選択信号が選択信号に
ノイズとして重畳するクロストーク現象が生じ、
この非選択信号によるノイズ成分を一定値以下
（例えば−60dB以下）にすることは困難であつ
た。従つてビデオ信号等を処理する場合、画面に
クロストーク成分が現われるという弊害が生じて
いた。
そこで本発明は複数の電荷検出回路から得られ
る信号間に、クロストークが生じない電荷転送装
置を提供することを目的とする。
る信号間に、クロストークが生じない電荷転送装
置を提供することを目的とする。
（問題点を解決するための手段）
本発明の特徴は、電荷転送路と、この電荷転送
路上に設けられた複数の転送電極と、電荷転送路
上に設けられた複数の読出電極と、転送電極にク
ロツク信号を与えて電荷転送路上での転送を行な
わせるクロツク手段と、電荷転送路上の転送電荷
に影響を与えずに各読出電極下の電荷の信号成分
を検出する複数の検出手段と、各読出電極に所定
の信号を与えて各読出電極下の電荷転送を行なわ
せる複数の転送手段と、各読出電極について、各
検出手段または各転送手段のどちらか一方のみを
動作させる選択手段と、によつて電荷転送装置を
構成し、各検出手段から得られる検出信号間に生
ずるクロストークを抑制した点にある。
路上に設けられた複数の転送電極と、電荷転送路
上に設けられた複数の読出電極と、転送電極にク
ロツク信号を与えて電荷転送路上での転送を行な
わせるクロツク手段と、電荷転送路上の転送電荷
に影響を与えずに各読出電極下の電荷の信号成分
を検出する複数の検出手段と、各読出電極に所定
の信号を与えて各読出電極下の電荷転送を行なわ
せる複数の転送手段と、各読出電極について、各
検出手段または各転送手段のどちらか一方のみを
動作させる選択手段と、によつて電荷転送装置を
構成し、各検出手段から得られる検出信号間に生
ずるクロストークを抑制した点にある。
（実施例）
以下本発明を図示する実施例に基づいて詳述す
る。
る。
第８図は、本発明の原理図である。第８図にお
いて、CTDの転送電極間に読出電極６００が形
成されている。この読出電極６００には、これが
フローテイング時に、電極下に蓄積された電荷に
よる電位変化分を出力信号として非破壊的に検出
できる検出手段２００と、この読出電極６００を
単に１つの転送電極として電極下にポテンシヤル
を形成できるような電圧あるいはパルスを印加す
ることができる転送手段３００とが接続されてい
る。この検出手段２００と転送手段３００とは、
選択手段４００により、必要に応じてどちらか一
方が選択される。即ち、電極６００は、選択手段
４００により転送モードと、電荷検出モードとの
どちらかに設定される。よつて電極６００が、電
荷検出モードになつた時だけ出力処理回路５００
に検出信号が与えられる。第９図は、第８図のブ
ロツクを、具体的に構成した一実施例である。検
出手段２００は、基準電源２０１、スイツチ２０
２、および昇圧用容量２０３から構成されてお
り、転送手段３００は、転送クロツクの供給源
から構成されている。選択手段４００が、検出手
段２００を選択した場合は、第１０図に示す従来
装置と同様の動作を行ない、出力回路５００に検
出信号が与えられることがわかるであろう。ま
た、選択手段４００が、転送手段３００を選択し
た場合は、電極６００は単に１つの転送電極とし
ての役割を果たすことがわかるであろう。
いて、CTDの転送電極間に読出電極６００が形
成されている。この読出電極６００には、これが
フローテイング時に、電極下に蓄積された電荷に
よる電位変化分を出力信号として非破壊的に検出
できる検出手段２００と、この読出電極６００を
単に１つの転送電極として電極下にポテンシヤル
を形成できるような電圧あるいはパルスを印加す
ることができる転送手段３００とが接続されてい
る。この検出手段２００と転送手段３００とは、
選択手段４００により、必要に応じてどちらか一
方が選択される。即ち、電極６００は、選択手段
４００により転送モードと、電荷検出モードとの
どちらかに設定される。よつて電極６００が、電
荷検出モードになつた時だけ出力処理回路５００
に検出信号が与えられる。第９図は、第８図のブ
ロツクを、具体的に構成した一実施例である。検
出手段２００は、基準電源２０１、スイツチ２０
２、および昇圧用容量２０３から構成されてお
り、転送手段３００は、転送クロツクの供給源
から構成されている。選択手段４００が、検出手
段２００を選択した場合は、第１０図に示す従来
装置と同様の動作を行ない、出力回路５００に検
出信号が与えられることがわかるであろう。ま
た、選択手段４００が、転送手段３００を選択し
た場合は、電極６００は単に１つの転送電極とし
ての役割を果たすことがわかるであろう。
第１図は本発明の別な一実施例に係る電荷転送
装置の検出部を示す図である。ここで回路１００
が第８図に示す検出手段２００、転送手段３０
０、および選択手段４００を兼ねている。第１図
を第１０図と比較すると、本装置と従来装置との
回路構成上の差異がわかるであろう。
装置の検出部を示す図である。ここで回路１００
が第８図に示す検出手段２００、転送手段３０
０、および選択手段４００を兼ねている。第１図
を第１０図と比較すると、本装置と従来装置との
回路構成上の差異がわかるであろう。
即ち、第１０図に示す従来のフローテイングゲ
ート電荷検出回路において昇圧用容量１に並列に
スイツチ３１を設け、昇圧用容量１へ充電するた
めの経路にスイツチ３２を設けたものである。な
お第１図の実施例の場合、スイツチ３２はスイツ
チ４と基準電圧源３との間に設けたが、スイツチ
４とスイツチ３２とを入れ換えた構成にしてもか
まわない。スイツチ３１は、スイツチ３２に対し
常に逆の開閉制御がなされる。
ート電荷検出回路において昇圧用容量１に並列に
スイツチ３１を設け、昇圧用容量１へ充電するた
めの経路にスイツチ３２を設けたものである。な
お第１図の実施例の場合、スイツチ３２はスイツ
チ４と基準電圧源３との間に設けたが、スイツチ
４とスイツチ３２とを入れ換えた構成にしてもか
まわない。スイツチ３１は、スイツチ３２に対し
常に逆の開閉制御がなされる。
次にこの装置の動作を説明する。まず電荷検出
モードが選択された場合の動作について述べる。
このモードでは、スイツチ３１はOFFとなり、
スイツチ３２はONの状態となる。この状態での
回路は第１０図の従来装置と同一であり、従来技
術で説明したように、フローテイングゲート電極
６下へ転送された電荷８に比例した電位変化が誘
起され、この電位変化が出力処理回路７に与えら
れて検出される。次に転送モードが選択された場
合の動作について述べる。このモードでは、スイ
ツチ３１はONで、スイツチ３２はOFFの状態と
なる。スイツチ３１がONなので、フローテイン
グゲート電極６には転送クロツクが供給され単
に１つの電荷転送電極として機能する。このよう
に、スイツチ３１とスイツチ３２を相反制御する
ことにより、電荷検出モードと電荷転送モードと
を切り換えることができる。
モードが選択された場合の動作について述べる。
このモードでは、スイツチ３１はOFFとなり、
スイツチ３２はONの状態となる。この状態での
回路は第１０図の従来装置と同一であり、従来技
術で説明したように、フローテイングゲート電極
６下へ転送された電荷８に比例した電位変化が誘
起され、この電位変化が出力処理回路７に与えら
れて検出される。次に転送モードが選択された場
合の動作について述べる。このモードでは、スイ
ツチ３１はONで、スイツチ３２はOFFの状態と
なる。スイツチ３１がONなので、フローテイン
グゲート電極６には転送クロツクが供給され単
に１つの電荷転送電極として機能する。このよう
に、スイツチ３１とスイツチ３２を相反制御する
ことにより、電荷検出モードと電荷転送モードと
を切り換えることができる。
第２図は、第１２図に示すような互いに時間差
を有する２つの信号を選択的に検出する装置に本
発明を適用した実施例である。この実施例におい
ても、スイツチ４１と４２、および４３と４４を
相反制御することによりフローテイングゲート電
極１３とフローテイングゲート電極１４との下に
誘起される信号を選択して電荷検出することがで
きる。この選択を行なうためには、例えば第４図
のようなロジツク回路を用いて制御用パルスＳ，
ＳおよびサンプルホールドパルスSH1，SH2を発
生させればよい。このような各パルスを用いれ
ば、フローテイングゲート電極１３および１４の
うちの一方を電荷転送モード、他方を電荷検出モ
ードとすることができる。例えば、第４図のロジ
ツク回路で得られるパルスＳ，を次のように使
う。スイツチ４１のS1にパルスＳ、スイツチ４２
の1にパルス、スイツチ４３のS2にパルス、
スイツチ４４の2にパルスＳを与える。すると
パルスＳがHighの時スイツチ４１がON、スイツ
チ４２がOFF、スイツチ４３がOFF、スイツチ
４４がONとなり、フローテイングゲート電極１
３は、電荷転送モード、フローテイングゲート電
極１４は電荷検出モードとなる。この時、サンプ
ルホールドパルスは、第５図に示すように、SH1
はLowとなるのでスイツチ２０はOFFとなり、
SH2はスイツチ１９をON／OFFし、出力回路１
７からの出力信号をサンプルホールドする状態と
なる。一方、パルスＳがLowの時は、これと逆
になり、フローテイングゲート電極１３が電荷検
出モードとなり、フローテイングゲート電極１４
が電荷転送モードとなる。また、スイツチ１９は
OFFとなり、サンプルホールドはスイツチ２０
で行なわれる。
を有する２つの信号を選択的に検出する装置に本
発明を適用した実施例である。この実施例におい
ても、スイツチ４１と４２、および４３と４４を
相反制御することによりフローテイングゲート電
極１３とフローテイングゲート電極１４との下に
誘起される信号を選択して電荷検出することがで
きる。この選択を行なうためには、例えば第４図
のようなロジツク回路を用いて制御用パルスＳ，
ＳおよびサンプルホールドパルスSH1，SH2を発
生させればよい。このような各パルスを用いれ
ば、フローテイングゲート電極１３および１４の
うちの一方を電荷転送モード、他方を電荷検出モ
ードとすることができる。例えば、第４図のロジ
ツク回路で得られるパルスＳ，を次のように使
う。スイツチ４１のS1にパルスＳ、スイツチ４２
の1にパルス、スイツチ４３のS2にパルス、
スイツチ４４の2にパルスＳを与える。すると
パルスＳがHighの時スイツチ４１がON、スイツ
チ４２がOFF、スイツチ４３がOFF、スイツチ
４４がONとなり、フローテイングゲート電極１
３は、電荷転送モード、フローテイングゲート電
極１４は電荷検出モードとなる。この時、サンプ
ルホールドパルスは、第５図に示すように、SH1
はLowとなるのでスイツチ２０はOFFとなり、
SH2はスイツチ１９をON／OFFし、出力回路１
７からの出力信号をサンプルホールドする状態と
なる。一方、パルスＳがLowの時は、これと逆
になり、フローテイングゲート電極１３が電荷検
出モードとなり、フローテイングゲート電極１４
が電荷転送モードとなる。また、スイツチ１９は
OFFとなり、サンプルホールドはスイツチ２０
で行なわれる。
第３図は、第２図の装置を具体的にトランジス
ター回路で構成した一例の回路図である。ここで
ゲート部分に太線を施したFETはデプレツシヨ
ン形トランジスタ、それ以外のFETはエンハン
スメント形トランジスタを示す。第３図におい
て、昇圧用容量１１，１２の入力接点５５，５６
は、それぞれインバータ５１，５２の出力接点で
あるので、クロツクφ2の逆相すなわちφ1が与え
られることになり、第２図のクロツク，φがそ
れぞれ第３図のφ1，φ2に対応することになる。
また、第２図のスイツチ１５，１６，４１，４
２，４３，４４，１９，２０は第３図の同番号の
MOSFET１５，１６，４１，４２，４３，４
４，１９，２０に対応し、第２図の定電圧源６
１，６２は、第３図の定電圧源６１，６２に対応
している。また、第２図の出力信号処理回路１
７，１８は、第３図のMOSFET４５と４６およ
び４７と４８で構成されるソースホロワに対応
し、ここで出力信号のインピーダンス変換が行な
われる。第２図においてサンプルホールドされた
出力信号２１は、第３図においては、MOSFET
４９，５０で構成されるアンプを通り、
MOSFET５３，５４で構成されるソースホロワ
によりインピーダンス変換されて外部へ出力され
る電圧VOに対応する。なお上述の実施例では、
トランジスタ１９，２０は切換スイツチとしての
機能とサンプリング用トランジスタとしての機能
との両方を兼ねているが、これらのトランジスタ
を単なる切換スイツチとして用い、サンプリング
は出力信号の処理回路の中で行うような構成にし
てもよい。
ター回路で構成した一例の回路図である。ここで
ゲート部分に太線を施したFETはデプレツシヨ
ン形トランジスタ、それ以外のFETはエンハン
スメント形トランジスタを示す。第３図におい
て、昇圧用容量１１，１２の入力接点５５，５６
は、それぞれインバータ５１，５２の出力接点で
あるので、クロツクφ2の逆相すなわちφ1が与え
られることになり、第２図のクロツク，φがそ
れぞれ第３図のφ1，φ2に対応することになる。
また、第２図のスイツチ１５，１６，４１，４
２，４３，４４，１９，２０は第３図の同番号の
MOSFET１５，１６，４１，４２，４３，４
４，１９，２０に対応し、第２図の定電圧源６
１，６２は、第３図の定電圧源６１，６２に対応
している。また、第２図の出力信号処理回路１
７，１８は、第３図のMOSFET４５と４６およ
び４７と４８で構成されるソースホロワに対応
し、ここで出力信号のインピーダンス変換が行な
われる。第２図においてサンプルホールドされた
出力信号２１は、第３図においては、MOSFET
４９，５０で構成されるアンプを通り、
MOSFET５３，５４で構成されるソースホロワ
によりインピーダンス変換されて外部へ出力され
る電圧VOに対応する。なお上述の実施例では、
トランジスタ１９，２０は切換スイツチとしての
機能とサンプリング用トランジスタとしての機能
との両方を兼ねているが、これらのトランジスタ
を単なる切換スイツチとして用い、サンプリング
は出力信号の処理回路の中で行うような構成にし
てもよい。
以上のように、パルスＳを制御することにより
必要たフローテイングゲート電極のみを電荷検出
モードとすることができ、その他のフローテイン
グゲート電極は、電荷転送モードとして、出力信
号処理回路には不必要な信号が入らないようにす
ることができる。このように信号処理回路には必
要な検出信号のみが与えられるため、従来装置の
ようにクロストークが生じることがない。
必要たフローテイングゲート電極のみを電荷検出
モードとすることができ、その他のフローテイン
グゲート電極は、電荷転送モードとして、出力信
号処理回路には不必要な信号が入らないようにす
ることができる。このように信号処理回路には必
要な検出信号のみが与えられるため、従来装置の
ようにクロストークが生じることがない。
なお、第２図および第３図のスイツチ１５とス
イツチ４２との順序及びスイツチ１６とスイツチ
４４との順序は入れ換えてもさしつかえない。ま
た、スイツチ１５と４２とをあるいはスイツチ１
６と４４とをそれぞれ一つのスイツチにし、論理
的に制御することもできる。例えば、第６図ａ
は、スイツチ１５とスイツチ４２とを１つにまと
めた場合の回路図、同図ｂはその動作機能表であ
る。このように、スイツチ１１０を1φなるパ
ルスにて制御すれば、第２図におけるスイツチ１
５と４２とは一つのスイツチ１１０で置換可能と
なる。
イツチ４２との順序及びスイツチ１６とスイツチ
４４との順序は入れ換えてもさしつかえない。ま
た、スイツチ１５と４２とをあるいはスイツチ１
６と４４とをそれぞれ一つのスイツチにし、論理
的に制御することもできる。例えば、第６図ａ
は、スイツチ１５とスイツチ４２とを１つにまと
めた場合の回路図、同図ｂはその動作機能表であ
る。このように、スイツチ１１０を1φなるパ
ルスにて制御すれば、第２図におけるスイツチ１
５と４２とは一つのスイツチ１１０で置換可能と
なる。
また、上述の各実施例は、２相クロツクによる
転送の場合の実施例であるが、単相クロツクによ
る転送においても本発明を適用することができ
る。第７図は、単相のCTD装置について本発明
を適用した実施例である。単相のCTD装置の場
合、第７図ａに示すように一方の電極対を中間の
一定電位VMに保持し、他方の電極にはパルスφ
を印加して転送を行なう。そこでスイツチ１１２
を介して基準電源１１１を読出電極１１３に接続
し、スイツチ１１１を第７図ｂに示すＳ＋φな
るタイミングのパルスで制御する。スイツチ１１
２がON状態の時は、電極１１３には、転送パル
スφに対し、中間レベルとなる電圧VMが基準電
源１１１から供給され、電極１１３は単なる転送
電極となる。逆にスイツチ１１２がOFF状態の
時は、電極１１３はフローテイングとなり、前段
より転送された電荷を検出する検出電極として機
能し、検出信号が出力回路７に与えられる。
転送の場合の実施例であるが、単相クロツクによ
る転送においても本発明を適用することができ
る。第７図は、単相のCTD装置について本発明
を適用した実施例である。単相のCTD装置の場
合、第７図ａに示すように一方の電極対を中間の
一定電位VMに保持し、他方の電極にはパルスφ
を印加して転送を行なう。そこでスイツチ１１２
を介して基準電源１１１を読出電極１１３に接続
し、スイツチ１１１を第７図ｂに示すＳ＋φな
るタイミングのパルスで制御する。スイツチ１１
２がON状態の時は、電極１１３には、転送パル
スφに対し、中間レベルとなる電圧VMが基準電
源１１１から供給され、電極１１３は単なる転送
電極となる。逆にスイツチ１１２がOFF状態の
時は、電極１１３はフローテイングとなり、前段
より転送された電荷を検出する検出電極として機
能し、検出信号が出力回路７に与えられる。
また、本発明は上記各実施例のように２つの読
出電極を有する装置に限られるものではなく、一
般に複数個の読出電極を有し、これらから選択的
に電荷を検出する装置に適用が可能である。その
他複数の電極より任意の個数の出力を取り出し、
これらに様々な演算などを行なわせる装置にも、
本発明は適用できる。非選択電極が転送モードと
なるように選択を行なえば、選択電極からの検出
信号に不用な信号成分のクロストークが発生する
ようなことはない。
出電極を有する装置に限られるものではなく、一
般に複数個の読出電極を有し、これらから選択的
に電荷を検出する装置に適用が可能である。その
他複数の電極より任意の個数の出力を取り出し、
これらに様々な演算などを行なわせる装置にも、
本発明は適用できる。非選択電極が転送モードと
なるように選択を行なえば、選択電極からの検出
信号に不用な信号成分のクロストークが発生する
ようなことはない。
以上のとおり本発明によれば、複数の電荷検出
回路を有する電荷転送装置において、読出電極を
電荷読出モードと電荷転送モードとの２とおりの
モードのうちどちらか一方を選択して動作させる
ようにしたため、各検出回路から得られる信号間
に生ずるクロストークを制御することができる。
回路を有する電荷転送装置において、読出電極を
電荷読出モードと電荷転送モードとの２とおりの
モードのうちどちらか一方を選択して動作させる
ようにしたため、各検出回路から得られる信号間
に生ずるクロストークを制御することができる。
第１図は本発明に係る電荷転送装置の一実施例
の検出部およびそのポテンシヤル分布を示す図、
第２図は本発明に係る電荷転送装置の別な一実施
例の検出部およびそのポテンシヤル分布を示す
図、第３図は第２図に示す実施例の具体的な回路
構成図、第４図は第２図に示す実施例に供給する
信号を発生する回路の一例を示す回路構成図、第
５図は第２図に示す実施例の動作を示すタイムチ
ヤート、第６図および第７図は本発明に係る電荷
転送装置の別な一実施例の検出部および動作信号
の論理表を示す図、第８図は本発明に係る電荷転
送装置の動作原理図、第９図は第８図に示す動作
原理図中の各ブロツク内を具体的な回路で示した
構成図、第１０図は従来の電荷転送装置の一例の
検出部およびそのポテンシヤル分布を示す図、第
１１図は第１０図に示す装置の動作を示すタイム
チヤート、第１２図は従来の電荷転送装置の別な
一例の検出部およびそのポテンシヤル分布を示す
図である。 １……昇圧用容量、２……寄生容量、３……基
準電源、４……スイツチ、５……接続点、６……
読出電極、７……出力回路、８……転送電荷、
９，１０……ポテンシヤル分布、１１，１２……
昇圧用容量、１３，１４……読出電極、１５，１
６……スイツチ、１７，１８……出力回路、１
９，２０……スイツチ、２１……出力信号、３
１，３２……スイツチ、４１〜４４……スイツ
チ、４５〜５０……MOSFET、５１，５２……
インバータ、５３，５４……MOSFET、５５，
５６……入力接点、６１，６２……定電圧源、１
００……組合せ回路、１０１，１０２……接続
点、１１０……スイツチ、１１１……基準電源、
１１２……スイツチ、１１３……読出電極、２０
０……検出手段、２０１……基準電源、２０２…
…スイツチ、２０３……昇圧用容量、３００……
転送手段、４００……選択手段、５００……出力
回路、６００……電極。
の検出部およびそのポテンシヤル分布を示す図、
第２図は本発明に係る電荷転送装置の別な一実施
例の検出部およびそのポテンシヤル分布を示す
図、第３図は第２図に示す実施例の具体的な回路
構成図、第４図は第２図に示す実施例に供給する
信号を発生する回路の一例を示す回路構成図、第
５図は第２図に示す実施例の動作を示すタイムチ
ヤート、第６図および第７図は本発明に係る電荷
転送装置の別な一実施例の検出部および動作信号
の論理表を示す図、第８図は本発明に係る電荷転
送装置の動作原理図、第９図は第８図に示す動作
原理図中の各ブロツク内を具体的な回路で示した
構成図、第１０図は従来の電荷転送装置の一例の
検出部およびそのポテンシヤル分布を示す図、第
１１図は第１０図に示す装置の動作を示すタイム
チヤート、第１２図は従来の電荷転送装置の別な
一例の検出部およびそのポテンシヤル分布を示す
図である。 １……昇圧用容量、２……寄生容量、３……基
準電源、４……スイツチ、５……接続点、６……
読出電極、７……出力回路、８……転送電荷、
９，１０……ポテンシヤル分布、１１，１２……
昇圧用容量、１３，１４……読出電極、１５，１
６……スイツチ、１７，１８……出力回路、１
９，２０……スイツチ、２１……出力信号、３
１，３２……スイツチ、４１〜４４……スイツ
チ、４５〜５０……MOSFET、５１，５２……
インバータ、５３，５４……MOSFET、５５，
５６……入力接点、６１，６２……定電圧源、１
００……組合せ回路、１０１，１０２……接続
点、１１０……スイツチ、１１１……基準電源、
１１２……スイツチ、１１３……読出電極、２０
０……検出手段、２０１……基準電源、２０２…
…スイツチ、２０３……昇圧用容量、３００……
転送手段、４００……選択手段、５００……出力
回路、６００……電極。
Claims (1)
- 【特許請求の範囲】 １ 電荷転送路と、この電荷転送路上に設けられ
た複数の転送電極と、前記電荷転送路上に設けら
れた読出電極と、前記転送電極にクロツク信号を
与えて前記電荷転送路上での転送を行なわせるク
ロツク手段と、前記電荷転送路上の転送電荷に影
響を与えずに前記読出電極下の電荷の信号成分を
検出する検出手段と、前記読出電極に所定の信号
を与えて前記読出電極下の電荷転送を行なわせる
転送手段と、前記読出電極について、前記検出手
段または前記転送手段のどちらか一方のみを動作
させる選択手段と、を備えることを特徴とする電
荷転送装置。 ２ 読出電極が電荷転送路上の複数箇所に設けら
れ、この読出電極のそれぞれについて検出手段が
設けられていることを特徴とする特許請求の範囲
第１項に記載の電荷転送装置。 ３ 検出手段がフローテイングゲート方式の検出
回路を有することを特徴とする特許請求の範囲第
１項または第２項記載の電荷転送装置。 ４ 転送手段が、クロツク手段で用いるクロツク
信号を読出電極に与えることを特徴とする特許請
求の範囲第１項乃至第３項のいずれかに記載の電
荷転送装置。 ５ 転送手段が、クロツク手段で用いるクロツク
信号のハイレベルとローレベルとの中間位置の電
圧信号を読出電極に与えることを特徴とする特許
請求の範囲第１項乃至第３項のいずれかに記載の
電荷転送装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61073495A JPS62230053A (ja) | 1986-03-31 | 1986-03-31 | 電荷転送装置 |
| KR1019870002953A KR910002309B1 (ko) | 1986-03-31 | 1987-03-30 | 전하전송장치 |
| US07/031,456 US4800579A (en) | 1986-03-31 | 1987-03-30 | Charge transfer device provided with charge detection circuit of a floating gate system |
| DE8787104703T DE3780844T2 (de) | 1986-03-31 | 1987-03-31 | Ladungstransfer-einrichtung. |
| EP87104703A EP0239977B1 (en) | 1986-03-31 | 1987-03-31 | Charge transfer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61073495A JPS62230053A (ja) | 1986-03-31 | 1986-03-31 | 電荷転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62230053A JPS62230053A (ja) | 1987-10-08 |
| JPH0515064B2 true JPH0515064B2 (ja) | 1993-02-26 |
Family
ID=13519895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61073495A Granted JPS62230053A (ja) | 1986-03-31 | 1986-03-31 | 電荷転送装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4800579A (ja) |
| EP (1) | EP0239977B1 (ja) |
| JP (1) | JPS62230053A (ja) |
| KR (1) | KR910002309B1 (ja) |
| DE (1) | DE3780844T2 (ja) |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4177391A (en) * | 1973-01-24 | 1979-12-04 | Hitachi, Ltd. | Charge transfer semiconductor device |
| US3819954A (en) * | 1973-02-01 | 1974-06-25 | Gen Electric | Signal level shift compensation in chargetransfer delay line circuits |
| DE2427173B2 (de) * | 1974-06-05 | 1976-10-21 | Siemens AG, 1000 Berlin und 8000 München | Einrichtung zum verschieben von ladungen nach freier wahl in eine vorgegebene richtung oder in die entgegengesetzte richtung und zum speichern von ladungen mit einer ladungsgekoppelten ladungsverschiebeanordnung |
| US3999152A (en) * | 1974-10-21 | 1976-12-21 | Hughes Aircraft Company | CCD selective transversal filter |
| US3947705A (en) * | 1974-10-24 | 1976-03-30 | Texas Instruments Inc. | Method and system for achieving and sampling programmable tap weights in charge coupled devices |
| JPS52147941A (en) * | 1976-06-03 | 1977-12-08 | Toshiba Corp | Electric charge transfer type analog signal memory system |
| US4103343A (en) * | 1976-07-06 | 1978-07-25 | General Electric Company | Charge transfer apparatus |
| US4091278A (en) * | 1976-08-18 | 1978-05-23 | Honeywell Information Systems Inc. | Time-independent circuit for multiplying and adding charge |
| IL52589A (en) * | 1976-09-15 | 1979-09-30 | Hughes Aircraft Co | Charge coupled device subtractor |
| NL186666C (nl) * | 1977-10-13 | 1992-03-16 | Philips Nv | Ladingsoverdrachtinrichting. |
| JPS5919297A (ja) * | 1982-07-23 | 1984-01-31 | Toshiba Corp | 電荷結合装置の出力回路 |
-
1986
- 1986-03-31 JP JP61073495A patent/JPS62230053A/ja active Granted
-
1987
- 1987-03-30 US US07/031,456 patent/US4800579A/en not_active Expired - Lifetime
- 1987-03-30 KR KR1019870002953A patent/KR910002309B1/ko not_active Expired
- 1987-03-31 EP EP87104703A patent/EP0239977B1/en not_active Expired - Lifetime
- 1987-03-31 DE DE8787104703T patent/DE3780844T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62230053A (ja) | 1987-10-08 |
| DE3780844T2 (de) | 1993-02-04 |
| EP0239977A3 (en) | 1989-11-02 |
| KR870009588A (ko) | 1987-10-27 |
| EP0239977B1 (en) | 1992-08-05 |
| KR910002309B1 (ko) | 1991-04-11 |
| EP0239977A2 (en) | 1987-10-07 |
| US4800579A (en) | 1989-01-24 |
| DE3780844D1 (de) | 1992-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012801B1 (ko) | 2개의 샘플 홀드 회로를 사용한 리플 제거 위상 검출기 | |
| JPH0457125B2 (ja) | ||
| US4528684A (en) | Charge-coupled device output circuit | |
| US3676711A (en) | Delay line using integrated mos circuitry | |
| US4542304A (en) | Switched capacitor feedback sample-and-hold circuit | |
| JP2591066B2 (ja) | アナログスイッチ回路 | |
| US4071775A (en) | Charge coupled differential amplifier for transversal filter | |
| IE900490L (en) | Integrated circuit | |
| KR970001307B1 (ko) | 전압증폭회로 | |
| JP3869010B2 (ja) | 電流メモリ | |
| KR960001302B1 (ko) | 지연 회로용 판독 회로 | |
| JPH0515064B2 (ja) | ||
| EP0810730B1 (en) | Analog FIFO memory | |
| JPS6112408B2 (ja) | ||
| US4151429A (en) | Differential charge sensing circuit for MOS devices | |
| JPH08335864A (ja) | Ｍｏｓアナログスイッチ | |
| JPH02302999A (ja) | サンプルホールド回路 | |
| JP3991350B2 (ja) | スイッチトキャパシタ回路 | |
| JP2553620B2 (ja) | Ｍｏｓ型サンプルホールドドライバー装置 | |
| JPS6152018A (ja) | スイツチドキヤパシタ回路 | |
| JPS58111194A (ja) | 半導体装置 | |
| KR100202178B1 (ko) | 스위치드 커패시터 | |
| SU1474745A1 (ru) | Устройство выборки-хранени | |
| SU1465999A1 (ru) | Электронный ключ | |
| JPH0263299B2 (ja) |