JPH0516664B2 - - Google Patents
Info
- Publication number
- JPH0516664B2 JPH0516664B2 JP21838086A JP21838086A JPH0516664B2 JP H0516664 B2 JPH0516664 B2 JP H0516664B2 JP 21838086 A JP21838086 A JP 21838086A JP 21838086 A JP21838086 A JP 21838086A JP H0516664 B2 JPH0516664 B2 JP H0516664B2
- Authority
- JP
- Japan
- Prior art keywords
- marking
- unit element
- pattern
- defective
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000002950 deficient Effects 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000003550 marker Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 239000008188 pellet Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 238000010330 laser marking Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にレ
ーザーマーカー装置を用いた半導体装置の製造方
法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a semiconductor device, and particularly to a method for manufacturing a semiconductor device using a laser marker device.
従来、ICの組立工程においては良品ペレツト
のみを用いるため、事前に不良品ペレツトの除去
を行つている。この不良品ペレツトに対する除去
は、ペレツトに切離す前のウエーハ状態におい
て、半導体素子を集積して一機能を達成しかつス
クライブ線で囲まるれ各単位素子領域(以下単に
単位素子領域と称す)のパターンにレーザーマー
キングを行い、それを光学的手段により選別し除
去しているが、レーザーマーキングする際に前記
単位素子領域面のどのパターン及びどこの領域に
打刻するかについては、特に定つたものはなく、
品種毎に適当な位置に小さなマーキングをしてい
た。
Conventionally, only good pellets are used in the IC assembly process, so defective pellets are removed in advance. This removal of defective pellets involves integrating semiconductor elements to achieve a single function in the wafer state before cutting into pellets, and forming each unit element area (hereinafter simply referred to as unit element area) surrounded by scribe lines. Laser marking is performed on a pattern, and it is selected and removed by optical means. However, when laser marking is performed, there are no particular rules regarding which pattern and which area on the surface of the unit element area is to be engraved. Not,
Small markings were placed at appropriate locations for each variety.
例えば、電源ライン等の配線幅の太いパターン
にマーキングをしたり、または信号ライン等の配
線幅の細いパターンにマーキングをしている。 For example, markings are made on patterns with wide wiring widths such as power supply lines, or markings are made on patterns with narrow wiring widths such as signal lines.
前者の配線幅の太いパターンにマーキングする
場合は、金属材料の熱伝導率が大きいため、レー
ザー光線のエネルギーが熱に変換されても周辺に
放散されてしまい、マーキング跡は小さいものと
なつてしまう。 In the former case, when marking a pattern with a wide wiring width, the thermal conductivity of the metal material is high, so even if the energy of the laser beam is converted into heat, it is dissipated to the surrounding area, resulting in a small marking mark.
また後者の配線幅の小さいパターンにマーキン
グする場合については、第2図a,bを参照して
説明する。 The latter case of marking a pattern with a small wiring width will be explained with reference to FIGS. 2a and 2b.
第2図a,bはそれぞれ単位素子領域の部分平
面図およびY−Y′線断面図である。 FIGS. 2a and 2b are a partial plan view and a sectional view taken along the line Y--Y' of the unit element region, respectively.
半導体基板11上に厚さがほぼ1μmのシリコ
ン酸化膜12を形成し、その上に信号ラインとな
る厚さがほぼ2μmの金属層パターン13を形成
している。ここで、前記単位素子領域が不良品と
判定されたときは、レーザーマーカー装置(図示
省略)からレーザー光線を照射しマーキング跡1
4をつけパターン13を破断する。実際の半導体
基板11に対するレーザー光線の照射面積は点線
で示す直径が200μm程度の照射領域15になる
が、シリコン酸化膜12は透明のためレーザー光
線は透過してしまう。 A silicon oxide film 12 with a thickness of approximately 1 μm is formed on a semiconductor substrate 11, and a metal layer pattern 13 with a thickness of approximately 2 μm, which will serve as a signal line, is formed thereon. Here, when the unit element area is determined to be defective, a laser beam is irradiated from a laser marker device (not shown) to mark the marking mark 1.
4 and break pattern 13. The actual irradiation area of the laser beam on the semiconductor substrate 11 is an irradiation area 15 with a diameter of about 200 μm as shown by the dotted line, but since the silicon oxide film 12 is transparent, the laser beam passes through it.
要するに、マーキング跡14以外に照射される
レーザー光線はその下の半導体基板11に吸収さ
れマーキング跡14は小さくなる。従つて、通常
のエネルギーのレーザー光線でマーキングする場
合は、信号ラインが適当に密集している領域を品
種毎に選択してマーキングしていた。 In short, the laser beam irradiated onto areas other than the marking trace 14 is absorbed by the semiconductor substrate 11 below, and the marking trace 14 becomes smaller. Therefore, when marking with a laser beam of normal energy, an area where signal lines are appropriately concentrated is selected and marked for each product type.
次に、上述のマーキングされている不良の単位
素子領域を除去するときは、光学的にマーキング
跡を検出する方法が採用されはじめているが、現
在の段階では不良な単位素子領域の全面を識別す
るだけの能力はなく限られた小領域についてのみ
マーキングの有無の判定が行われているにすぎな
い。 Next, when removing the marked defective unit element area mentioned above, a method of optically detecting the marking trace is beginning to be adopted, but at the current stage, the entire surface of the defective unit element area is identified. However, the presence or absence of markings is only determined in a limited small area.
上述した従来の不良な単位素子領域の除去のた
めのマーキングは、パターンの熱伝導率やシリコ
ン酸化膜の光透過性の技術的問題があり、パター
ンの大小いづれの場合もマーキング跡は小さくな
り、光学的にマーキング跡を検出するとき不確実
になるという欠点がある。
The above-mentioned conventional marking for removing defective unit element regions has technical problems with the thermal conductivity of the pattern and the light transmittance of the silicon oxide film, and the marking marks are small regardless of the size of the pattern. There is a drawback that there is uncertainty when detecting marking traces optically.
特に、拡散用のパターンを共通に設け配線用の
パターンのみを異ならせるマスタースライス方式
の集積回路において、全品種についてレーザーマ
ーキングする位置を同一にすることが望ましい。
しかしながら、現在の集積回路の配線構造は品種
によつて異なり、マーキング位置を固定した場合
には品種によりそこに電源ラインがあつたり絶縁
膜だけであつたりする。この様な場合には、前述
のとおりマーキングの大きさは小さく不安定にな
り、通常のパワーのレーザーマーカー装置ではマ
ーキングが不可能になるという欠点がある。 In particular, in a master slice type integrated circuit in which a common diffusion pattern is provided and only the wiring pattern is different, it is desirable to make the laser marking position the same for all products.
However, the wiring structure of current integrated circuits differs depending on the product type, and when the marking position is fixed, depending on the product type, there may be a power supply line there or only an insulating film. In such a case, as described above, the size of the marking becomes small and unstable, and there is a drawback that marking cannot be performed using a laser marker device of normal power.
本発明の目的は、従来のかかる不良な単位素子
領域にマーキングを施しそれを良品と区別し除去
するにあたり、通常のパワーのレーザーマーカー
装置を用いてもマーキングの大きさを大きでき確
実に不良な単位素子領域の除去を行う半導体装置
の製造方法を提供することにある。 It is an object of the present invention to increase the size of markings and to ensure that defective areas are marked even when using a laser marker device with normal power, in order to distinguish such defective unit element areas from conventional markings and remove them from non-defective units. An object of the present invention is to provide a method for manufacturing a semiconductor device in which a unit element region is removed.
本発明の半導体装置の製造方法は、半導体素子
を集積して一機能を達成しかつスクライブ線で囲
まれる単位素子領域を複数個有する半導体基板上
に絶縁膜を被覆する工程と、前記絶縁膜上に配線
用の金属膜パターンと前記絶縁膜とが小面積単位
で局部的に混在し集中して形成する工程と、不良
の前記単位素子領域の場合のみ前記金属膜パター
ン上にレーザーマーカー装置からのレーザー光線
を照射しマーキングする工程と、前記マーキング
した跡を光学的に識別し不良品として選別する工
程とを含んで構成される。
A method for manufacturing a semiconductor device according to the present invention includes the steps of: coating an insulating film on a semiconductor substrate having a plurality of unit element regions surrounded by scribe lines and integrating semiconductor elements to achieve one function; A process of forming a metal film pattern for wiring and the insulating film in a locally mixed and concentrated manner in small area units; The method includes a step of marking by irradiating a laser beam, and a step of optically identifying the marking trace and selecting it as a defective product.
次に、本発明の実施例について図面を参照して
説明する。
Next, embodiments of the present invention will be described with reference to the drawings.
第1図a,bは本発明の一実施例を説明するた
めの不良な単位素子領域の一部の平面図およびX
−X′線断面図である。 FIGS. 1a and 1b are a plan view of a part of a defective unit element region and an X
-X' line sectional view.
第1図a,bにおいて、半導体基板1の上に絶
縁膜としてシリコン酸化膜2を形成することは従
来と同じであるが、本実施例においてはこのシリ
コン酸化膜2上に配線に使用する金属膜パターン
3を小面積単位で局部的に集中し金属膜パターン
3とシリコン酸化膜2とが混在してスリツト状に
なるように形成する。 In FIGS. 1a and 1b, forming a silicon oxide film 2 as an insulating film on a semiconductor substrate 1 is the same as in the conventional method, but in this embodiment, a metal used for wiring is formed on this silicon oxide film 2. The film pattern 3 is locally concentrated in small area units, and the metal film pattern 3 and the silicon oxide film 2 are formed in a slit-like manner.
この様な構造にすると、不良な単位素子領域の
金属膜パターン3にレーザー光線を照射したとき
そのパワーはペレツト表面の各金属膜パターン3
上で熱に変換される。その熱はパターンの幅が狭
いため容易には周囲に放散されずに各金属膜パタ
ーン3の近傍のシリコン酸化膜2を一緒に溶融し
マーキング跡4をつくる。 With this structure, when the metal film pattern 3 in the defective unit element region is irradiated with a laser beam, the power is equal to that of each metal film pattern 3 on the pellet surface.
is converted into heat at the top. Since the width of the pattern is narrow, the heat is not easily dissipated to the surroundings, and melts the silicon oxide film 2 in the vicinity of each metal film pattern 3, thereby creating a marking mark 4.
次に、選別工程において、光学的判定装置(図
示省略)により単位素子領域のマーキング跡4を
識別し不良品と判定する。 Next, in the sorting step, the marking traces 4 in the unit element area are identified by an optical determination device (not shown) and determined to be a defective product.
このように、不良な単位素子領域に大きなマー
キング跡4が設けられると、選別工程において通
常の光学的判定装置により容易に識別し不良品と
判定できるので、切離された不良な単位素子領域
を良品扱いしてしまうことも解消される。 In this way, if a large marking trace 4 is provided on a defective unit element region, it can be easily identified and determined as a defective product by a normal optical judgment device in the sorting process, so that the separated defective unit element region can be easily identified and judged as a defective product. This also eliminates the problem of treating products as non-defective products.
なお、上記実施例において説明した金属膜パタ
ーンを配線用金属膜パターンとして説明したが、
集積回路の信号線と兼用であつてもよい。 Note that although the metal film pattern described in the above embodiment was explained as a metal film pattern for wiring,
It may also be used as a signal line of an integrated circuit.
また金属膜パターンは線状だけでなく点状に散
在させてもよい。 Further, the metal film pattern may be scattered not only in a linear pattern but also in a dotted pattern.
要するに、レーザ光線の照射面積に比べ、金属
膜パターンとシリコン酸化膜とが小面積単位で局
部的に混在して集中していればよい。 In short, it is sufficient that the metal film pattern and the silicon oxide film are locally mixed and concentrated in small area units compared to the area irradiated with the laser beam.
以上説明したように、本発明はウエーハ上の各
単位素子領域に配線用金属膜パターンとシリコン
酸化膜とが小面積単位で局部的に混在して集中す
るように設けることにより、小容量パワーのレー
ザーマーカー装置でも一定した大きさのマーキン
グ跡を打刻でき、不良な単位素子領域に対する安
定した光学的読取りを達成できる半導体装置の製
造方法を得られる効果がある。
As explained above, the present invention provides a wiring metal film pattern and a silicon oxide film in each unit element region on a wafer so that they are locally mixed and concentrated in small area units, thereby achieving low capacity power. Even with a laser marker device, marking traces of a constant size can be engraved, and there is an effect that a method for manufacturing a semiconductor device can be obtained in which stable optical reading of defective unit element regions can be achieved.
第1図a,bは本発明の一実施例を説明するた
めの不良な単位素子領域の一部の平面図およびX
−X′専断面図、第2図a,bは従来の不良な単
位素子領域の一部の平面図およびY−Y′線断面
図である。
1……半導体基板、2……シリコン酸化膜、3
……金属膜パターン、4……マーキング跡。
FIGS. 1a and 1b are a plan view of a part of a defective unit element region and an X
-X' exclusive cross-sectional view, and FIGS. 2a and 2b are a plan view and a YY' line cross-sectional view of a part of a conventional defective unit element region. 1...Semiconductor substrate, 2...Silicon oxide film, 3
...Metal film pattern, 4...Marking traces.
Claims (1)
クライブ線で囲まれる単位素子領域を複数個有す
る半導体基板上に絶縁膜を被覆する工程と、前記
絶縁膜上に配線用の金属膜パターンと前記絶縁膜
とが小面積単位で局部的に混在し集中して形成す
る工程と、不良の前記単位素子領域の場合のみ前
記金属パターン上にレーザーマーカー装置からの
レーザ光線を照射しマーキングする工程と、前記
マーキングした跡を光学的に識別し不良品として
選別する工程とを含むことを特徴とする半導体装
置の製造方法。1. A step of coating an insulating film on a semiconductor substrate having a plurality of unit element regions surrounded by scribe lines, which integrates semiconductor elements to achieve one function, and coating a metal film pattern for wiring on the insulating film with the a step of forming an insulating film locally mixed and concentrated in small area units; a step of irradiating and marking the metal pattern with a laser beam from a laser marker device only in the case of the defective unit element region; A method for manufacturing a semiconductor device, comprising the step of optically identifying the marking trace and selecting it as a defective product.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21838086A JPS6373535A (en) | 1986-09-16 | 1986-09-16 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21838086A JPS6373535A (en) | 1986-09-16 | 1986-09-16 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6373535A JPS6373535A (en) | 1988-04-04 |
| JPH0516664B2 true JPH0516664B2 (en) | 1993-03-05 |
Family
ID=16718990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21838086A Granted JPS6373535A (en) | 1986-09-16 | 1986-09-16 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6373535A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2728104A1 (en) * | 1994-12-09 | 1996-06-14 | Sgs Thomson Microelectronics | METHOD OF MARKING CIRCUITS INTEGRATED WITH A LASER, AND MARKING APPARATUS THEREFOR |
-
1986
- 1986-09-16 JP JP21838086A patent/JPS6373535A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6373535A (en) | 1988-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008384B1 (en) | Identification method of semiconductor wafer having bar code pattern formed and manufacturing method of semiconductor device | |
| US6127069A (en) | Method of visually inspecting positioning of a pattern on a substrate | |
| JPS6240700B2 (en) | ||
| JPH0516664B2 (en) | ||
| US6180953B1 (en) | Cut and blast defect to avoid chrome roll over annealing | |
| US6207330B1 (en) | Formation of punch inspection masks and other devices using a laser | |
| JP3434593B2 (en) | Method for manufacturing semiconductor device | |
| JPH07221414A (en) | Semiconductor circuit board | |
| JPH0241423B2 (en) | ||
| JPH04142760A (en) | Manufacture of hybrid integrated circuit | |
| US4410580A (en) | Semiconductor wafer | |
| JP2964522B2 (en) | Semiconductor wafer, method of manufacturing the same, and method of selecting semiconductor chips | |
| JPH0770453B2 (en) | Method for manufacturing semiconductor device | |
| JPS6148252B2 (en) | ||
| JPS63288009A (en) | Wafer and wafer processing process control method | |
| JPS6343392A (en) | Manufacture of circuit board | |
| JPS63306635A (en) | Method of marking semiconductor chip | |
| JP3279296B2 (en) | Semiconductor device | |
| JPS61196513A (en) | Manufacture of semiconductor device | |
| JP3279295B2 (en) | Semiconductor device wiring cutting method | |
| JPH0817150B2 (en) | Positioning method for semiconductor manufacturing equipment | |
| JPS63237430A (en) | Integrated circuit device | |
| JPS60136360A (en) | Pellet | |
| JPS62298133A (en) | semiconductor substrate | |
| JPS61256646A (en) | How to sort semiconductor pellets |