JPH0516685B2 - - Google Patents
Info
- Publication number
- JPH0516685B2 JPH0516685B2 JP59258034A JP25803484A JPH0516685B2 JP H0516685 B2 JPH0516685 B2 JP H0516685B2 JP 59258034 A JP59258034 A JP 59258034A JP 25803484 A JP25803484 A JP 25803484A JP H0516685 B2 JPH0516685 B2 JP H0516685B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- mode
- variable frequency
- frequency
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 10
- 230000010355 oscillation Effects 0.000 claims description 5
- 230000000694 effects Effects 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000737 periodic effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高安定度を有し、FM変調を容易に
できる標準信号発生装置等に利用できる周波数可
変発振装置に関する。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a variable frequency oscillation device that has high stability and can be used in standard signal generators and the like that can facilitate FM modulation.
従来の技術
第3図は従来の周波数可変発振装置を示してい
る。以下にこの従来例の構成について第3図とと
もに説明する。第3図において、1は周波数可変
発振器であり、この周波数可変発振器1は可変容
量ダイオード1aとコイル1bとの共振周波数で
発振し、直流バイアス電圧の変化により可変容量
ダイオード1aの容量が変化し、発振周波数を変
え、出力端子A1cより出力する。また出力端子
B1dは、可変分周器2の入力端子2aに接続さ
れている。可変分周器2は入力端子2aの信号を
3の周波数設定回路で設定した周波数に応じて分
周し、出力端子2cから比較信号を出力し、6の
位相比較器の入力端子6aに接続されている。周
波数設定回路3は、設定された周波数に応じてデ
イジタル制御信号を送出するもので、可変分周器
2の設定端子2bに接続されている。4は高精度
水晶発振器で5の固定分周器の入力端子5aに接
続されている。5の固定分周器は、高精度水晶発
振器4の信号をあらかじめ決められた分周比に分
周し、6の位相比較器の入力端子6bへ出力端子
5bより基準信号を出力する。6の位相比較器は
固定分周器5からの基準信号と可変発振器2から
の比較信号との位相を比較し、位相が一致すれば
無信号、位相が異なれば誤差信号を出力する。7
は演算増幅器A1、抵抗器R1,R2、コンデン
サC1からなる積分器Aで、パルス状の前記誤差
信号を平滑する。8は前記積分器A7で平滑が不
十分な分をさらに平滑し、周波数可変発振器1の
可変容量ダイオード1aに加わる制御信号が、十
分に直流電圧に近い信号とするものである。Prior Art FIG. 3 shows a conventional variable frequency oscillator. The configuration of this conventional example will be explained below with reference to FIG. 3. In FIG. 3, 1 is a variable frequency oscillator, and this variable frequency oscillator 1 oscillates at the resonance frequency of the variable capacitance diode 1a and the coil 1b, and the capacitance of the variable capacitance diode 1a changes as the DC bias voltage changes. Change the oscillation frequency and output from the output terminal A1c. Further, the output terminal B1d is connected to the input terminal 2a of the variable frequency divider 2. The variable frequency divider 2 divides the signal at the input terminal 2a according to the frequency set by the frequency setting circuit 3, outputs a comparison signal from the output terminal 2c, and is connected to the input terminal 6a of the phase comparator 6. ing. The frequency setting circuit 3 sends out a digital control signal according to a set frequency, and is connected to the setting terminal 2b of the variable frequency divider 2. A high-precision crystal oscillator 4 is connected to an input terminal 5a of a fixed frequency divider 5. The fixed frequency divider 5 divides the signal of the high-precision crystal oscillator 4 to a predetermined frequency division ratio, and outputs a reference signal from the output terminal 5b to the input terminal 6b of the phase comparator 6. A phase comparator 6 compares the phases of the reference signal from the fixed frequency divider 5 and the comparison signal from the variable oscillator 2, and outputs no signal if the phases match, and outputs an error signal if the phases differ. 7
is an integrator A consisting of an operational amplifier A1, resistors R1 and R2, and a capacitor C1, which smoothes the pulsed error signal. 8 further smooths the insufficient smoothing by the integrator A7, so that the control signal applied to the variable capacitance diode 1a of the variable frequency oscillator 1 becomes a signal sufficiently close to the DC voltage.
9はFMモード設定器でFM変調をかけた信号
を必要とするときに操作すると、11の切換器を
制御し、10のFM変調用信号部からのオーデイ
オ周波数を、前記可変容量ダイオード1aを駆動
している直流電圧に重畳させて、FM変調波を出
力端子1cより得るものである。 9 is an FM mode setting device which, when operated when an FM modulated signal is required, controls the switch 11 and uses the audio frequency from the FM modulation signal section 10 to drive the variable capacitance diode 1a. The FM modulated wave is obtained from the output terminal 1c by superimposing it on the current DC voltage.
次に上記従来例の動作について説明する。第3
図において、周波数設定回路3に所望周波数が設
定されると、周波数設定回路3からは可変分周器
2の設定端子2bへ固定分周器5で高精度水晶発
振器4の信号を分周した基準信号と所望周波数信
号を分周した比較信号との周期が一致するような
分周比を設定するようなデイジタル制御信号が送
出されることにより、可変分周器2からは比較信
号が出力される。位相比較器6では、上記基準信
号と比較信号の位相を比較し、位相が異なればパ
ルス状の誤差信号を積分器A7に出力する。 Next, the operation of the above conventional example will be explained. Third
In the figure, when the desired frequency is set in the frequency setting circuit 3, the frequency setting circuit 3 sends the reference signal to the setting terminal 2b of the variable frequency divider 2 by dividing the frequency of the signal from the high-precision crystal oscillator 4 using the fixed frequency divider 5. A comparison signal is output from the variable frequency divider 2 by sending a digital control signal that sets a frequency division ratio such that the frequency of the signal and a comparison signal obtained by dividing the desired frequency signal match. . The phase comparator 6 compares the phases of the reference signal and the comparison signal, and if the phases are different, outputs a pulse-like error signal to the integrator A7.
上記誤差信号は、積分器A7と低域濾波器8で
十分に平滑され、直流電圧成分にした信号となり
周波数可変発振器1の可変容量ダイオード1aに
加わることにより、容量を変化させて発振周波数
を制御する。これを繰返すことにより、1cの出
力端子から、所望周波数に収束した信号を出力す
る。 The above error signal is sufficiently smoothed by the integrator A7 and the low-pass filter 8, becomes a DC voltage component signal, and is applied to the variable capacitance diode 1a of the variable frequency oscillator 1, thereby changing the capacitance and controlling the oscillation frequency. do. By repeating this, a signal converged to the desired frequency is output from the output terminal 1c.
発明が解決しようとする問題点
しかしながら、周波数可変発振装置は一般に
FM変調をかけるモードとFM変調をかけないモ
ード(例えばAM変調や無変調)の両方を備えて
おり、上記従来例のように位相同期制御だけで、
可変周波数発振回路を制御しようとすると、
位相同期ループの安定度を高くするために
は、積分器A7の利得を高く、時定数を大きく
しなければならないので、所望周波数に収束す
る応答速度が遅くなる欠点。Problems to be solved by the invention However, variable frequency oscillators are generally
It has both a mode that applies FM modulation and a mode that does not apply FM modulation (for example, AM modulation or no modulation), and like the conventional example above, only phase synchronization control is required.
When trying to control a variable frequency oscillator circuit, in order to increase the stability of the phase-locked loop, the gain and time constant of integrator A7 must be increased, so the response speed to converge to the desired frequency is slow. A drawback.
位相同期ループのため、周波数が一致しても
位相が一致するまで誤差信号を出し続けるため
に、FM変調(Sに相当)をオフにし、ノイズ
(Nに相当)を測定するS/N測定において、
ノイズに誤差信号によるFM性ノイズが加わる
ため、誤差信号量の減少とともにノイズレベル
も下がることになるので、ノイズレベルが安定
になりS/N測定ができるまでに要する時間が
長くなる欠点。 Due to the phase-locked loop, even if the frequencies match, the error signal continues to be output until the phases match, so in S/N measurement, FM modulation (equivalent to S) is turned off and noise (equivalent to N) is measured. ,
Since the FM noise caused by the error signal is added to the noise, the noise level also decreases as the error signal amount decreases, so the disadvantage is that it takes a long time until the noise level becomes stable and S/N measurement can be performed.
という。上記二つの大きな欠点があつた。That's what it means. There were two major drawbacks mentioned above.
本発明は、上記従来例の欠点を除去するもので
あり、FM変調をかけないモードでは、位相同期
制御の長所である高い周波数安定度を持ち、従来
例よりも早い応答速度で所望周波数に収束し、か
つ、FM変調をかけるモードで使用するときには
周期比較制御の長所である周波数制御に起因する
FM性のノイズレベルの早い安定性(位相同期制
御に比べて)が得られることを目的とするもので
ある。 The present invention eliminates the drawbacks of the conventional example, and in a mode without FM modulation, has high frequency stability, which is an advantage of phase synchronization control, and converges on the desired frequency with a faster response speed than the conventional example. However, when used in a mode that applies FM modulation, due to frequency control, which is an advantage of period comparison control.
The objective is to achieve faster stability of the FM noise level (compared to phase synchronization control).
問題を解決するための手段
本発明は、上記目的を達成するために、FM変
調をかけないモードのときには、収束周波数の近
傍までを周期同期制御で引込み、そこからは位相
同期制御に切り換え、またFM変調をかけるモー
ドのときには、周期同期制御に切換えるという構
成にしたものである。Means for Solving the Problem In order to achieve the above object, the present invention uses period synchronization control to pull in the vicinity of the convergence frequency when in a mode in which FM modulation is not applied, and then switches to phase synchronization control. The configuration is such that when the mode is in which FM modulation is applied, the control is switched to period synchronous control.
作 用
本発明は、上記構成によりFM変調以外のモー
ドでは、基準の高精度水晶発振回路と同等の周波
数安定度を持ち、かつ従来よりも早い応答速度で
収束し、そしてFM変調のモードでは基準の高精
度水晶発振回路とほぼ同等の安定度を持ち、位相
同期制御よりも早く、FM変調のS/N測定がで
きる効果を得ることとなる。Effects Due to the above configuration, the present invention has frequency stability equivalent to that of a standard high-precision crystal oscillator circuit in modes other than FM modulation, converges at a faster response speed than conventional ones, and in FM modulation mode, It has almost the same stability as a high-precision crystal oscillator circuit, and has the effect of being able to measure the S/N of FM modulation faster than phase synchronization control.
実施例
以下に本発明の一実施例の構成について、図面
とともに説明する。第1図は本発明の一実施例に
おける周波数可変発振装置の回路ブロツク図、第
2図は同実施例の信号波形図である。第1図にお
いて、従来例と同一機能のブロツクには同一番号
を付与してある。誤差量検出回路12は、抵抗器
R5とコンデンサC3で誤差信号を低域濾波し、
C−MOSゲートU1のスレツシユホールドレベ
ルを利用し、所定のパルス幅以上のときにスイツ
チ制御回路13とリセツト信号制御器15に制御
信号を送るものである。Embodiment The configuration of an embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit block diagram of a variable frequency oscillator according to an embodiment of the present invention, and FIG. 2 is a signal waveform diagram of the same embodiment. In FIG. 1, blocks having the same functions as those of the conventional example are given the same numbers. The error amount detection circuit 12 low-pass filters the error signal using a resistor R5 and a capacitor C3.
The threshold level of the C-MOS gate U1 is used to send a control signal to the switch control circuit 13 and the reset signal controller 15 when the pulse width exceeds a predetermined pulse width.
スイツチ制御回路13はゲート回路と、J・K
フリツプフロツプとコンパレータで構成されてお
り、誤差量検出回路12とFMモード/他モード
切換器17との信号で、スイツチ回路A14に制
御信号を送出する。スイツチ回路A14は周期同
期ループのときは閉じて、積分器B16の利得を
小さくし、位相同期ループのときは逆の動作とな
り、それぞれ安定なループ状態になるように動作
する。リセツト信号制御器15はFMモード/他
モード切換器17の制御信号により、FMモード
のときはリセツト信号は送出しつづけ、他モード
のときは誤差量検出回路12の出力信号が出てい
る間はリセツト信号を送出し、前記出力信号が無
くなると、リセツト信号の送出をとめる。積分器
B16は、演算増幅器A1の利得が切換えられる
ようになつている。17はFMモード/他モード
切換器でリセツト信号制御器15と誤差量検出回
路12と切換器11を制御する。 The switch control circuit 13 includes a gate circuit and a J.K.
It is composed of a flip-flop and a comparator, and sends a control signal to the switch circuit A14 using signals from the error amount detection circuit 12 and the FM mode/other mode switch 17. The switch circuit A14 is closed when a period-locked loop is in effect, reducing the gain of the integrator B16, and operates in the opposite manner when a phase-locked loop is in effect, each operating in a stable loop state. The reset signal controller 15 continues to send out the reset signal in accordance with the control signal from the FM mode/other mode switch 17 in the FM mode, and as long as the output signal of the error amount detection circuit 12 is output in the other mode. A reset signal is sent out, and when the output signal disappears, the sending out of the reset signal is stopped. The integrator B16 is configured so that the gain of the operational amplifier A1 can be switched. Reference numeral 17 denotes an FM mode/other mode switch which controls the reset signal controller 15, the error amount detection circuit 12, and the switch 11.
次に上記実施例の動作について説明する。第1
図および第2図において操作者がFMモード以外
の他モードで設定周波数を変えると、FMモー
ド/他モード切換器17は他モードを指定し17
a、従来例と同様に位相比較器6からは周波数誤
差に比例したパルス幅を持つ誤差信号16aを出
力する。誤差量検出回路12はFMモード/他モ
ード切換器17の信号17aでC−MOSゲート
U1がオンするので、抵抗器R5とコンデンサC
3で定まる所定のパルス幅以上のときにスイツチ
制御回路13に出力信号12bを送る。スイツチ
制御回路13はスイツチ回路A14を閉じて、演
算増幅器A1の利得を小さくする16b。FMモ
ード/他モード切換器17は、リセツト信号制御
器15にも制御信号17aを送出し、誤差量検出
回路12が出力信号12bを出し続ける間は、リ
セツト信号制御器15がリセツト信号15aを送
出するように働く。このリセツト信号15aによ
り可変分周器3と固定分周器5はリセツトされ、
同期がとれた状態で動作する。この状態では位相
比較器6は周期比較器として動作する16a。こ
の結果、誤差量検出回路12で設定したパルス幅
に相当する周波数誤差範囲までは位相同期よりも
早く到達する。誤差量検出回路12で設定したパ
ルス幅以下になると、スイツチ制御回路13は逆
の動作をし、リセツト信号制御器15もリセツト
信号15aの送出を停止することにより位相同期
ループ状態となり、高精度水晶発振器4の安定性
と同等の安定性を持つて、設定周波数に収束す
る。この結果、位相同期ループだけで収束するの
に比べ、同等の安定性を保つて早く収束する利点
がある。 Next, the operation of the above embodiment will be explained. 1st
In Figures 1 and 2, when the operator changes the set frequency in a mode other than FM mode, the FM mode/other mode switch 17 specifies the other mode.
a. Similar to the conventional example, the phase comparator 6 outputs an error signal 16a having a pulse width proportional to the frequency error. In the error amount detection circuit 12, the C-MOS gate U1 is turned on by the signal 17a of the FM mode/other mode switch 17, so the resistor R5 and the capacitor C are turned on.
3, the output signal 12b is sent to the switch control circuit 13. The switch control circuit 13 closes the switch circuit A14 and reduces the gain of the operational amplifier A1 16b. The FM mode/other mode switch 17 also sends a control signal 17a to the reset signal controller 15, and while the error amount detection circuit 12 continues to output the output signal 12b, the reset signal controller 15 sends out the reset signal 15a. Work like you do. The variable frequency divider 3 and fixed frequency divider 5 are reset by this reset signal 15a.
Operate in a synchronized state. In this state, the phase comparator 6 operates as a period comparator 16a. As a result, the frequency error range corresponding to the pulse width set by the error amount detection circuit 12 is reached earlier than in phase synchronization. When the pulse width becomes equal to or less than the pulse width set by the error amount detection circuit 12, the switch control circuit 13 operates in the opposite direction, and the reset signal controller 15 also stops sending out the reset signal 15a, entering a phase-locked loop state, and the high-precision crystal The frequency converges to the set frequency with stability equivalent to that of the oscillator 4. As a result, compared to convergence using only a phase-locked loop, there is an advantage that it converges faster while maintaining the same stability.
次に操作者がFMモードで設定周波数を変える
と、17のFMモード/他モード切換器は、FM
モードを指定する制御信号を送出し、リセツト信
号制御器15はリセツト信号を送出し続けるよう
になると同時に、スイツチ制御回路13を制御
し、スイツチ回路A14を閉じさせて、積分器C
の利得を小さくさせ、周期制御ループを安定化さ
せる。また切換器11も制御し、FM変調用信号
部10のオーデイオ信号が、可変容量ダイオード
1aをドライブする直流電圧に重畳させるように
動作する。リセツト信号が送出されることによ
り、可変分周器3と固定分周器5は同期がとれ、
6は周期比較器として動作し、周波数を制御す
る。 Next, when the operator changes the set frequency in FM mode, the 17 FM mode/other mode switch will switch to FM mode.
A control signal specifying the mode is sent out, and the reset signal controller 15 continues sending out the reset signal, and at the same time controls the switch control circuit 13 to close the switch circuit A14 and close the integrator C.
This reduces the gain of the periodic control loop and stabilizes the periodic control loop. It also controls the switch 11 and operates so that the audio signal of the FM modulation signal section 10 is superimposed on the DC voltage that drives the variable capacitance diode 1a. By sending the reset signal, the variable frequency divider 3 and fixed frequency divider 5 are synchronized,
6 operates as a period comparator and controls the frequency.
発明の効果
本発明は、上記実施例より明らかなようにFM
変調をかけないモードのときには、収束周波数の
近傍までを周期同期制御で引込み、そこからは位
相同期制御に切り換え、またFM変調をかけるモ
ードのときには、周期同期制御に切換えるという
構成にしたので、FM変調をかけないモードでは
基準の高精度水晶発振回路と同等の周波数安定度
を持ち、そしてFM変調のモードでは基準の高精
度水晶発振回路と同等の安定度を持ち、位相同期
制御よりも早くFM変調のS/N測定ができると
いう効果を有する。Effects of the Invention As is clear from the above embodiments, the present invention provides FM
When in the mode where no modulation is applied, the frequency is pulled in to the vicinity of the convergence frequency using periodic synchronous control, and from there it switches to phase synchronous control, and when the mode applies FM modulation, it switches to periodic synchronous control. In the non-modulated mode, it has the same frequency stability as the standard high-precision crystal oscillator circuit, and in the FM modulation mode, it has the same stability as the standard high-precision crystal oscillator circuit, and the FM This has the effect of making it possible to measure the S/N of modulation.
第1図は本発明の一実施例における周波数可変
発振装置のブロツク図、第2図は同実施例の信号
波形図、第3図は従来の周波数可変発振装置のブ
ロツク図である。
1……周波数可変発振器、3……周波数設定回
路、2……可変分周器、4……高精度水晶発振
器、5……固定分周器、6……位相比較器、7…
…積分器A、8……低域濾波器、9……FMモー
ド設定器、10……FM変調用信号部、11……
切換器、12……誤差量検出回路、13……スイ
ツチ制御回路、14……スイツチ回路A、15…
…リセツト信号制御器、16……積分器B、17
……FMモード/他モード切換器。
FIG. 1 is a block diagram of a variable frequency oscillator according to an embodiment of the present invention, FIG. 2 is a signal waveform diagram of the same embodiment, and FIG. 3 is a block diagram of a conventional variable frequency oscillator. 1... Frequency variable oscillator, 3... Frequency setting circuit, 2... Variable frequency divider, 4... High precision crystal oscillator, 5... Fixed frequency divider, 6... Phase comparator, 7...
...Integrator A, 8...Low pass filter, 9...FM mode setter, 10...FM modulation signal section, 11...
Switch, 12...Error amount detection circuit, 13...Switch control circuit, 14...Switch circuit A, 15...
...Reset signal controller, 16...Integrator B, 17
...FM mode/other mode switch.
Claims (1)
数可変発振器と、設定された所望の発振周波数に
応じて分周比が可変し、上記周波数可変発振器の
信号を分周する可変分周器と、この可変分周器の
信号および水晶発振回路の基準信号とを比較して
その位相差信号を送出する位相比較器と、制御信
号によりスイツチ回路を切換えて時定数を切換
え、上記周波数可変発振器へ上記制御電圧を送出
する積分器と、FMモードに設定されたときに
FMモード信号を送出するFMモード/他モード
切換器と、上記位相比較器の上記位相差信号を積
分し、所定位相差以上のときに上記積分器の上記
スイツチ回路を時定数が小さくなるように上記制
御信号を送出する誤差量検出回路と、上記FMモ
ード信号を入力したときに上記可変分周器へリセ
ツト信号を送出し続け、上記他モードのときに上
記誤差量検出回路の信号の出ている間のみ、リセ
ツト信号を送出するリセツト信号制御器とを具備
する周波数可変発振装置。1. A variable frequency oscillator whose oscillation frequency changes according to a control voltage, a variable frequency divider whose frequency division ratio changes according to a set desired oscillation frequency, and which divides the signal of the variable frequency oscillator; A phase comparator that compares the signal of the variable frequency divider and a reference signal of the crystal oscillator circuit and sends out a phase difference signal, and a control signal that switches a switch circuit to change the time constant and send the control to the variable frequency oscillator. An integrator that sends out voltage and when set to FM mode
An FM mode/other mode switch that sends out an FM mode signal and the phase difference signal of the phase comparator are integrated, and when the phase difference is greater than a predetermined phase difference, the switch circuit of the integrator is activated so that the time constant becomes small. An error amount detection circuit that sends out the above control signal, and a reset signal that continues to be sent to the variable frequency divider when the above FM mode signal is input, and output of the error amount detection circuit signal when in the other modes. A variable frequency oscillator comprising a reset signal controller that sends out a reset signal only during a period of time.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59258034A JPS61135209A (en) | 1984-12-06 | 1984-12-06 | Frequency variable oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59258034A JPS61135209A (en) | 1984-12-06 | 1984-12-06 | Frequency variable oscillator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61135209A JPS61135209A (en) | 1986-06-23 |
| JPH0516685B2 true JPH0516685B2 (en) | 1993-03-05 |
Family
ID=17314614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59258034A Granted JPS61135209A (en) | 1984-12-06 | 1984-12-06 | Frequency variable oscillator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61135209A (en) |
-
1984
- 1984-12-06 JP JP59258034A patent/JPS61135209A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61135209A (en) | 1986-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61258529A (en) | Frequency synthesizer | |
| JPS5825724A (en) | Wide band frequency synthesizer | |
| JPH0516685B2 (en) | ||
| US4114075A (en) | Rotation control system | |
| US4560950A (en) | Method and circuit for phase lock loop initialization | |
| US4904957A (en) | Servo device for rapidly, and with low noise, locking the frequency and phase of signal to that of an imposed signal | |
| US4242618A (en) | Speed controller for rotary machine | |
| JPH0323717A (en) | Signal generator | |
| JPS59827Y2 (en) | phase synchronized circuit | |
| JPH0531321B2 (en) | ||
| JPS61135228A (en) | Frequency variable oscillator | |
| JPS63174427A (en) | variable frequency oscillator | |
| JPS5936030Y2 (en) | sweep receiver | |
| JPH0752840B2 (en) | RC oscillator | |
| JPS6211081Y2 (en) | ||
| JPH0141229Y2 (en) | ||
| JPH0165527U (en) | ||
| JPH0218583Y2 (en) | ||
| JPH03113537U (en) | ||
| JPH04347954A (en) | Fsk modulator | |
| JPS6390215A (en) | Continuous variable mode pll circuit | |
| JPS6298806A (en) | fm modulator | |
| JPH0339918U (en) | ||
| JPH0359746U (en) | ||
| JPS60218920A (en) | Phase locked circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |