Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0519759B2 - - Google Patents
[go: Go Back, main page]

JPH0519759B2 - - Google Patents

Info

Publication number
JPH0519759B2
JPH0519759B2 JP59160653A JP16065384A JPH0519759B2 JP H0519759 B2 JPH0519759 B2 JP H0519759B2 JP 59160653 A JP59160653 A JP 59160653A JP 16065384 A JP16065384 A JP 16065384A JP H0519759 B2 JPH0519759 B2 JP H0519759B2
Authority
JP
Japan
Prior art keywords
switch
turned
buffer
capacitor
power switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59160653A
Other languages
Japanese (ja)
Other versions
JPS6139189A (en
Inventor
Hisayoshi Ito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP16065384A priority Critical patent/JPS6139189A/en
Publication of JPS6139189A publication Critical patent/JPS6139189A/en
Publication of JPH0519759B2 publication Critical patent/JPH0519759B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Audible And Visible Signals (AREA)
  • Direct Current Feeding And Distribution (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は表示装置に係り、特に、電源スイツチ
投入時における誤表示を防止するようにした表示
装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a display device, and particularly to a display device that prevents erroneous display when a power switch is turned on.

〔従来技術〕[Prior art]

一般に、シーケンサは外部機器から信号を入力
する入力装置を有し、且つ該入力装置は表示手段
を具備しており、上記外部機器から上記入力装置
に信号が入力したときに上記表示手段が点灯して
その旨を表示するようになつている。
Generally, a sequencer has an input device for inputting a signal from an external device, and the input device is equipped with a display means, and the display means lights up when a signal is input from the external device to the input device. It is now possible to display a message to that effect.

第1図は従来技術によるシーケンサの入力装置
を示す。
FIG. 1 shows an input device for a sequencer according to the prior art.

図中、1は電気的絶縁によるスイツチ手段とし
てのフオトカプラで、該フオトカプラ1は発光ダ
イオード2とホトトランジスタ3とから構成さ
れ、該発光ダイオード2には電源4及び外部機器
5のスイツチ6が直列に接続され、上記スイツチ
6がオンしたときに上記ホトトランジスタ3がオ
ンするようになつている。
In the figure, reference numeral 1 denotes a photocoupler as a switching means using electrical insulation. The photocoupler 1 is composed of a light emitting diode 2 and a phototransistor 3. A power source 4 and a switch 6 of an external device 5 are connected in series to the light emitting diode 2. When the switch 6 is turned on, the phototransistor 3 is turned on.

又、7は電源スイツチ8を備えた電源、9はバ
ツフア、10は上記電源スイツチ8とバツフア9
入力側との間に配設された遅延回路で、該遅延回
路10は上記ホトトランジスタ3のコレクタ側に
互いに並列接続された抵抗11,12と、一側が
上記バツフア9入力側に接続され、他側がアース
されたコンデンサ13とから構成されている。
Further, 7 is a power source equipped with a power switch 8, 9 is a buffer, and 10 is the power switch 8 and buffer 9.
The delay circuit 10 includes resistors 11 and 12 connected in parallel to the collector side of the phototransistor 3, one side connected to the input side of the buffer 9, and the other side connected to the input side of the buffer 9. It consists of a capacitor 13 whose side is grounded.

又、14は一側が上記バツフア9出力側に接続
された表示手段としてのLEDで、該LED14の
他側は上記電源スイツチ8に接続されている。
Reference numeral 14 is an LED serving as a display means, one side of which is connected to the output side of the buffer 9, and the other side of the LED 14 is connected to the power switch 8.

次に、このように構成された従来技術による入
力装置の作用について説明する。
Next, the operation of the conventional input device configured as described above will be explained.

先ず、外部機器5のスイツチ6がオフした状態
で電源スイツチ8を投入すると、コンデンサ13
に電荷が蓄積する。然るに、このとき、バツフア
9はHレベルを入力してHレベルを出力する結
果、LED14は消灯状態にある。
First, when the power switch 8 of the external device 5 is turned on with the switch 6 turned off, the capacitor 13
Electric charge accumulates in . However, at this time, the buffer 9 inputs the H level and outputs the H level, so that the LED 14 is in the off state.

次に、外部機器5のスイツチ6をオンすると、
コンデンサ13に蓄積されている電荷はホトトラ
ンジスタ3を介して放電するため、バツフア9は
Lレベルを入力して、Lレベルを出力し、その結
果、上記外部機器5のスイツチ6がオンした旨の
信号が入力装置に入力されると共に、LED14
が点灯してその旨が表示される。
Next, when you turn on the switch 6 of the external device 5,
Since the charge accumulated in the capacitor 13 is discharged via the phototransistor 3, the buffer 9 inputs the L level and outputs the L level, and as a result, the switch 6 of the external device 5 is turned on. When a signal is input to the input device, the LED 14
will light up to indicate this.

ところで、このように構成された従来技術によ
る入力装置にあつては、外部機器5のスイツチ6
がオンされず、しかも未だ電源スイツチ8が投入
されないときにはコンデンサ13は放電状態にあ
る。
By the way, in the input device according to the prior art configured in this way, the switch 6 of the external device 5
When the capacitor 13 is not turned on and the power switch 8 is not yet turned on, the capacitor 13 is in a discharged state.

その後、電源スイツチ8を投入すると、バツフ
ア9には遅延回路10の時定数だけ遅延してHレ
ベルが入力してHレベルが出力する。しかし、上
記電源スイツチ8投入の瞬間には、上記バツフア
9はLレベルを入力してLレベルを出力してお
り、その結果、LED14は瞬間的に誤動作を起
して点灯するという欠点を有していた。
Thereafter, when the power switch 8 is turned on, an H level is input to the buffer 9 with a delay of the time constant of the delay circuit 10, and an H level is output. However, at the moment when the power switch 8 is turned on, the buffer 9 inputs the L level and outputs the L level, and as a result, the LED 14 momentarily malfunctions and lights up. was.

〔発明の概要〕[Summary of the invention]

本発明は上記従来技術の欠点に鑑みてなされた
もので、コンデンサ及び表示手段の他側を共通に
上記電源側に接続し、且つ上記スイツチ手段を上
記遅延回路とアースとの間に設けるか又は、上記
コンデンサ及び表示手段の他側をアースに接続
し、且つ上記スイツチ手段を上記遅延回路と電源
スイツチとの間に設けることにより、電源スイツ
チ投入時の誤表示を防止するようにした表示装置
を提供するものである。
The present invention has been made in view of the above-mentioned drawbacks of the prior art, and the other side of the capacitor and the display means are commonly connected to the power supply side, and the switch means is provided between the delay circuit and the ground, or , the other side of the capacitor and the display means are connected to ground, and the switch means is provided between the delay circuit and the power switch, thereby preventing erroneous display when the power switch is turned on. This is what we provide.

以下に、本発明に係る表示装置をシーケンサの
入力装置に適用した場合の実施例を第2図及び第
3図に基づき説明する。第2図は本発明の第1の
実施例を示す。なお、従来技術と同一構成要素に
は同一符号を付して説明を省略する。
An embodiment in which a display device according to the present invention is applied to an input device of a sequencer will be described below with reference to FIGS. 2 and 3. FIG. 2 shows a first embodiment of the invention. Note that the same components as those in the prior art are given the same reference numerals, and the description thereof will be omitted.

然るに、本発明においては従来技術におけるコ
ンデンサ13の代わりにコンデンサ21が設けら
れている。当該コンデンサ21の一側はバツフア
9入力側に接続され、その他側は電源7側に接続
されている。
However, in the present invention, a capacitor 21 is provided in place of the capacitor 13 in the prior art. One side of the capacitor 21 is connected to the input side of the buffer 9, and the other side is connected to the power source 7 side.

次に、その作用を説明するに、電源スイツチ8
が投入され、外部機器5のスイツチ6がオンする
と、従来技術と同様に抵抗12、及びコンデンサ
21の容量で定まる遅延時間を経た後に、バツフ
ア9はLレベルを入力して、Lレベルを出力する
ため、入力装置には上記外部機器5のスイツチ6
がオンした瞬間のチヤタリングによる悪影響は防
止される。なお、この場合、上記LED14が点
灯して、外部機器5から入力があつた旨が表示さ
れる。
Next, to explain its function, the power switch 8
When the switch 6 of the external device 5 is turned on, the buffer 9 inputs the L level and outputs the L level after a delay time determined by the capacitance of the resistor 12 and capacitor 21 as in the conventional technology. Therefore, the input device includes the switch 6 of the external device 5.
The adverse effects caused by chattering at the moment the switch is turned on are prevented. In this case, the LED 14 lights up to indicate that there is an input from the external device 5.

一方、外部機器5のスイツチ6がオフ状態にあ
り、且つ電源スイツチ8が投入した瞬間にはバツ
フア9はHレベルを入力してHレベルを出力する
ため、LED14は点灯することはなく消灯状態
のままである。かくして、電源スイツチ8投入時
において、LED14が誤動作により点灯するこ
とはない。
On the other hand, when the switch 6 of the external device 5 is in the off state and the moment the power switch 8 is turned on, the buffer 9 inputs the H level and outputs the H level, so the LED 14 does not light up and remains in the off state. It remains as it is. Thus, when the power switch 8 is turned on, the LED 14 will not turn on due to malfunction.

又、第3図は本発明の第2の実施例を示す。 Further, FIG. 3 shows a second embodiment of the present invention.

この実施例の特徴は、フオトカプラ31を構成
するホトトランジスタ32をエミツタフオロワと
し、且つ上記ホトトランジスタ32のエミツタ側
に互いに並列に接続された抵抗33,34と、一
側が上記バツフア9の入力側に接続され、他側が
アースされたコンデンサ35とによつて遅延回路
3を構成し、しかもLED14の一側をバツフア
9出力側に接続し、その他側をアースしたことに
ある。
The feature of this embodiment is that the phototransistor 32 constituting the photocoupler 31 is an emitter follower, and resistors 33 and 34 are connected in parallel to the emitter side of the phototransistor 32, and one side is connected to the input side of the buffer 9. The delay circuit 3 is constituted by the capacitor 35, which is grounded on the other side, and one side of the LED 14 is connected to the output side of the buffer 9, and the other side is grounded.

次に、かかる第2の実施例の作用を説明する。 Next, the operation of the second embodiment will be explained.

先ず、電源スイツチ8が投入された状態にある
とする。この状態で、外部機器5のスイツチ6が
オンすると、ホトトランジスタ32がオンするた
め、バツフア9は遅延回路36の時定数だけ一定
時間遅延してHレベルを入力し、Hレベルを出力
する。このため、入力装置は、従来技術と同様に
外部機器5のスイツチ6をオンした際のチヤタリ
ングに基づく悪影響を受けることはない。なお、
この場合、上記バツフア9がHレベルを出力する
とLED14が点灯し、外部機器から入力があつ
た旨が表示されることは従来通りである。
First, assume that the power switch 8 is turned on. In this state, when the switch 6 of the external device 5 is turned on, the phototransistor 32 is turned on, so that the buffer 9 is delayed for a certain period of time by the time constant of the delay circuit 36, inputs an H level, and outputs an H level. Therefore, the input device is not adversely affected by chattering when the switch 6 of the external device 5 is turned on, as in the prior art. In addition,
In this case, when the buffer 9 outputs an H level, the LED 14 lights up to indicate that there is an input from the external device, as in the conventional case.

一方、外部機器5のスイツチ6がオフ状態にあ
り、この状態のときに電源スイツチ8を投入した
とする。この場合、ホトトランジスタ32はオフ
状態にあり、且つコンデンサ35は放電状態にあ
るため、バツフア9はLレベルを入力してLレベ
ルを出力し、その結果、LED14は点灯しない。
かくして、かかる第2の実施例の場合にも電源ス
イツチ8投入時に、LED14が誤動作により点
灯すことはない。なお、本発明はシーケンサの入
力装置の他の種々適用できることは勿論である。
On the other hand, it is assumed that the switch 6 of the external device 5 is in the off state, and the power switch 8 is turned on in this state. In this case, since the phototransistor 32 is in an off state and the capacitor 35 is in a discharged state, the buffer 9 receives an L level and outputs an L level, and as a result, the LED 14 does not light up.
Thus, even in the case of the second embodiment, when the power switch 8 is turned on, the LED 14 will not be turned on due to malfunction. It goes without saying that the present invention can be applied to various other input devices for sequencers.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、コンデン
サ及び表示手段の他側を共通に上記電源側に接続
し、且つ上記スイツチ手段を上記遅延回路とアー
スとの間に設けるか又は、上記コンデンサ及び表
示手段の他側をアースに接続し、且つ上記スイツ
チ手段を上記遅延回路と電源スイツチとの間に設
けたことにより、電源スイツチ投入時の誤表示を
防止できる。
As explained above, according to the present invention, the other side of the capacitor and the display means are commonly connected to the power supply side, and the switch means is provided between the delay circuit and the ground, or the capacitor and the display means are By connecting the other side of the means to ground and providing the switch means between the delay circuit and the power switch, it is possible to prevent erroneous display when the power switch is turned on.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来技術によるシーケンサの入力装置
を示すブロツク図、第2図は本発明に係る表示装
置をシーケンサの入力装置に適用した場合のブロ
ツク図を示す第1の実施例、第3図は第2の実施
例を示すブロツク図である。 1,31…スイツチ手段、5…外部機器、7…
電源、8…電源スイツチ、9…バツフア、10,
36…遅延回路、13,21,35…コンデン
サ、14…LED(表示示手段)。なお、図中、同
一又は相当部分には同一符号を用いている。
FIG. 1 is a block diagram showing a conventional input device for a sequencer, FIG. 2 is a block diagram showing a first embodiment in which a display device according to the present invention is applied to an input device for a sequencer, and FIG. FIG. 3 is a block diagram showing a second embodiment. 1, 31...Switch means, 5...External device, 7...
Power supply, 8...Power switch, 9...Buffer, 10,
36... Delay circuit, 13, 21, 35... Capacitor, 14... LED (display means). In the drawings, the same reference numerals are used for the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] 1 外部機器によりオン、オフ制御されるスイツ
チ手段と、電源スイツチを備えた電源と、バツフ
アと、一側が上記バツフア入力側に接続されたコ
ンデンサを含んで上記バツフア入力側と上記電源
スイツチまたはアースとの間に配設され、且つ上
記スイツチ手段のオン時に一定時間遅延して上記
バツフアに出力する遅延回路と、一側が上記バツ
フア出力側に接続され、上記スイツチ手段のオン
により一定時間遅延して点灯する表示手段とから
なる表示装置において、上記コンデンサ及び表示
手段の他側を共通に上記電源側に接続し、且つ上
記スイツチ手段を上記遅延回路とアースとの間に
設けるか又は、上記コンデンサ及び表示手段の他
側をアースに接続し、且つ上記スイツチ手段を上
記遅延回路と電源スイツチとの間に設けたことを
特徴とする表示装置。
1. A switch means that is controlled on and off by an external device, a power source equipped with a power switch, a buffer, and a capacitor having one side connected to the buffer input side, and connecting the buffer input side to the power switch or ground. a delay circuit disposed between the switch means and outputting the output to the buffer with a fixed time delay when the switch means is turned on; and one side connected to the buffer output side, the light is turned on with a fixed time delay when the switch means is turned on In a display device comprising a display means, the other side of the capacitor and the display means are commonly connected to the power supply side, and the switch means is provided between the delay circuit and ground, or the capacitor and the display A display device characterized in that the other side of the means is connected to ground, and the switch means is provided between the delay circuit and a power switch.
JP16065384A 1984-07-31 1984-07-31 Display unit Granted JPS6139189A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16065384A JPS6139189A (en) 1984-07-31 1984-07-31 Display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16065384A JPS6139189A (en) 1984-07-31 1984-07-31 Display unit

Publications (2)

Publication Number Publication Date
JPS6139189A JPS6139189A (en) 1986-02-25
JPH0519759B2 true JPH0519759B2 (en) 1993-03-17

Family

ID=15719583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16065384A Granted JPS6139189A (en) 1984-07-31 1984-07-31 Display unit

Country Status (1)

Country Link
JP (1) JPS6139189A (en)

Also Published As

Publication number Publication date
JPS6139189A (en) 1986-02-25

Similar Documents

Publication Publication Date Title
JPH0519759B2 (en)
JPH0519758B2 (en)
JPS58116346U (en) Pulse transmission circuit using photocoupler
GB2025180A (en) Transistor electronic switching circuits
JPS6079836U (en) Electronic switch overcurrent protection circuit
JPS5887369U (en) lighting circuit
KR900006306Y1 (en) Audio trap circuit for two audio system
JP2959485B2 (en) Light emitting element drive circuit
JPS6228203U (en)
JPH0222533U (en)
JPS621430U (en)
JPS5936631U (en) automatic delay switch
JPH0821842B2 (en) Input isolation circuit
JPH01132131U (en)
JPS63173926U (en)
JPS6073392U (en) Electric motor forward/reverse switching control device
JPS6433268U (en)
JPS63172743U (en)
JPS6261540U (en)
JPS59154934U (en) analog switch circuit
JPH01117072A (en) Signal transmitter
JPS6285025U (en)
JPS619931U (en) Reset signal generation circuit
JPH01126673U (en)
JPS6211375A (en) Video signal switching circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term