JPH051978B2 - - Google Patents
Info
- Publication number
- JPH051978B2 JPH051978B2 JP60246193A JP24619385A JPH051978B2 JP H051978 B2 JPH051978 B2 JP H051978B2 JP 60246193 A JP60246193 A JP 60246193A JP 24619385 A JP24619385 A JP 24619385A JP H051978 B2 JPH051978 B2 JP H051978B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- frequency power
- polycrystalline silicon
- torr
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
- H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
- H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
- H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
- H10P50/268—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体装置の製造方法に係り、特に
半導体基板上の多結晶シリコン膜にテーパ状の側
面をもつパターンを形成するのに好適な半導体装
置の製造方法に関するものである。[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a method for manufacturing a semiconductor device, and in particular to a semiconductor device suitable for forming a pattern with tapered side surfaces in a polycrystalline silicon film on a semiconductor substrate. The present invention relates to a method of manufacturing the device.
半導体基板上の多結晶シリコン膜にテーパ状の
側面をもつパターンを形成する方法としては、例
えば、特開昭57−7936号公報に記載のような、エ
ツチングガスにCF4＋O2またはCF4＋C2F4Clを用
いて等方性エツチングを行い、引続いて、エツチ
ングガスCl4やPCl3を用いて異方性エツチングを
行うようにした方法が知られている。
A method for forming a pattern with tapered side surfaces on a polycrystalline silicon film on a semiconductor substrate is, for example, using CF 4 +O 2 or CF 4 +C as an etching gas, as described in Japanese Patent Laid-Open No. 57-7936. A method is known in which isotropic etching is performed using 2 F 4 Cl, followed by anisotropic etching using etching gas Cl 4 or PCl 3 .
しかし、このような方法では、テーパ形状を正
確に形成するのが難しくまた等方性エツチング時
にエツチング面に炭素のデポが生成してエツチン
グ速度が低下しスループツトが低下するといつた
問題がある。 However, with this method, there are problems in that it is difficult to accurately form a tapered shape, and carbon deposits are formed on the etched surface during isotropic etching, reducing the etching rate and throughput.
本発明の目的は、面取り付き垂直エツチング側
面を有するパターン形成を正確に行うことがで
き、しかも、エツチング時のエツチング速度の低
下を抑制することで、スループツトの低下を抑制
できる半導体装置の製造方法を提供することにあ
る。
An object of the present invention is to provide a method for manufacturing a semiconductor device that can accurately form a pattern having a vertically etched side surface with a chamfer, and can also suppress a decrease in throughput by suppressing a decrease in etching speed during etching. It is about providing.
本発明は、処理圧力0.2〜0.4Torr、高周波電力
160Wの条件で、炭素を含まないフツ素系ガスを
用いて等方性エツチングを行つた後に、処理圧力
0.2Torr、高周波電力200Wの条件で、ハロゲン
ガスを用いて異方性エツチングを行い半導体基板
上の多結晶シリコン膜にパターンを形成するもの
である。これにより、面取り付き垂直エツチング
側面を有するパターン形成を正確かつ短時間で行
うことができる。
The present invention uses processing pressure of 0.2 to 0.4 Torr and high frequency power.
After performing isotropic etching using carbon-free fluorine-based gas under the conditions of 160W, the processing pressure was
A pattern is formed on a polycrystalline silicon film on a semiconductor substrate by performing anisotropic etching using halogen gas under conditions of 0.2 Torr and 200 W of high-frequency power. Thereby, a pattern having a vertically etched side surface with a chamfer can be formed accurately and in a short time.
以下、本発明の実施例を第１図〜第４図により
説明する。第１図は平板型リアクテイブイオンエ
ツチング装置で、電極Ａ上にウエハ１０を保持し
対向電極Ｂとの間に13.56MHzの高周波電力を印
加し、ガス導入口Ｃにより反応ガスを供給する。
このような装置において、多結晶シリコンをエツ
チングする実施例の工程断面図を第２図〜第４図
に示している。図において、４は多結晶シリコン
層（厚さ約4000Å）でその上にフオトレジスト膜
パターン３が形成されている。上記装置により、
多結晶シリコン層４の上部2000Åに等方性エツチ
ングを施す。その条件は、反応ガスとして炭素を
含まないフツ素系ガス、例えば、SF6を使用し、
高周波電力160W、圧力0.2〜0.4Torrで処理する。
そうすると、等方性エツチングによりサイドエツ
チングがなされ第３図に示すように多結晶シリコ
ン層４上部の形状W2はパターン３の開口部形状
W1より大きくなる。エツチング条件を処理圧力
0.2〜0.4Torr、高周波電力160Wに設定して炭素
を含まないフツ素系ガスをプラズマ化して多結晶
シリコンをエツチングすることにより、
〔１〕 イオンの作用とラジカルの作用との割合
をうまく調整することにより、テーパーエツチ
ングが可能となる。
Embodiments of the present invention will be described below with reference to FIGS. 1 to 4. FIG. 1 shows a flat plate type reactive ion etching apparatus, in which a wafer 10 is held on an electrode A, a high frequency power of 13.56 MHz is applied between it and a counter electrode B, and a reaction gas is supplied through a gas inlet C.
Process sectional views of an embodiment of etching polycrystalline silicon using such an apparatus are shown in FIGS. 2 to 4. In the figure, reference numeral 4 denotes a polycrystalline silicon layer (about 4000 Å thick) on which a photoresist film pattern 3 is formed. With the above device,
Isotropic etching is performed on the upper 2000 Å of the polycrystalline silicon layer 4. The conditions are that a fluorine-based gas that does not contain carbon, such as SF 6 , is used as the reaction gas,
Process with high frequency power of 160W and pressure of 0.2~0.4Torr.
Then, side etching is performed by isotropic etching, and as shown in FIG .
W becomes larger than 1 . Processing pressure for etching conditions
By etching polycrystalline silicon by converting carbon-free fluorine-based gas into plasma at 0.2 to 0.4 Torr and high-frequency power of 160 W, [1] Finely adjust the ratio between ion action and radical action. This allows taper etching.
すなわち、高周波電力は異方性エツチング時
よりも下がり、試料へのプラズマ中のイオンの
入射エネルギーが小さくなつて、ラジカル（電
荷を持たない活性粒子）による等方性エツチン
グが主体となる。このとき、ラジカルによる等
方性エツチングとともにイオンによる方向性を
持つた異方性エツチングも少し作用させ、円弧
状になろうとする等方性エツチングの形状をテ
ーパー状に補正する。これにより正確な面取り
部が形成される。 That is, the high frequency power is lower than during anisotropic etching, and the incident energy of ions in the plasma to the sample becomes smaller, so that isotropic etching is mainly performed by radicals (active particles with no charge). At this time, in addition to the isotropic etching by radicals, a small amount of directional anisotropic etching by ions is applied to correct the shape of the isotropic etching, which tends to become an arc, into a tapered shape. This creates a precise chamfer.
〔２〕 炭素のデポジシヨンがなく、次の異方性
エツチング時に炭素デポ物の除去時間をなくす
ことができる。[2] There is no carbon deposition, and the time required to remove carbon deposits during the next anisotropic etching can be eliminated.
次に、同一装置内において多結晶シリコン層４
の下層部に異方性エツチングを施す。そのエツチ
ング条件は、反応ガスとしてハロゲンガス、例え
ば、CCl4を使用し、圧力0.2Torr高周波電力
200Wで処理する。そうすると異方性エツチング
によりパターン３の開口部形状W1と同形の垂直
なエツチング側面が得られる。 Next, in the same device, a polycrystalline silicon layer 4
Apply anisotropic etching to the lower layer. The etching conditions are as follows: halogen gas, e.g., CCl4 , is used as the reaction gas, pressure is 0.2 Torr, and high frequency power is used.
Process with 200W. Then, by anisotropic etching, a vertical etched side surface having the same shape as the opening shape W1 of pattern 3 can be obtained.
エツチング条件を処理圧力0.2Torr、高周波電
力200Wに設定してハロゲンガスをプラズマ化し
て多結晶シリコンをエツチングすることにより、
高周波電力はテーパエツチング時よりも大きく、
プラズマ中のイオンの入射エネルギーが大きくな
つて異方性エツチングが主体となる。このとき、
ラジカルによる等方性エツチングも作用するが、
イオンによるエツチングが多く、また速度も速い
ため、等方性エツチングが進行する前にエツチン
グが終了し、垂直な側面を得ることができる。 By setting the etching conditions to a processing pressure of 0.2 Torr and high frequency power of 200 W, the halogen gas is turned into plasma and the polycrystalline silicon is etched.
The high frequency power is larger than that during taper etching,
As the incident energy of ions in the plasma increases, anisotropic etching becomes the main process. At this time,
Isotropic etching by radicals also works, but
Since the amount of etching by ions is large and the etching speed is fast, the etching is completed before the isotropic etching progresses, and vertical sides can be obtained.
このように、同一装置内で等方性エツチング続
いて異方性エツチングを施して、第４図のような
テーパ状で微細化されたパターンが形成される。 In this manner, isotropic etching followed by anisotropic etching is performed in the same apparatus to form a tapered and fine pattern as shown in FIG.
本実施例では、次のような効果が得られる。 In this embodiment, the following effects can be obtained.
(1) 等方性エツチング時にエツチング面に炭素の
デポが形成されないため、この時のエツチング
速度の低下を抑制できスループツトの低下を抑
制できる。(1) Since carbon deposits are not formed on the etched surface during isotropic etching, it is possible to suppress a decrease in the etching rate and throughput.
(2) 同一装置内で等方性エツチングと異方性エツ
チングを行うため、この分、処理を要する時間
を短縮できスループツトを向上できる。(2) Since isotropic etching and anisotropic etching are performed in the same device, the time required for processing can be shortened and throughput can be improved.
なお、異方性エツチング用のガスとしては、
SiCl4を用いても良い。 In addition, gases for anisotropic etching include:
SiCl 4 may also be used.
(3) 面取付き垂直エツチング側面を有するパター
ンを正確に形成できる。(3) Patterns with vertically etched side surfaces with chamfers can be formed accurately.
本発明は、以上説明したように、面取り付き垂
直エツチング側面を有するパターン形成を正確に
行うことができると共に、エツチング時のエツチ
ング速度の低下を抑制できスループツトの低下を
抑制できるという効果がある。
As explained above, the present invention has the effect of not only being able to accurately form a pattern having a vertically etched side surface with a chamfer, but also being able to suppress a decrease in etching speed during etching, thereby suppressing a decrease in throughput.
第１図〜第４図は、本発明の一実施例を説明す
るもので、第１図は、平行平板型リアクテイブイ
オンエツチング装置の構成図、第２図〜第４図
は、工程順の断面図である。
１……ウエハ、３……パターン、４……多結晶
シリコン膜。
FIGS. 1 to 4 illustrate an embodiment of the present invention. FIG. 1 is a block diagram of a parallel plate type reactive ion etching apparatus, and FIGS. 2 to 4 show the process order. FIG. 1... Wafer, 3... Pattern, 4... Polycrystalline silicon film.
Claims (1)
炭素を含まないフツ素系ガスを用いて等方性エツ
チングを行いテーパ状の側面を形成した後に、処
理圧力0.2Torr、高周波電力200Wでハロゲンガ
スを用いて異方性エツチングを行い、半導体基板
上の多結晶シリコン膜にテーパ状の面取りをもつ
垂直エツチング側面のパターンを形成することを
特徴とする半導体装置の製造方法。1 After forming a tapered side surface by performing isotropic etching using carbon-free fluorine-based gas at a processing pressure of 0.2 to 0.4 Torr and high-frequency power of 160 W, halogen gas was etched at a processing pressure of 0.2 Torr and high-frequency power of 200 W. 1. A method of manufacturing a semiconductor device, which comprises performing anisotropic etching using a semiconductor substrate to form a vertically etched side surface pattern having a tapered chamfer on a polycrystalline silicon film on a semiconductor substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60246193A JPS62106629A (en) | 1985-11-05 | 1985-11-05 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60246193A JPS62106629A (en) | 1985-11-05 | 1985-11-05 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62106629A JPS62106629A (en) | 1987-05-18 |
| JPH051978B2 true JPH051978B2 (en) | 1993-01-11 |
Family
ID=17144896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60246193A Granted JPS62106629A (en) | 1985-11-05 | 1985-11-05 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62106629A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0410635A1 (en) * | 1989-07-28 | 1991-01-30 | AT&T Corp. | Window taper-etching method in the manufacture of integrated circuit semiconductor devices |
| JP2650178B2 (en) * | 1992-12-05 | 1997-09-03 | ヤマハ株式会社 | Dry etching method and apparatus |
-
1985
- 1985-11-05 JP JP60246193A patent/JPS62106629A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62106629A (en) | 1987-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4618398A (en) | Dry etching method | |
| JPH03159235A (en) | Etching and etching device | |
| JPH05102107A (en) | Method for manufacturing semiconductor device | |
| JPH0552058B2 (en) | ||
| JPH11243084A (en) | Oxide film etching method | |
| JPS63117423A (en) | Method of etching silicon dioxide | |
| JPH051978B2 (en) | ||
| JP2574045B2 (en) | Etching method using plasma scattering phenomenon | |
| JPS63116428A (en) | Dry etching method | |
| JPH03129821A (en) | Manufacture of semiconductor device | |
| JPS63127531A (en) | Manufacture of semiconductor device | |
| JPS6258663A (en) | Manufacture of semiconductor device | |
| JPH06120174A (en) | Method for manufacturing semiconductor device | |
| JPH08330276A (en) | Dry etching method | |
| JPH0160939B2 (en) | ||
| JP2639402B2 (en) | Oxide layer taper etching method | |
| JPS60250635A (en) | Forming method of insulating film | |
| JPH05160084A (en) | Method for manufacturing semiconductor device | |
| JPH0374844A (en) | Plasma etching | |
| JPH02170531A (en) | Manufacture of semiconductor device | |
| JPS6132525A (en) | Dry etching process | |
| JPS61214432A (en) | Formation of fine pattern | |
| JPS5919325A (en) | Etching method | |
| JPS61127875A (en) | Etching method of al | |
| JPH01200631A (en) | Dry etching |