JPH0520020B2 - - Google Patents
Info
- Publication number
- JPH0520020B2 JPH0520020B2 JP59262716A JP26271684A JPH0520020B2 JP H0520020 B2 JPH0520020 B2 JP H0520020B2 JP 59262716 A JP59262716 A JP 59262716A JP 26271684 A JP26271684 A JP 26271684A JP H0520020 B2 JPH0520020 B2 JP H0520020B2
- Authority
- JP
- Japan
- Prior art keywords
- communication path
- signal
- channel
- upstream
- downstream
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/24—Arrangements for supervision, monitoring or testing with provision for checking the normal operation
- H04M3/244—Arrangements for supervision, monitoring or testing with provision for checking the normal operation for multiplex systems
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は時分割電子交換機の通話路導通試験方
法に係り、特に通話路装置の障害切り分けに好適
な通話路導通試験方法に関する。
法に係り、特に通話路装置の障害切り分けに好適
な通話路導通試験方法に関する。
従来の通話路導通試験方法を第３図を参照して
説明する。
説明する。
第３図には２つの通話路装置Ａ，Ｂが示されて
おり、各通話路装置Ａ，Ｂは、夫々上り側通話路
装置AU，BU及び下り側通話路装置AD，BDで構成
されている。そして、端末装置甲から送出された
データ信号は、上り側通話路装置AU，BU及び下
り側通話路装置BD，ADを通つて、端末装置乙に
伝送されるようになつている。また、従来の各通
話路装置Ａ，Ｂは、夫々装置内に通話路折り返し
機能を備えており、パターンジエネレータPGか
らの試験番号を通話路装置Ｂ内にて折り返し、ま
た通話路装置Ａ内にて折り返し、折り返した試験
信号をパターンチエツカーPCで検査するように
なつている。尚、符号１及び２は夫々位相合せ回
路及びセレクタを示している。
おり、各通話路装置Ａ，Ｂは、夫々上り側通話路
装置AU，BU及び下り側通話路装置AD，BDで構成
されている。そして、端末装置甲から送出された
データ信号は、上り側通話路装置AU，BU及び下
り側通話路装置BD，ADを通つて、端末装置乙に
伝送されるようになつている。また、従来の各通
話路装置Ａ，Ｂは、夫々装置内に通話路折り返し
機能を備えており、パターンジエネレータPGか
らの試験番号を通話路装置Ｂ内にて折り返し、ま
た通話路装置Ａ内にて折り返し、折り返した試験
信号をパターンチエツカーPCで検査するように
なつている。尚、符号１及び２は夫々位相合せ回
路及びセレクタを示している。
この従来の試験方法では、通話路装置内に設け
たシフトレジスタやメモリ等で構成した折り返し
機構により試験信号を折り返す為、ハード量が大
きくなるという欠点を持つ。更に、例えばＢ装置
内にて折り返し導通試験を行なつて“OK”とな
り、Ａ装置内にて折り返し導通試験を行なつて
“NG”となつた場合でも、100％の確立で障害が
Ａ装置内に生じていると判断できないという不具
合がある。つまり、例えばＢ装置内の折り返し点
Ｐと、Ｂ装置から通話路に出る出力点Ｑとの間に
存在するハードに故障が生じていた場合には、こ
れを検出できない。
たシフトレジスタやメモリ等で構成した折り返し
機構により試験信号を折り返す為、ハード量が大
きくなるという欠点を持つ。更に、例えばＢ装置
内にて折り返し導通試験を行なつて“OK”とな
り、Ａ装置内にて折り返し導通試験を行なつて
“NG”となつた場合でも、100％の確立で障害が
Ａ装置内に生じていると判断できないという不具
合がある。つまり、例えばＢ装置内の折り返し点
Ｐと、Ｂ装置から通話路に出る出力点Ｑとの間に
存在するハードに故障が生じていた場合には、こ
れを検出できない。
このように、従来の試験方法は、ハード量が大
きく、しかも障害切り分けを完全にできないとい
う欠点を有していた。
きく、しかも障害切り分けを完全にできないとい
う欠点を有していた。
本発明の目的は、ハード量を小さくし、しかも
完全な障害切り分けを可能とする通話路導通試験
方法を提供することにある。
完全な障害切り分けを可能とする通話路導通試験
方法を提供することにある。
本発明では、通話路装置間の上り側通話路と下
り側通路を伝搬する夫々の信号のフレーム位相を
等しくし、下り側通路を伝搬する信号を上り側通
話路に折り返して該折り返し区間内に在る通話路
装置の導通試験を行なう。
り側通路を伝搬する夫々の信号のフレーム位相を
等しくし、下り側通路を伝搬する信号を上り側通
話路に折り返して該折り返し区間内に在る通話路
装置の導通試験を行なう。
このように、通話路装置内に折り返し機能を設
ける必要がない為、その分のハード量が減少し、
通話路装置外において信号を折り返すようにした
ので、障害の切り分けが可能となる。
ける必要がない為、その分のハード量が減少し、
通話路装置外において信号を折り返すようにした
ので、障害の切り分けが可能となる。
以下、本発明の一実施例を第１図及び第２図を
参照して説明する。
参照して説明する。
第１図は、本発明による通話路導通試験方法を
適用した通話路装置の一実施例の接続構成図であ
る。
適用した通話路装置の一実施例の接続構成図であ
る。
通話路装置Ａは、上り側通話路装置AUと下り
側通話路装置ADとで構成され、通話路装置Ｂは
上り側通話路装置BUと下り側通話路装置BDとで
構成されている。導通試験用の試験信号を発生す
るパターンジエネレータPGの出力信号は、下り
側通話路装置D、通話路１０、下り側通話路装置
AD、通話路１１、上り側通話路装置AU、通話路
１２、上り側通話路装置BUを介してパターンチ
エツカPCに送出されるようになつている。また、
通話路１０の途中から試験信号を折り返しこれを
上り側通話路装置BUに戻す通話路１３を設けて
ある。上り側通話路装置BU内には、通話路１２
または通話路１３からの信号を切り換えてパター
ンチエツカPCに入力するセレクタイ２を設けて
ある。
側通話路装置ADとで構成され、通話路装置Ｂは
上り側通話路装置BUと下り側通話路装置BDとで
構成されている。導通試験用の試験信号を発生す
るパターンジエネレータPGの出力信号は、下り
側通話路装置D、通話路１０、下り側通話路装置
AD、通話路１１、上り側通話路装置AU、通話路
１２、上り側通話路装置BUを介してパターンチ
エツカPCに送出されるようになつている。また、
通話路１０の途中から試験信号を折り返しこれを
上り側通話路装置BUに戻す通話路１３を設けて
ある。上り側通話路装置BU内には、通話路１２
または通話路１３からの信号を切り換えてパター
ンチエツカPCに入力するセレクタイ２を設けて
ある。
上り側通話路装置AU，BUの図示しない装置間
インターフエースと、下り側通話路装置AD，BD
の図示しない装置のインターフエースにより、各
装置間の通話路１０，１２を伝搬する信号のフレ
ーム位相を、例えば第２図に示すように等しくし
ておく。
インターフエースと、下り側通話路装置AD，BD
の図示しない装置のインターフエースにより、各
装置間の通話路１０，１２を伝搬する信号のフレ
ーム位相を、例えば第２図に示すように等しくし
ておく。
第２図に示した信号（通話路データ）は、１フ
レームを32タイムスロツトで構成し、各タイムス
ロツトは夫々８ビツトで構成してある。そして、
上り側通話路装置AU−BU間の通話路データのタ
イムスロツトゼロ（TS0）における先頭のビツト
０の位置と、下り側通話路装置BD−AD間の通話
路データのタイムスロツトゼロ（TS0）における
先頭のビツト０の位置とを等しくしてある。この
よに、フレーム位相を等しくすることは、時分割
方式を採用する電子交換機にあつては、容易に行
なうことができる。
レームを32タイムスロツトで構成し、各タイムス
ロツトは夫々８ビツトで構成してある。そして、
上り側通話路装置AU−BU間の通話路データのタ
イムスロツトゼロ（TS0）における先頭のビツト
０の位置と、下り側通話路装置BD−AD間の通話
路データのタイムスロツトゼロ（TS0）における
先頭のビツト０の位置とを等しくしてある。この
よに、フレーム位相を等しくすることは、時分割
方式を採用する電子交換機にあつては、容易に行
なうことができる。
障害が発生して通話路装置Ａと通話路装置Ｂの
障害切り分けを行なう必要がある場合、フレーム
信号（第２図）に同期してセレクタ２を切り換
え、パターンジエネレータPGからの試験信号を
特定のタイムスロツトのみ折り返し、PG→BD→
BU→PCのルートで導通試験を行なう。通話路装
置Ａからの上り側通話路データと、通話路装置Ｂ
からの下り側通話路データのどちらの位相も等し
いため、セレクタ２による切り換えが可能とな
り、その結果が“OK”の場合には、通話路装置
Ａの通話路障害であると判断できる。導通試験結
果が“NG”の場合は、通話路装置Ｂが障害であ
ると判断でき、この通話路装置Ｂを交換後に通話
路障害が起これば、前記通話路装置Ａも障害であ
つたと判断できる。
障害切り分けを行なう必要がある場合、フレーム
信号（第２図）に同期してセレクタ２を切り換
え、パターンジエネレータPGからの試験信号を
特定のタイムスロツトのみ折り返し、PG→BD→
BU→PCのルートで導通試験を行なう。通話路装
置Ａからの上り側通話路データと、通話路装置Ｂ
からの下り側通話路データのどちらの位相も等し
いため、セレクタ２による切り換えが可能とな
り、その結果が“OK”の場合には、通話路装置
Ａの通話路障害であると判断できる。導通試験結
果が“NG”の場合は、通話路装置Ｂが障害であ
ると判断でき、この通話路装置Ｂを交換後に通話
路障害が起これば、前記通話路装置Ａも障害であ
つたと判断できる。
本発明によれば、障害発生時の通話路装置の掌
害切り分けが可能な為、時分割電子交換機の保守
性の向上を図れる。また、通話路装置内ではな
く、通話路装置間で折り返す為、ハードウエアの
部品が従来に比べて減少し、経済性も向上する。
害切り分けが可能な為、時分割電子交換機の保守
性の向上を図れる。また、通話路装置内ではな
く、通話路装置間で折り返す為、ハードウエアの
部品が従来に比べて減少し、経済性も向上する。
第１図は本発明による通話路導通試験方法を適
用した通話路装置の一実施例の接続構成図、第２
図は本発明方法の一実施例を説明する通話路デー
タの位相図、第３図は従来の通話路導通試験方法
を説明する通話路装置の接続構成図である。 AU，BU……上り側通話路装置、AD，BD……下
り側通話路装置、甲，乙……端末装置、PG……
パターンジエネレータ、PC……パターンチエツ
カ、１……位相合せ回路、２……セレクタ、１
０，１１，１２，１３……通話路。
用した通話路装置の一実施例の接続構成図、第２
図は本発明方法の一実施例を説明する通話路デー
タの位相図、第３図は従来の通話路導通試験方法
を説明する通話路装置の接続構成図である。 AU，BU……上り側通話路装置、AD，BD……下
り側通話路装置、甲，乙……端末装置、PG……
パターンジエネレータ、PC……パターンチエツ
カ、１……位相合せ回路、２……セレクタ、１
０，１１，１２，１３……通話路。
Claims (1)
- １ 時分割電子交換機において、第１、第２の上
り側通話路装置と、第１、第２の下り側通話路装
置と、上記第１の下り側通話路装置に結合され、
導通試験用の試験信号を発生する信号発生装置
と、該信号発生装置の信号を上記第１の下り側通
話路装置を介して上記第２の下り側通話路装置に
導く第１の通話路と、上記第２の下り側通話路装
置に導かれた上記第１の通話路の信号を上記第１
の上り側通話路装置に導く第２の通話路と、上記
第１の上り側通話路装置に導かれた上記第２の通
話路の信号を上記第２の上り側通話路装置に導く
第３の通話路と、上記第１の通話路の信号を上記
第２の上り側通話路装置に導く第４の通話路と、
上記第２の上り側通話路装置に設けられ、上記第
３及び上記第４の通話路の信号を受けて、該第４
の通話路の信号をセレクトするセルクタと、該セ
レクタにてセレクトさた信号をチエツクする装置
に導く手段とを具え、上記第１の通話路と上記第
３の通話路の信号のフレーム位相を等しくし、上
記第１の通話路の信号を上記セレクタを介して上
記チエツク装置に折り返し、該折り返し区間内に
在る通話路の試験を行うことを特徴とする通話路
導通試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26271684A JPS61141246A (ja) | 1984-12-14 | 1984-12-14 | 通話路導通試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26271684A JPS61141246A (ja) | 1984-12-14 | 1984-12-14 | 通話路導通試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61141246A JPS61141246A (ja) | 1986-06-28 |
| JPH0520020B2 true JPH0520020B2 (ja) | 1993-03-18 |
Family
ID=17379599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26271684A Granted JPS61141246A (ja) | 1984-12-14 | 1984-12-14 | 通話路導通試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61141246A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5758491A (en) * | 1980-09-26 | 1982-04-08 | Nec Corp | Channel continuity test system for digital exchanger |
-
1984
- 1984-12-14 JP JP26271684A patent/JPS61141246A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61141246A (ja) | 1986-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4688209A (en) | Method and apparatus for looping around a digital transmission line at a channel unit | |
| CA1248604A (en) | Loop around data channel unit | |
| JPH0520020B2 (ja) | ||
| JPH03267775A (ja) | 集積回路におけるループ試験方式 | |
| US3965309A (en) | Test system for a T carrier type telephone PCM communications system | |
| JPS5834076B2 (ja) | パイロツトシケンホウシキ | |
| JP2554337B2 (ja) | パイロット試験回路 | |
| JPS59198061A (ja) | 装置内デ−タハイウエイ監視方式 | |
| JPH04271224A (ja) | デジタル電流差動リレー | |
| JPH0759004B2 (ja) | 加入者系模擬装置 | |
| JPS6292647A (ja) | ネツトワ−ク間ケ−ブル試験方法 | |
| JPS6239935A (ja) | 光バスネツト試験方式 | |
| JPS59126396A (ja) | ル−プバツク試験方式 | |
| JPH01282935A (ja) | 時分割多重化装置 | |
| JPS6083456A (ja) | トランクの導通試験方式 | |
| JPS6135052A (ja) | 中継回線導通試験方式 | |
| JPH022785A (ja) | ネットワーク試験方式 | |
| JPH04355550A (ja) | ディジタル回線試験方式 | |
| JPH0227876B2 (ja) | Pairotsutoshikenhoshiki | |
| JPH04199929A (ja) | 回線試験信号挿入方法およびデジタル回線試験装置 | |
| JPS58215838A (ja) | 光中継器監視回路 | |
| JPS60136463A (ja) | 通話路試験方式 | |
| JPH06507767A (ja) | ファイバ・ツウ・ザ・カーブシステムの障害検出および分離 | |
| JPS63193651A (ja) | 通話路切分け試験方法 | |
| JPS5919659B2 (ja) | 試験用ハイウェイ選択方式 |