JPH0520786B2 - - Google Patents
Info
- Publication number
- JPH0520786B2 JPH0520786B2 JP23715286A JP23715286A JPH0520786B2 JP H0520786 B2 JPH0520786 B2 JP H0520786B2 JP 23715286 A JP23715286 A JP 23715286A JP 23715286 A JP23715286 A JP 23715286A JP H0520786 B2 JPH0520786 B2 JP H0520786B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- cpu
- execution
- startup
- system control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複数個のプロセツサから構成され
るマルチCPU(中央演算処理装置)システムの
CPU起動装置に関するものである。[Detailed Description of the Invention] [Field of Industrial Application] This invention is directed to a multi-CPU (Central Processing Unit) system consisting of a plurality of processors.
It concerns the CPU startup device.
第4図は例えば特開昭60−153559号公報に示さ
れた従来のマルチCPUシステムのCPU起動装置
であり、図において、1はシステム制御CPU、
21〜2o+1はCPU1〜CPUo+1、7はシステムバス
である。
FIG. 4 shows a CPU startup device for a conventional multi-CPU system disclosed in, for example, Japanese Unexamined Patent Publication No. 153559/1983. In the figure, 1 indicates a system control CPU;
2 1 to 2 o+1 are CPU1 to CPU o+1 , and 7 is a system bus.
次に動作について説明する。例えば、今まで故
障状態にあつたCPUo+12o+1が、故障を回復し再
度マルチCPUシステムのシステムバス7に接続
されてシステム構成に復帰しようとする場合に
は、システム制御CPU1が、CPUo+12o+1上にあ
る、例えば第5図Aに示されるシステム制御
CPU1の指示により診断、試験処理とデータ処
理とを別々に実行される際のステータステーブル
10に対してRUNI起動指令を与える。すると該
ステータステーブル10のRUN1起動指令を受
けたCPUo+12o+1はまず第5図Bに示されるプロ
グラム属性テーブル11を参照し実行ポインタを
探索して前記診断、試験処理とデータ処理に伴う
初期化等の機能を有するプログラムAを実行す
る。その後、CPUo+12o+1がシステム制御CPU1
より、ステータステーブル10に対してRUN2
起動指令を与えるとプログラム属性テーブル11
により、実行ポイントが立つた演算実行等のアプ
リケーシヨンプログラムBを選択して実行し、
CPUo+12o+1がシステムに参入する。 Next, the operation will be explained. For example, if CPU o+1 2 o+1 , which has been in a faulty state, recovers from the fault and attempts to reconnect to the system bus 7 of the multi-CPU system and return to the system configuration, the system control CPU 1 , on CPU o+1 2 o+1 , e.g. the system control shown in Figure 5A.
A RUNI start command is given to the status table 10 when diagnosis, test processing and data processing are executed separately according to instructions from the CPU 1. Then, the CPU o+1 2 o+1 that received the RUN1 activation command of the status table 10 first refers to the program attribute table 11 shown in FIG. A program A having functions such as initialization associated with the process is executed. After that, CPU o+1 2 o+1 is the system control CPU 1
Therefore, RUN2 for status table 10
When a startup command is given, program attribute table 11
Select and execute application program B, such as calculation execution, for which the execution point has been set,
CPU o+1 2 o+1 enters the system.
従来のマルチCPUシステムのCPU起動装置は
以上の様に構成されているので、各CPUはその
CPU上にあるプログラムの属性を制御しなけれ
ばならないために各CPUの実行効率が低下し、
マルチCPUシステムにおいて、あるCPUのプロ
グラムを実行させるのに他のCPU上のプログラ
ムの実行と同期をとりながら実行すること、すな
わち、あるCPUのプログラムの実行完了を待つ
て他のCPUのプログラムの実行を開始させたり、
いくつかのCPUのプログラムを同時に起動させ
たりすることが不可能であるなどの問題点があつ
た。
The CPU startup device of a conventional multi-CPU system is configured as described above, so each CPU
The execution efficiency of each CPU decreases because the attributes of programs on the CPU must be controlled.
In a multi-CPU system, a program on one CPU is executed in synchronization with the execution of a program on another CPU, that is, waiting for the completion of execution of a program on one CPU before executing a program on another CPU. or start
There were problems such as the impossibility of starting programs on several CPUs at the same time.
この発明は上記のような問題点を解消するため
になされたもので、各CPUはプログラム属性テ
ーブルの制御を必要とせず効果的に各CPUの実
行効率を上げるようにするとともに、マルチ制御
CPUはあるCPUのプログラムを実行させるのに、
他のCPU上のプログラムの実行と常に同期をと
りながらプログラム実行をすることができるマル
チCPUシステムのCPU起動装置を得ることを目
的とする。 This invention was made in order to solve the above-mentioned problems, and it effectively increases the execution efficiency of each CPU without requiring control of the program attribute table, and also enables multi-control
Although the CPU executes a certain CPU program,
The purpose of the present invention is to obtain a CPU startup device for a multi-CPU system that can execute a program while always synchronizing the execution of programs on other CPUs.
この発明に係るマルチCPUシステムのCPU起
動装置は、システム制御CPUが各CPU上のプロ
グラムの起動と実行完了応答とを管理するように
するとともに、各CPUは自己CPU上のプログラ
ムへの起動命令と実行完了とを管理するようにし
たものである。
In the CPU startup device for a multi-CPU system according to the present invention, the system control CPU manages the startup of programs on each CPU and execution completion responses, and each CPU issues startup instructions to programs on its own CPU. The execution completion is managed.
この発明におけるマルチCPUシステムのCPU
起動装置は、システム制御CPUが各CPUに起動
指令を与え、その起動指令を受けたCPUからの
実行完了応答を受けて他のCPUに起動指令を与
えることにより、CPUの実行効率を向上させる
ようにするとともに、各CPU間で同期をとつて
プログラムの実行を可能とする。
CPU of multi-CPU system in this invention
The startup device improves the execution efficiency of the CPU by having the system control CPU give a startup command to each CPU, and receiving the execution completion response from the CPU that received the startup command and giving startup commands to other CPUs. At the same time, it enables synchronization between each CPU to execute programs.
以下、この発明の一実施例を図について説明す
る。図中第4図と同一の部分は、同一の符号もつ
て図示した。第1図において、3はプログラム起
動制御部、4はプログラム実行完了応答制御部、
51〜5o+1は、プログラム起動命令受付部、61
〜6o+1はプログラム実行完了応答出力部、8は
CPUo2o上のメモリにローデイングされたプログ
ラムC,91,92はCPUo+12o+1)上のメモリに
ローデイングされたプログラムD,Eである。ま
た、第2図は本発明のプログラムテーブルの説明
図であり、このプログラムテーブルはシステム制
御CPU1上に設けられている。第3図は動作順
序を示すフローチヤートである。
An embodiment of the present invention will be described below with reference to the drawings. In the figure, the same parts as in FIG. 4 are designated by the same reference numerals. In FIG. 1, 3 is a program startup control section, 4 is a program execution completion response control section,
5 1 to 5 o+1 are program startup command reception units, 6 1
~6 o+1 is the program execution completion response output part, 8 is
Programs C , 9 1 , and 9 2 loaded into the memory on the CPU o 2 o are programs D and E loaded into the memory on the CPU o+1 2 o+1 ). Further, FIG. 2 is an explanatory diagram of a program table of the present invention, and this program table is provided on the system control CPU 1. FIG. 3 is a flowchart showing the sequence of operations.
次に第3図のフローチヤートを参照し動作につ
いて説明する。各CPUの状況は、特に規定しな
いが、例えば故障状態にあつたCPUo+12o+1がマ
ルチCPUシステムに参入する場合を考える。
CPUo+12o+1がシステムに参入するには、例え
ば、プログラムD,CおよびEがこの順に実行さ
れる必要があるとする。プログラムD,Cおよび
Eの内容としては、プログラムDがCPUo+12o+1
のイニシヤル処理を行うもの、プログラムCはプ
ログラムEで必要とされるデータを生成するも
の、そしてプログラムEはシステム参入時に
CPUo+12o+1が準備しておく必要があるデータを
演算するもの等が考えられる。 Next, the operation will be explained with reference to the flowchart shown in FIG. Although the status of each CPU is not particularly specified, consider, for example, a case where CPUs o+1 2 o+1 that are in a failure state participate in a multi-CPU system.
For example, suppose that programs D, C, and E need to be executed in this order for CPU o+1 2 o+1 to enter the system. As for the contents of programs D, C and E, program D has CPU o+1 2 o+1
program C generates the data needed by program E, and program E
CPU o+1 2 A conceivable example is something that calculates data that o+1 needs to prepare.
まず、CPUo+1(2o+1)がシステムバス7に接
続され(ST−1)、マルチCPUシステムに接続
された場合、システム制御CPU1は内部のプロ
グラム起動制御部3に対しCPUo+12o+1が有する
プログラムDの起動を指示するプログラム起動命
令をセツトする(ST−2)。このプログラム起動
命令は前記CPUo+1(2o+1)のプログラム起動命
令受付部5o+1に転送され(ST−3)この動作に
よりCPUo+12o+1は、例えばイニシヤル処理機能
を有するプログラムD91を実行する(ST−4)。
そして、前記プログラムD91の実行後にCPUo2
oにローデイングされたプログラムCの実行が必
要な場合、前記CPUo+12o+1はプログラム実行完
了応答出力部6o+1にプログラム実行完了をセツ
トする(ST−5)。そして、このプログラム実行
完了信号はシステム制御CPU1のプログラム実
行完了応答制御部4に転送される。すると、プロ
グラム実行完了応答制御部4は、例えば第2図に
示すプログラムテーブル12を参照して次に起動
するプログラムがCPUo2oのプログラムC(8)
であると認識すると上記と同様にしてプログラム
起動制御部3を介してCPUo2oにローデイングさ
れたプログラムC(8)を起動する。なお、第2
図に示すプログラムテーブル12は、CPUo+12o
+1がシステムに参入する際に順に実行されるべき
プログラムの名称として、あらかじめシステム制
御CPU1内に設定されているものである。さら
に、その後、CPUo+12o+1をシステムに参入させ
るため、例えば演算を実行するアプリケーシヨン
プログラムである、プログラムE92を起動する
ことが必要ならば、上記と同様にして、プログラ
ムE92を起動する(ST−7)ことにより、
CPUo+12o+1がマルチCPUシステムに参入する
(ST−8)。このようにして、プログラムD,C
およびEが順に実行される。なお、上記実施例で
は、あるCPUがシステムに参入する場合を例と
して説明を行つたが、既にシステムに参入済の各
CPUのプログラムを同期をとつて実行させるこ
とは、もちろん可能である。 First, when CPU o+1 (2 o+1 ) is connected to system bus 7 (ST-1) and connected to a multi-CPU system, system control CPU 1 sends CPU o+ 1 2 Sets a program start command to instruct the start of program D possessed by o+1 (ST-2). This program start command is transferred to the program start command reception unit 5 o+1 of the CPU o+1 (2 o+1 ) (ST-3). Through this operation, the CPU o+1 2 o+1 performs, for example, initial processing. The program D91 having the function is executed (ST-4).
Then, after executing the program D9 1 , the CPU o 2
If it is necessary to execute the program C loaded in o , the CPU o+1 2 o+1 sets program execution completion in the program execution completion response output section 6 o+1 (ST-5). This program execution completion signal is then transferred to the program execution completion response control section 4 of the system control CPU 1. Then, the program execution completion response control unit 4 refers to, for example, the program table 12 shown in FIG.
When it recognizes that the program is the same as above, it starts the program C(8) loaded into the CPU o 2 o via the program start control section 3 in the same manner as above. In addition, the second
The program table 12 shown in the figure is CPU o+1 2 o
+1 is set in advance in the system control CPU 1 as the name of the program to be executed in order when entering the system. Furthermore, if it is necessary to start program E9 2, which is an application program that executes an operation, for example, in order to cause CPU o+1 2 o+1 to enter the system, program E9 2 can be started in the same manner as above. By starting 2 (ST-7),
CPU o+1 2 o+1 enters the multi-CPU system (ST-8). In this way, programs D and C
and E are executed in sequence. In the above embodiment, the case where a certain CPU enters the system was explained as an example, but each CPU that has already entered the system
Of course, it is possible to execute CPU programs synchronously.
以上のように、この発明によれば複数のCPU
上のプログラムの起動と実行完了とをシステム制
御CPUが管理できるようにシステム制御CPU上
にプログラム起動制御部及びプログラム実行完了
応答制御部を設け、かつ各CPUにはプログラム
起動命令受付部及びプログラム実行完了応答出力
部を設けるように構成したので、各CPU自身で
ローデイングされているプログラムの属性を管理
する必要がなく他CPUにローデイングされたプ
ログラムの実行完了をまつて、自己のCPUにロ
ーデイングされたプログラムの実行を開始でき、
各CPU間でプログラム実行の同期がとれる効果
がある。
As described above, according to this invention, multiple CPUs
A program startup control section and a program execution completion response control section are provided on the system control CPU so that the system control CPU can manage the startup and execution completion of the above programs, and each CPU has a program startup command reception section and a program execution Since the configuration includes a completion response output section, there is no need to manage the attributes of the program being loaded on each CPU itself. You can start running the program and
This has the effect of synchronizing program execution between each CPU.
第1図はこの発明の一実施例を示すマルチ
CPUシステムの構成図、第2図は第1図のプロ
グラムテーブルの説明図、第3図は第1図の動作
順序を示すフローチヤート、第4図は従来のマル
チCPUシステムの構成図、第5図は従来のマル
チCPUシステムによるステータステーブル図で
ある。
図において、1はシステム制御CPU、21〜2o
+1はCPU、3はプログラム起動制御部、4はプ
ログラム実行完了応答制御部、51〜5n+1は
プログラム起動命令受付部、61〜6o+1はプログ
ラム実行完了応答出力部、7はシステムバスであ
る。
なお、図中、同一符号は同一、または相当部分
を示す。
FIG.
A configuration diagram of the CPU system, Figure 2 is an explanatory diagram of the program table in Figure 1, Figure 3 is a flowchart showing the operation order of Figure 1, Figure 4 is a configuration diagram of a conventional multi-CPU system, and Figure 5 The figure is a status table diagram of a conventional multi-CPU system. In the figure, 1 is the system control CPU, 2 1 to 2 o
+1 is a CPU, 3 is a program startup control unit, 4 is a program execution completion response control unit, 5 1 to 5n+1 are program startup command reception units, 6 1 to 6 o+1 are program execution completion response output units, and 7 is a system bus. It is. In addition, in the figures, the same reference numerals indicate the same or equivalent parts.
Claims (1)
スで接続してなるマルチCPUシステムのCPU起
動装置において、前記各CPUのうち起動する
CPUが有するそのCPUの起動処理を行うプログ
ラムの起動を指示するプログラム起動命令をその
CPUに与え、さらに、前記各CPUに対してその
CPUが有するプログラムの起動を指示するプロ
グラム起動命令を与えるプログラム起動制御部
と、前記起動処理を行うプログラムに続いて実行
されるべき各プログラムの実行順序が設定された
プログラムテーブルと、前記各CPUからプログ
ラム実行完了信号を受けると前記プログラムテー
ブルに記載されているプログラム実行順序に従つ
て次のプログラムの起動を前記プログラム起動制
御部に依頼するプログラム実行完了応答制御部と
を前記システム制御CPU内に設け、かつ、前記
システム制御CPUから前記プログラム起動命令
を受けて指示されたプログラムを起動するプログ
ラム起動命令受付部と、プログラムの実行が完了
すると前記プログラム実行完了信号を前記システ
ム制御CPUに対して出力するプログラム実行完
了応答出力部とを前記各CPU内に設け、前記シ
ステム制御CPUは、前記各CPUのうちの前記プ
ログラム起動命令を与えたCPU上のプログラム
の実行完了を待つて前記プログラムテーブルで実
行完了したプログラムの次に記載されているプロ
グラムを有するCPUに新たな前記プログラム起
動命令を与えるようにしたことを特徴とするマル
チCPUシステムのCPU起動装置。1. In a CPU startup device for a multi-CPU system in which a system control CPU and each CPU are connected via a system bus, one of the CPUs that starts up
The program startup instruction that instructs the startup of the program that the CPU has that performs the startup processing of that CPU is
and then give it to each CPU.
a program start control unit that provides a program start command to instruct the start of a program owned by the CPU; a program table in which the execution order of each program to be executed following the program that performs the start process is set; A program execution completion response control unit is provided in the system control CPU, and upon receiving a program execution completion signal, requests the program start control unit to start the next program according to the program execution order listed in the program table. , and a program start command reception unit that receives the program start command from the system control CPU and starts the instructed program, and outputs the program execution completion signal to the system control CPU when the program execution is completed. A program execution completion response output unit is provided in each of the CPUs, and the system control CPU waits for the completion of execution of the program on the CPU that has given the program start command among the CPUs, and completes the execution in the program table. 1. A CPU startup device for a multi-CPU system, characterized in that a new program startup instruction is given to a CPU that has a program written next to a program that has been written.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23715286A JPS6393063A (en) | 1986-10-07 | 1986-10-07 | Cpu starting system for multi-cpu system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23715286A JPS6393063A (en) | 1986-10-07 | 1986-10-07 | Cpu starting system for multi-cpu system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6393063A JPS6393063A (en) | 1988-04-23 |
| JPH0520786B2 true JPH0520786B2 (en) | 1993-03-22 |
Family
ID=17011172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23715286A Granted JPS6393063A (en) | 1986-10-07 | 1986-10-07 | Cpu starting system for multi-cpu system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6393063A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2757634B2 (en) * | 1991-11-18 | 1998-05-25 | 株式会社富士通ゼネラル | Color image processing equipment |
| JP2757641B2 (en) * | 1991-12-09 | 1998-05-25 | 株式会社富士通ゼネラル | Color image processing equipment |
-
1986
- 1986-10-07 JP JP23715286A patent/JPS6393063A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6393063A (en) | 1988-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0520786B2 (en) | ||
| JP3332098B2 (en) | Redundant processor unit | |
| JPS6329868A (en) | Dma controller | |
| JPS6239789B2 (en) | ||
| JPS6020771B2 (en) | Micro diagnosis method | |
| JPS63276162A (en) | Processor start system for multiprocessor system | |
| JPS6146552A (en) | Information processor | |
| JPH03237502A (en) | Programmable controller | |
| JPS62231371A (en) | Control system for start-up/stop of multiprocessor | |
| JPH05342026A (en) | Multiprocessor and synchronization control system for multiprocessor | |
| JPH0431421B2 (en) | ||
| JPS62293372A (en) | Master and slave processor | |
| JPH03164965A (en) | Starting system of microprocessor | |
| JPH0378661B2 (en) | ||
| JP2000029850A (en) | Task controlling method using inter-processor communication of operating system | |
| JPH027099B2 (en) | ||
| JPS61123963A (en) | Input instruction control system | |
| JPS63216162A (en) | Debugging system | |
| JPS63143948U (en) | ||
| JPH03141403A (en) | Programmable controller | |
| JPH05233525A (en) | Input/otuput processor | |
| JPS60256852A (en) | File recovery method in distributed processing system | |
| JPH0652482B2 (en) | Sequence controller | |
| JPS61103255A (en) | Data collection system in case of fault | |
| JPS6277645A (en) | Local job start control system |