JPH0520792B2 - - Google Patents
Info
- Publication number
- JPH0520792B2 JPH0520792B2 JP24932085A JP24932085A JPH0520792B2 JP H0520792 B2 JPH0520792 B2 JP H0520792B2 JP 24932085 A JP24932085 A JP 24932085A JP 24932085 A JP24932085 A JP 24932085A JP H0520792 B2 JPH0520792 B2 JP H0520792B2
- Authority
- JP
- Japan
- Prior art keywords
- connection
- label
- pixel
- provisional
- labeling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Analysis (AREA)
Description
【発明の詳細な説明】
〔概要〕
画像情報を構成する各画素の連結領域のラベル
付け方式であつて、入力した画像情報に対して、
異なる接続関係が連続して発生しないように、暫
定ラベルを付加することにより、接続関係整理部
に入力される接続関係の頻度が低減され、更に以
前に検出された接続関係の履歴を保持し、これを
参照することにより、重複した接続関係の中で最
初に検出された接続関係のみを出力することによ
り、演算量が削減され、高速なラベル付けが可能
となる。[Detailed Description of the Invention] [Summary] This is a method for labeling connected regions of each pixel constituting image information, and for input image information,
By adding a temporary label so that different connection relationships do not occur consecutively, the frequency of connection relationships input to the connection relationship organizing section is reduced, and the history of previously detected connection relationships is retained. By referring to this and outputting only the first detected connection relationship among duplicate connection relationships, the amount of calculation is reduced and high-speed labeling becomes possible.
本発明は、画像情報を構成する各画素の連結領
域のラベル付けを高速に実行するラベル付け方式
に関する。
The present invention relates to a labeling method that quickly labels connected regions of pixels that constitute image information.
例えば、医療用の画像を鮮明な画像として認識
するための画像処理装置が実用化されている。こ
の画像処理装置における処理の中に画像情報を二
値化した画像の画素値が“1”である画素集合を
連結領域毎に区分け・分割し、各連結領域内各画
素に対して異なる整数を割当てるラベル付け処理
過程がある。 For example, image processing devices for recognizing medical images as clear images have been put into practical use. During processing in this image processing device, a pixel set whose pixel value is "1" in an image obtained by binarizing image information is divided and divided into each connected area, and a different integer is assigned to each pixel in each connected area. There is a labeling process that assigns labels.
このラベル付け処理は画像処理装置の中にあつ
ても、その処理に長時間を要するため、効率的に
しかも短時間にラベル付け処理を行う方式の実用
化が望まれていた。 This labeling process takes a long time even if it is performed in an image processing apparatus, so it has been desired to put into practical use a system that performs the labeling process efficiently and in a short time.
第7図は従来例を説明するブロツク図、第8図
は領域のラベル付け処理を説明する図、第9図は
従来例の暫定ラベル付けの動作を説明する図、第
10図は従来の暫定ラベル付け結果状況を説明す
る図、第11図は従来の接続関係整理の動作を説
明する図、第12図はクラスタリング部の動作を
説明する図をそれぞれ示す。
FIG. 7 is a block diagram explaining the conventional example, FIG. 8 is a diagram explaining area labeling processing, FIG. 9 is a diagram explaining the operation of temporary labeling in the conventional example, and FIG. 10 is a diagram explaining the conventional temporary labeling process. FIG. 11 is a diagram for explaining the labeling result situation, FIG. 11 is a diagram for explaining the conventional connection relation arrangement operation, and FIG. 12 is a diagram for explaining the operation of the clustering section.
第8図は連結領域のラベル付け処理の例を示
す。第8図Aは処理前の画像であり、白地(レベ
ル“0”)の部分が背景、斜線の部分(レベル
“1”)がラベル付けの対象となる領域であり、第
8図Bはラベル付け処理により各領域に固有のラ
ベル(本例の場合、1、2、3)が付加され、各
領域が区別される。 FIG. 8 shows an example of labeling processing for connected regions. Figure 8A shows the image before processing, the white area (level "0") is the background, the diagonally shaded area (level "1") is the area to be labeled, and Figure 8B shows the label. The labeling process adds a unique label (1, 2, 3 in this example) to each area to distinguish each area.
第7図は上記ラベル付け処理を行うブロツク図
の従来例を示す。本ブロツク図は、 画像を走査
して得られるビデオ信号に対して、
各画素に順次暫定ラベルを付けると共に、既に
付加されている近傍の暫定ラベルとの接続関係を
検出する暫定ラベル付け回路1と、
検出された接続関係の重複部分を整理する接続
関係整理回路2と、
暫定ラベルのクラス分け結果を用いて暫定ラベ
ルを更新するラベル更新部3と、
整理された接続関係に基いて暫定ラベルのクラ
ス分けを行うクラスタリング部4から構成されて
いる。 FIG. 7 shows a conventional example of a block diagram for performing the above labeling process. This block diagram includes a temporary labeling circuit 1 that sequentially attaches temporary labels to each pixel of a video signal obtained by scanning an image, and detects the connection relationship with neighboring temporary labels that have already been added. , a connection relationship organizing circuit 2 that organizes overlapping parts of the detected connection relationships; a label updating unit 3 that updates the provisional label using the classification results of the provisional label; It consists of a clustering section 4 that performs classification.
暫定ラベル付け回路1は第9図Aに示すよう
に、入力される画像上に相対L型(L字の左右対
象を反対にしたものの)のウインドを設定し、
この相対L型のウインドで走査し、第9図Bに
示すラベルの発生及び延長、第9図Cに示す隣接
したラベルの接続関係の検出を行う。 As shown in FIG. 9A, the temporary labeling circuit 1 sets a relative L-shaped window (the left and right sides of the L shape are reversed) on the input image,
Scanning is performed using this relative L-shaped window to detect the generation and extension of labels as shown in FIG. 9B, and the connection relationship between adjacent labels as shown in FIG. 9C.
相対L型のウインドで走査する方向は第9図
Aで示す矢印方向であり、同時に走査する画素を
a,b,cとする。尚、右方向の画素数はi画
素、下方向の画素数はj画素とする。 The direction in which the relative L-shaped window scans is the direction of the arrow shown in FIG. 9A, and the pixels scanned simultaneously are a, b, and c. Note that the number of pixels in the right direction is i pixels, and the number of pixels in the downward direction is j pixels.
ラベルの発生及び延長の論理としては第9図B
に示すように、例えば同時に入力される画素a〜
cの内、画素a,bは不定レベル(*印で示す)、
画素cが“0”レベベルの時はc=0として注目
画素を送出するように動作する。 The logic of label generation and extension is shown in Figure 9B.
As shown in , for example, pixels a~
Of c, pixels a and b are at an undefined level (indicated by *),
When pixel c is at the "0" level, c=0 and the pixel of interest is transmitted.
又、画素a,bが“0”レベル、画素cが
“0”以外のレベル(NZで示す)の時はc=L
(但し、L=L+1でLは暫定ラベル(初期値
1))とし、ラベルの発生のための演算を行う。 Also, when pixels a and b are at a “0” level and pixel c is at a level other than “0” (indicated by NZ), c=L.
(However, L=L+1, where L is a provisional label (initial value 1)), and calculations are performed to generate a label.
更に、画素aが“0”レベル、画素b,cが
“NZ”レベルの時は、c=bとしラベルの延長の
ための演算を行い、画素a,b,cが“NZ”レ
ベルの時は、c=Min(a,b)としラベルの延
長のための演算を行う。 Furthermore, when pixel a is at the "0" level and pixels b and c are at the "NZ" level, c=b and an operation is performed to extend the label, and when pixels a, b, and c are at the "NZ" level, sets c=Min(a, b) and performs an operation to extend the label.
第9図Cは、各画素a,b,c間の接続関係を
検出するための条件を示すもので、例えば画素
a,bが不定レベルで、画素cが“0”又は
“NZ”レベルの時は接続関係関数Fc=0となり、
画素cに対するラベルの接続関係が無いものと判
定する。 FIG. 9C shows the conditions for detecting the connection relationship between each pixel a, b, and c. For example, pixels a and b are at an undefined level, and pixel c is at a "0" or "NZ" level. When the connection relation function Fc=0,
It is determined that there is no connection relationship between the label and the pixel c.
又、各画素a,b,c共に“NZ”レベルの時
は接続関係関数Fc=1、(a,b)を暫定ラベル
付け回路1は出力し、画素cに対して画素a,b
が接続されていることを検出する。 Furthermore, when each pixel a, b, and c are at the "NZ" level, the temporary labeling circuit 1 outputs the connection relation function Fc = 1 (a, b), and the pixel a, b is
is connected.
第10図は上記方法による処理例に基づく暫定
ラベル付け結果(第10図Aに示す)と検出され
た接続関係(第10図Bに示す)を示す。これよ
り明らかなように、上記方法で処理した場合、異
なる接続関係が連続して生起(例えば、暫定ラベ
ル1と6、1と5、1と4等、以後これを1/6,
1/5,1/4,……等と表示する)する可能性があ
る。 FIG. 10 shows a provisional labeling result (shown in FIG. 10A) and a detected connection relationship (shown in FIG. 10B) based on a processing example using the above method. As is clear from this, when processing with the above method, different connection relationships occur continuously (for example, provisional labels 1 and 6, 1 and 5, 1 and 4, etc., which will be referred to as 1/6,
1/5, 1/4, etc.).
第11図Aは暫定ラベル付け処理後の画像を示
す。接続関係整理回路2は暫定ラベル付け回路1
で検出された接続関係の重複部分を整理するもの
である。この重複した接続関係を整理する方法と
しては、従来は例えば工業技術院で提案されてい
る三角メモリ法(特許公報58−16217)を用いて
処理されている。 FIG. 11A shows the image after provisional labeling processing. Connection relationship arrangement circuit 2 is provisional labeling circuit 1
This is to organize the overlapping parts of the connection relationships detected in the above. Conventionally, as a method for sorting out these overlapping connection relationships, for example, the triangular memory method proposed by the Agency of Industrial Science and Technology (Patent Publication No. 58-16217) has been used.
この三角メモリ法は第11図Bに示すように、
例えばメモリの横方向と縦方向に暫定ラベル番号
(本例では1〜8)を付加し、横方向と縦方向の
座標点(例えば、1/2)が接続関係有りの場合は
‘1'を立て、無しの場合は‘0'として重複した接
続関係を入力する。前記メモリに重複した接続関
係を入力した後、メモリ全体を読出すことによ
り、接続関係を整理した結果が出力されることに
なる。 This triangular memory method, as shown in Figure 11B,
For example, add temporary label numbers (1 to 8 in this example) to the horizontal and vertical directions of the memory, and if the horizontal and vertical coordinate points (for example, 1/2) have a connection relationship, add '1'. If it is set, enter '0' to indicate the duplicate connection relationship. After inputting the duplicate connection relationships into the memory, the entire memory is read out, thereby outputting the result of organizing the connection relationships.
第12図はクラスタリング部4の動作を説明す
る図で、接続関係整理回路2で整理された、例え
ば第12図Aに示すような接続関係を入力し、そ
れぞれの連結領域に属する全ての暫定ラベルを検
出する。即ち、第12図Aに示す整理された接続
関係から第12図Bに示す直接接続テーブルを作
成する。 FIG. 12 is a diagram illustrating the operation of the clustering unit 4, in which connection relationships organized by the connection relationship organizing circuit 2, such as shown in FIG. 12A, are input, and all provisional labels belonging to each connected area are Detect. That is, the direct connection table shown in FIG. 12B is created from the organized connection relationships shown in FIG. 12A.
例えば、暫定ラベル“1”と接続されている暫
定ラベルは第12図Bのテーブルから“3”,
“2”,“5”となる。又、暫定ラベル“8”と直
接接続されている暫定ラベルは“6”,“7”とな
る。この直接接続テーブルは、各暫定ラベルと直
接に接続している暫定ラベルをまとめたものであ
る。 For example, the temporary label connected to the temporary label “1” is “3” from the table in FIG. 12B,
They become “2” and “5”. Further, the temporary labels directly connected to the temporary label "8" are "6" and "7". This direct connection table is a collection of temporary labels that are directly connected to each temporary label.
次に、直接接続テーブルの内容に基づき、暫定
ラベルを追跡し、ラベルのクラスタ化を行う。こ
の処理は第12図Cに示すように暫定ラベルの接
続関係をグラフ表現しした場合にグラフの辺を追
跡することに相当し、第12図Dに暫定ラベルの
追跡結果を示す。 Next, based on the contents of the direct connection table, the temporary labels are tracked and the labels are clustered. This processing corresponds to tracing the edges of the graph when the connection relationships of the provisional labels are expressed graphically as shown in FIG. 12C, and FIG. 12D shows the tracing results of the provisional labels.
ラベル更新部3では、クラスタリング部4の出
力に基づいて暫定ラベルを更新する。第11図A
の画像の例では、暫定ラベル1、2、3、5を
“1”に暫定ラベル4、6、7、8を“2”に変
換することにより、各領域に一対一に対応したラ
ベル付けが行われる。 The label updating unit 3 updates the temporary label based on the output of the clustering unit 4. Figure 11A
In the image example, by converting the temporary labels 1, 2, 3, and 5 to "1" and the temporary labels 4, 6, 7, and 8 to "2", each area is labeled in a one-to-one correspondence. It will be done.
上述の方法で暫定ラベル付けを行う際に、注目
画素(本例では画素cの部分)の上隣の画素(本
例では画素a)と左隣の画素(本例では画素b)
に共に暫定ラベルが付加されている場合、上隣の
画素の暫定ラベルを注目画素にする方法と、上隣
と左隣の2つの画素の最小値(第9図Bで示す
例)を出力する方法がある。
When performing temporary labeling using the above method, the pixel next to the top of the pixel of interest (pixel c in this example) (pixel a in this example) and the pixel next to the left (pixel b in this example)
If a temporary label is attached to both pixels, how to make the temporary label of the pixel next to the top the pixel of interest, and how to output the minimum value of the two pixels next to the top and to the left (example shown in Figure 9B). There is a way.
これらの方法では暫定ラベルの接続関係が画素
毎に、しかも異なる接続関係が連続して生起する
ため、その処理に長時間を要する。 In these methods, the connection relationship of the provisional label occurs for each pixel, and different connection relationships occur continuously, so the processing takes a long time.
又、暫定ラベル付け回路1で検出された重複し
た接続関係を整理する場合、重複した接続関係を
メモリ(図示してない)に入力した後に、メモリ
(図示してない)全体を読出す必要があるために、
最大暫定ラベルの2乗に比例する演算時間を必要
とする等の問題点がある。 Furthermore, when sorting out duplicate connection relationships detected by the temporary labeling circuit 1, it is necessary to input the duplicate connection relationships into a memory (not shown) and then read out the entire memory (not shown). In order to be
There are problems such as requiring calculation time proportional to the square of the maximum provisional label.
第1図は本発明の原理ブロツク図を示す。 FIG. 1 shows a block diagram of the principle of the present invention.
本原理ブロツク図は第7図で説明したラベル更
新部3、クラスタリング部4と、
画像の走査方向で右下でしかも注目画素の上隣
の画素と左隣の画素に共に暫定ラベルが付加され
ている場合、左隣の画素に付加された暫定ラベル
を優先して注目画素として出力するラベル付加回
路11と、同一の接続関係が連続して検出された
場合に接続関係を1回のみ出力し、他を抑御する
抑制回路12とを有する暫定ラベル付け部5と、
画像内で検出された接続関係の履歴を保持する
ラベル接続テーブルと、ラベル接続テーブルを参
照し、重複した接続関係のうち最初に検出された
もののみを出力する接続関係制限手段と、整理さ
れた接続関係を保持し、これに基づいてラベル接
続テーブルの初期化を行う初期化手段とを有する
接続関係整理部6とから構成されている。 This principle block diagram includes the label updating unit 3 and clustering unit 4 explained in FIG. If the same connection relationship is detected consecutively, the label addition circuit 11 outputs the provisional label attached to the pixel on the left as the pixel of interest, and outputs the connection relationship only once if the same connection relationship is detected consecutively. A provisional labeling unit 5 having a suppression circuit 12 that suppresses other connections, a label connection table that holds a history of connection relationships detected in an image, and a label connection table that stores a history of connection relationships detected in an image, The connection relation organizing section 6 has a connection relation restriction means that outputs only those detected in the above, and an initialization means that holds the organized connection relations and initializes a label connection table based on the organized connection relations. has been done.
入力した画像情報の暫定ラベル付けにおいて、
異なる接続関係が連続して発生しないようラベル
付加手段にて暫定ラベルを付加すると共に、同一
の接続関係が連続して検出された場合には、その
接続関係は1回のみ出力し、更に接続関係整理部
においては、以前に検出された接続関係の履歴を
保持し、これを参照することにより、重複した接
続関係のうち最初に検出された接続関係のみを出
力するように制限することにより、接続関係整理
部に入力される接続関係の頻度が低減されると共
に、接続関係整理部の演算量が削減され、高速な
ラベル付けが可能となる。
In provisional labeling of input image information,
A temporary label is added by the label adding means so that different connection relationships do not occur consecutively, and if the same connection relationship is detected consecutively, that connection relationship is output only once, and further connection relationships are The organizer maintains a history of previously detected connection relationships, and by referring to this history, outputs only the connection relationship that was detected first among duplicate connections. The frequency of connection relationships input to the relationship arrangement section is reduced, and the amount of calculation by the connection relation arrangement section is reduced, allowing high-speed labeling.
以下本発明の要旨を第1図〜第6図に示す実施
例により具体的に説明する。
The gist of the present invention will be specifically explained below with reference to embodiments shown in FIGS. 1 to 6.
第2図は本発明の実施例である接続関係整理部
を説明するブロツク図、第3図は本発明の実施例
における暫定ラベル付けを説明する図、第4図は
本発明の実施例における暫定ラベル付けの動作を
説明する図、第5図は本発明の実施例における暫
定ラベル付け結果と接続関係を説明する図、第6
図は本発明の実施例における接続関係整理部の動
作を説明するブロツク図をそれぞれ示す。尚、全
図を通じて同一符号は同一対象物を示す。 FIG. 2 is a block diagram illustrating a connection relationship sorting unit according to an embodiment of the present invention, FIG. 3 is a diagram illustrating provisional labeling in an embodiment of the present invention, and FIG. FIG. 5 is a diagram explaining the labeling operation; FIG. 5 is a diagram explaining the provisional labeling results and connection relationships in the embodiment of the present invention;
The figures each show a block diagram for explaining the operation of the connection relationship sorting section in the embodiment of the present invention. Note that the same reference numerals indicate the same objects throughout the figures.
次に、本実施例に基づくラベル付け動作を説明
する。尚、本実施例の動作説明においては、ラベ
ル更新部3及びクラスタリング部4の動作は第7
図の説明と同一のため省略である。 Next, a labeling operation based on this embodiment will be explained. In the explanation of the operation of this embodiment, the operation of the label updating section 3 and the clustering section 4 will be explained as follows.
It is omitted because it is the same as the explanation of the figure.
第1図のラベル付加回路11、抑制回路12を
備えた暫定ラベル付け部5は第3図に示すごとく
前述の相対L型ウインドで画像を矢印方向へ走
査する。この時、注目画素(画素cに相当する部
分)に出力する暫定ラベルの値としては、左隣の
画素bを出力することにより、異なる接続関係が
連続して発生しないようにする。 The temporary labeling section 5, which includes the label adding circuit 11 and the suppression circuit 12 shown in FIG. 1, scans the image in the direction of the arrow using the above-mentioned relative L-shaped window, as shown in FIG. At this time, as the value of the provisional label to be output to the pixel of interest (portion corresponding to pixel c), pixel b on the left is outputted to prevent different connection relationships from occurring consecutively.
即ち、ラベルの発生と延長の論理としては、第
3図Bに示すように同時に走査し入力する画素
a,b,cの内、画素a,bが不定(*印で示
す)で画素cが“0”レベルの時はc=0でラベ
ルの発生処理を延長処理もなく、画素a,bが
“0”、画素cが“0”以外のレベル(“NZ”で示
す)の時は、ラベルの発生処理がある。 That is, the logic of label generation and extension is that among pixels a, b, and c that are simultaneously scanned and input as shown in FIG. When the level is “0”, c=0 and the label generation process is not extended, and when pixels a and b are “0” and pixel c is at a level other than “0” (indicated by “NZ”), There is a label generation process.
又、画素b,cが“NZ”、画素aが“0”レベ
ルの時はc=b、画素a,cが“NZ”、画素bが
“0”レベルの時はc=a、画素a,b,c共に
“NZ”の場合はc=bとなり、いずれの場合もラ
ベルの延長処理が有りとなる。 Also, when pixels b and c are "NZ" and pixel a is at "0" level, c=b; when pixels a and c are "NZ" and pixel b is at "0" level, c=a, and pixel a , b, and c are all "NZ", c=b, and label extension processing is required in either case.
尚、第3図Bに示すウインドの動作とラベル
の発生の有無及びラベルの延長の有無を関係動作
の詳細を第4図に示す。 Incidentally, FIG. 4 shows details of the related operations of the window operation shown in FIG. 3B, whether or not a label is generated, and whether or not the label is extended.
次に、接続関係の検出と連続した同一接続関係
の出力抑制の関係を第3図Cに示す。即ち、画素
a,bが不定で画素cが“0”レベルの時、画素
aが不定、画素bが“0”、画素cが“NZ”の
時、画素aが“0”、画素b,cが“NZ”の時は
いずれも直前の接続関係が不定でラベルの接続関
係無し(Fc=0)として出力される。 Next, FIG. 3C shows the relationship between connection relationship detection and output suppression of consecutive identical connection relationships. That is, when pixels a and b are undefined and pixel c is at "0" level, when pixel a is undefined, pixel b is at "0", and pixel c is at "NZ", pixel a is at "0", pixel b, When c is "NZ", the immediately preceding connection relationship is undefined and the label is output as having no connection relationship (Fc=0).
次に、画素a,b,c共に“NZ”の時で直前
の接続関係がa,bの場合はFc=0で出力を抑
制し、直前の接続関係がa,b以外の場合はFc
=1でa,bを出力する。 Next, when pixels a, b, and c are all "NZ" and the previous connection relationship is a, b, output is suppressed with Fc = 0, and if the previous connection relationship is other than a, b, Fc
=1 outputs a and b.
上述のようにして処理した暫定ラベル付けの結
果と接続関係を第5図に示す。即ち、これによれ
ば同一の接続関係は連続して発生するが、異なる
接続関係が連続して発生することはない。 FIG. 5 shows the results of the provisional labeling processed as described above and the connection relationships. That is, according to this, the same connection relationship occurs consecutively, but different connection relationships do not occur consecutively.
又、同一の接続関係は第3図Cの論理で抑制さ
れる(第5図Bの“×”印で示す部分)ので、接
続関係の発生を大幅に削減することが出来る。 Moreover, since the same connection relationship is suppressed by the logic shown in FIG. 3C (the part indicated by the "X" mark in FIG. 5B), the occurrence of connection relationships can be significantly reduced.
次に、第2図は本実施例における接続関係整理
部6の詳細ブロツクを示す。即ち、本実施例の接
続関係整理部6は、ラベル接続テーブル23、接
続関係制限回路24及びマルチプレクサ(以下
MPXと称する)21とメモリ22からなる初期
化回路25とから構成されている。 Next, FIG. 2 shows a detailed block diagram of the connection relationship organizing section 6 in this embodiment. That is, the connection relationship arrangement unit 6 of this embodiment includes a label connection table 23, a connection relationship restriction circuit 24, and a multiplexer (hereinafter referred to as
(referred to as MPX) 21 and an initialization circuit 25 consisting of a memory 22.
ラベル接続テーブル23はラベルの接続関係を
保持するための2次元1ビツトメモリであり、接
続関係が入力されると対応するアドレスに「1」
が書込まれる。 The label connection table 23 is a two-dimensional 1-bit memory for holding the connection relationship of labels, and when the connection relationship is input, "1" is written to the corresponding address.
is written.
接続関係制限回路24はラベル接続テーブル2
3が“0”、即ち入力された接続関係が始めて出
現した時のみ、その接続関係を出力する。初期化
回路25は出力された接続関係をメモリ22で保
持し、この内容に従つてラベル接続テーブル23
を初期化する。 The connection relationship restriction circuit 24 is the label connection table 2
3 is "0", that is, only when the input connection relationship appears for the first time, the connection relationship is output. The initialization circuit 25 holds the output connection relationship in the memory 22, and stores the label connection table 23 according to this content.
Initialize.
即ち、ラベル接続テーブル23は処理に先立つ
て図示されないMPUによつてその内容はクリア
されている。この場合は2次元1bitのラベル接続
テーブル23の全アドレスに対して0を書き込む
処理が行なわれる。 That is, the contents of the label connection table 23 are cleared by an MPU (not shown) prior to processing. In this case, a process is performed in which 0 is written to all addresses in the two-dimensional 1-bit label connection table 23.
一方、処理の実行中には画像データの無効期間
(帰線期間)内にクリアする必要があるが、全ア
ドレスに対して0を書き込む処理では、帰線期間
内に処理を終了することができない。 On the other hand, during execution of processing, it is necessary to clear the image data within the invalid period (retrace period), but in the process of writing 0 to all addresses, processing cannot be completed within the retrace period. .
このため、接続関係を格納するメモリ22を用
意して、ラベル付け処理実行中はメモリ22は整
理された接続関係を蓄積し、帰線期間中にMPX
21を切り換えてメモリ22よりラベル接続テー
ブル23へ前フレームにおいて1になつたアドレ
ス(接続関係)を入力し、そのアドレスの値を0
に戻すことでラベル接続テーブル23をクリアし
ている。 For this reason, a memory 22 for storing connection relationships is prepared, and the memory 22 stores the organized connection relationships while the labeling process is being executed, and during the retrace period, the memory 22 stores the organized connection relationships.
21, input the address (connection relationship) that became 1 in the previous frame from the memory 22 to the label connection table 23, and set the value of that address to 0.
By returning to , the label connection table 23 is cleared.
このように構成されている接続関係整理部6は
暫定ラベル付け部5で検出された接続関係の重複
部分を整理する。 The connection relationship sorting section 6 configured in this manner sorts out overlapping parts of the connection relationships detected by the temporary labeling section 5.
即ち、第6図Aに示す画像を暫定ラベル付け後
の画像とすると、暫定ラベル付け部5で検出され
る接続関係は第6図Bに示すようになる。この図
において、“×”印が暫定ラベル付け部5で抑制
された接続関係であり、下線を付した部分が接続
関係の重複部分である。尚、第6図Cは重複部分
を整理した時の出力を示す。 That is, if the image shown in FIG. 6A is the image after provisional labeling, the connection relationship detected by the provisional labeling section 5 will be as shown in FIG. 6B. In this figure, the "x" marks are connection relationships suppressed by the provisional labeling unit 5, and the underlined portions are overlapping portions of connection relationships. Incidentally, FIG. 6C shows the output when overlapping parts are sorted out.
以上のような本発明によれば、暫定ラベル付け
で検出される接続関係が大幅に削減出来、接続関
係検出の時間が短縮され、更に暫定ラベルの接続
関係の重複部分を削減出来るので連結領域のラベ
ル付け処理を高速に実行出来ると言う効果があ
る。
According to the present invention as described above, the connection relationships detected by provisional labeling can be significantly reduced, the time for connection relationship detection can be shortened, and the overlapping portions of connection relationships of provisional labels can be reduced, so that the connection relationships in the connected area can be reduced. This has the effect that labeling processing can be executed at high speed.
第1図は本発明の原理ブロツク図、第2図は本
発明の実施例である接続関係整理部を説明するブ
ロツク図、第3図は本発明の実施例における暫定
ラベル付けを説明する図、第4図は本発明の実施
例における暫定ラベル付けの動作を説明する図、
第5図は本発明の実施例における暫定ラベル付け
結果と接続関係を説明する図、第6図は本発明の
実施例における接続関係整理部の動作を説明する
ブロツク図、第7図は従来例を説明するブロツク
図、第8図は領域のラベル付け処理を説明する
図、第9図は従来例の暫定ラベル付け動作状況を
説明する図、第10図は従来の暫定ラベル付け結
果状況を説明する図、第11図は従来の接続関係
整理の動作を説明する図、第12図はクラスタリ
ング部の動作を説明する図、をそれぞれ示す。
図において、1は暫定ラベル付け回路、2は接
続関係整理回路、3はラベル更新部、4はクラス
タリング部、5は暫定ラベル付け部、6は接続関
係整理部、11はラベル付加回路、12は抑制回
路、21はMPX、22はメモリ、23はラベル
接続テーブル、24は接続関係制限回路、25は
初期化回路、をそれぞれ示す。
FIG. 1 is a block diagram of the principle of the present invention, FIG. 2 is a block diagram illustrating a connection relation sorting unit according to an embodiment of the present invention, and FIG. 3 is a diagram illustrating temporary labeling in an embodiment of the present invention. FIG. 4 is a diagram explaining the operation of temporary labeling in the embodiment of the present invention;
FIG. 5 is a diagram illustrating the provisional labeling results and connection relationships in the embodiment of the present invention, FIG. 6 is a block diagram illustrating the operation of the connection relationship arrangement unit in the embodiment of the present invention, and FIG. 7 is a conventional example. FIG. 8 is a diagram explaining the region labeling process, FIG. 9 is a diagram explaining the operation status of temporary labeling in the conventional example, and FIG. 10 is a diagram explaining the status of the temporary labeling result in the conventional example. FIG. 11 is a diagram for explaining the operation of conventional connection relationship sorting, and FIG. 12 is a diagram for explaining the operation of the clustering section. In the figure, 1 is a provisional labeling circuit, 2 is a connection relation arrangement circuit, 3 is a label update section, 4 is a clustering section, 5 is a provisional labeling section, 6 is a connection relation arrangement section, 11 is a label addition circuit, and 12 is a 21 is an MPX, 22 is a memory, 23 is a label connection table, 24 is a connection relationship restriction circuit, and 25 is an initialization circuit.
Claims (1)
て、前記画像を構成する各画素を所定走査方法で
走査し、順次暫定ラベルを付けると共に、既に付
加されている近傍の暫定ラベルとの接続関係を検
出する暫定ラベル付け部5と、 前記暫定ラベル付け部5で検出された接続関係
の重複部分を整理する接続関係整理部6と、 接続された接続関係に基づいて行われた暫定ラ
ベルのクラス分け結果を用いて暫定ラベルを更新
するラベル更新部3等を備えてなる連結領域のラ
ベル付け回路において、 前記暫定ラベル付け部5内に、該画像の走査方
向が右下で、注目画素の上隣の画素と左隣の画素
と共に暫定ラベルが付加されている場合に、該左
隣の画素に付加された暫定ラベルを優先して注目
画素に出力するラベル付加手段11と、 同一の接続関係が連続して検出された場合に、
接続関係を1回のみ出力し、他を抑制する抑制手
段12と、 前記接続関係整理部6内に、該画像内で検出さ
れた接続関係の履歴を保持する保持手段と、 前記保持手段を参照し、重複した接続関係の
内、最初に検出されたもののみを出力する接続関
係制限手段とを設け、 前記ラベル付加手段11にて、入力した該画像
の暫定ラベル付けで、所定手順に基づきラベルを
付加して得る連続して発生する同一の接続関係
は、前記接続関係整理部6に対して1回のみ送出
するように前記抑制手段12で抑制し、 更に、前記保持手段に、以前に検査された接続
関係の履歴を保持させ、この内容を参照して、重
複した接続関係の内、最初に検出された接続関係
のみを出力するように制御することを特徴とする
ラベル付け回路。[Scope of Claims] 1. For a video signal obtained by scanning an image, each pixel constituting the image is scanned using a predetermined scanning method, and provisional labels are sequentially attached to the video signal, and provisional labels in the vicinity that have already been added are a provisional labeling unit 5 that detects connection relationships with labels; a connection relationship organizing unit 6 that organizes overlapping portions of connection relationships detected by the provisional labeling unit 5; In a connected region labeling circuit comprising a label updating unit 3 etc. that updates a temporary label using the classification result of the temporary label, the temporary labeling unit 5 is configured such that the scanning direction of the image is at the bottom right. , a label adding means 11 that, when a provisional label is added to the pixel above and to the left of the pixel of interest, gives priority to the provisional label added to the pixel to the left of the pixel of interest and outputs it to the pixel of interest; When the same connection relationship is detected consecutively,
a suppressing means 12 that outputs a connection relation only once and suppresses others; a holding means for holding a history of connection relations detected in the image in the connection relation organizing section 6; see the holding means. and connection relation limiting means for outputting only the first detected one among the duplicated connection relations, and the label adding means 11 temporarily labels the input image and labels it based on a predetermined procedure. The same connection relationship that occurs continuously and is obtained by adding is suppressed by the suppression means 12 so that it is sent only once to the connection relationship organizing section 6, and furthermore, the holding means is provided with information about the previously inspected connection relationship. A labeling circuit that retains a history of connection relationships that have been detected, refers to this content, and performs control to output only the connection relationship that is detected first among duplicate connection relationships.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24932085A JPS62108376A (en) | 1985-11-07 | 1985-11-07 | Labeling system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24932085A JPS62108376A (en) | 1985-11-07 | 1985-11-07 | Labeling system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62108376A JPS62108376A (en) | 1987-05-19 |
| JPH0520792B2 true JPH0520792B2 (en) | 1993-03-22 |
Family
ID=17191243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24932085A Granted JPS62108376A (en) | 1985-11-07 | 1985-11-07 | Labeling system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62108376A (en) |
-
1985
- 1985-11-07 JP JP24932085A patent/JPS62108376A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62108376A (en) | 1987-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0558049A2 (en) | Method and apparatus for extracting a contour of an image | |
| JPH0520792B2 (en) | ||
| JPH0624012B2 (en) | Labeling processor | |
| JPH0462110B2 (en) | ||
| EP0067236B1 (en) | Character and figure isolating and extracting system | |
| JP2617135B2 (en) | Labeling device for connected areas | |
| JPS6320578A (en) | Labeling circuit for connected region | |
| JPH0738240B2 (en) | Image-based knowledge-based fault detection system | |
| JP3072868B2 (en) | Labeling circuit for image processing | |
| JP2834130B2 (en) | How to check recognition data | |
| JP2962525B2 (en) | Text block recognition method | |
| JPH0129643Y2 (en) | ||
| JPH0656617B2 (en) | Labeling method for labeling processor | |
| JPH07118013B2 (en) | Image data labeling method | |
| JPH0484285A (en) | Method for slip position detection | |
| JPH0644289B2 (en) | Connected area labeling circuit | |
| JPS62108381A (en) | Density histogram detecting system | |
| JPH0231428B2 (en) | RYOIKINORABERUTSUKEKAIRO | |
| JPS63163579A (en) | Graphic boundary vector generating circuit | |
| JPH06274692A (en) | Character extractor | |
| JPS61143885A (en) | Linear picture producer | |
| JPS62182878A (en) | labeling processor | |
| JPS59178586A (en) | Loop extraction processing system of graphic pattern | |
| JPH04123278A (en) | Arithmetic unit for euler's value in connection area | |
| JPH01311388A (en) | Optical character reader |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |