JPH0525394B2 - - Google Patents
Info
- Publication number
- JPH0525394B2 JPH0525394B2 JP61296166A JP29616686A JPH0525394B2 JP H0525394 B2 JPH0525394 B2 JP H0525394B2 JP 61296166 A JP61296166 A JP 61296166A JP 29616686 A JP29616686 A JP 29616686A JP H0525394 B2 JPH0525394 B2 JP H0525394B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- sas
- amorphous
- current
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアモルフアス(非晶質)構造と結晶構
造(単結晶、多結晶を含む)の中間の構造であつ
て、自由エネルギ的に安定な第3の状態を有する
セミアモルフアス(以下SASという)を利用し
たMIS型半導体装置に関するものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention is directed to a structure that is intermediate between an amorphous structure and a crystalline structure (including single crystals and polycrystals) and is stable in terms of free energy. The present invention relates to an MIS type semiconductor device using semi-amorphous amorphous material (hereinafter referred to as SAS) having a third state.
従来アモルフアスシリコン半導体(以下ASと
いう)はその原子間距離もランダムであり、かつ
その結晶学的な配位もランダムであることをもつ
て定義されていた。
Conventionally, amorphous silicon semiconductors (hereinafter referred to as AS) have been defined as having random interatomic distances and random crystallographic coordination.
またこのあらゆる意味でのランダムであること
により、自由エネルギ的には結晶性半導体
(CRYSTALLINE SEMICONDUCTOR以下CS
という)に比べて必ずしも安定であるとはいえ
ず、またかかるAS中にはそのランダムのため科
学的に他と結合をしていない即ち不対結合手が多
数存在していた。この不対結合手は再結合中心と
なり、キヤリアのライフタイムをきわめて小さく
してしまい、キヤリアキラーとして最もその排除
が期待されていた。この不対結合手を除く方法と
して、最近水素またはハロゲンにより中和するこ
と、即ち半導体が珪素であるとすると、
Si・+H・→Si−H
Si・+F・→Si−F
が知られている。シラン(SiH4)、四弗化珪素
(SiF4)またはその混合気体に対してグロー放電
またはプラズマCVD法を用いることにより作製
された被膜は、再結合中心密度が水素・ハロゲン
の添加のないASが1020〜1022cm-3を再結合中心の
密度として有するのに対し、1017〜1019cm-3と104
〜106分の1にまでその再結合中心の密度を小さ
くできるものとして注目されている。 In addition, due to this randomness in every sense, in terms of free energy, it is similar to a crystalline semiconductor
It cannot be said that it is necessarily more stable than AS, and because of its randomness, there are many unpaired bonds in such AS that do not scientifically bond with others. This unpaired bond becomes the center of recombination and extremely shortens the lifetime of the carrier, making it the most anticipated carrier killer to eliminate. As a method for removing these dangling bonds, it has recently been known to neutralize with hydrogen or halogen, i.e., assuming the semiconductor is silicon, Si・+H・→Si−H Si・+F・→Si−F . The film produced by using glow discharge or plasma CVD method for silane (SiH 4 ), silicon tetrafluoride (SiF 4 ), or a mixture thereof has a recombination center density similar to that of AS without the addition of hydrogen or halogen. has a density of recombination centers of 10 20 to 10 22 cm -3 , whereas 10 17 to 10 19 cm -3 and 10 4
It is attracting attention as a method that can reduce the density of recombination centers by ~ 106 times.
しかしかかる程度の密度は半導体としては十分
なものではなかつた。そのためASは半導体に適
したものではなかつた。本発明はかかる再結合中
心の密度を1013〜1016cm-3とさらに1/102〜1/104
とし、また電気伝導度は10-6〜10-4Ωcm-1と104
〜106倍も増加させることができてさらに理想的
な半導体に近づけたものであり、その結果、電
子、ホールの移動度もASの300ÅとCSの〜103μ
mの中間状態の1〜50μmの値を得ることができ
た。 However, such a density was not sufficient for a semiconductor. Therefore, AS was not suitable for semiconductors. The present invention reduces the density of such recombination centers to 10 13 to 10 16 cm -3 and further to 1/10 2 to 1/10 4
and the electrical conductivity is 10 -6 to 10 -4 Ωcm -1 and 10 4
It can be increased by ~10 6 times, bringing it even closer to an ideal semiconductor, and as a result, the mobility of electrons and holes is 300 Å for AS and ~10 3 μ for CS.
It was possible to obtain an intermediate value of m between 1 and 50 μm.
本発明は上記の性質を有したセミアモルフアス
半導体をMIS型半導体に応用することを目的とし
たものである。 The object of the present invention is to apply a semi-amorphous semiconductor having the above properties to an MIS type semiconductor.
本発明はソース領域、ドレイン領域及びチヤネ
ル形成領域がセミアモルフアス半導体で形成させ
アイソレイシヨン領域をアモルフアス半導体で形
成させることにより、セミアモルフアス半導体と
アモルフアス半導体との電気伝導率の差により容
易にアイソレイシヨン領域の形成が行なえるもの
であり以下の特徴を有したものである。
In the present invention, the source region, the drain region, and the channel forming region are formed of a semi-amorphous semiconductor, and the isolation region is formed of an amorphous semiconductor. It is capable of forming an isolation region and has the following features.
本発明はセミアモルフアス半導体(半非晶質)
構造を有する半導体として定義し、かかる半導体
と非晶質の半導体とを隣接せしめる半導体装置に
関して、かかる中間構造の半導体をセミアモルフ
アス(以下SASという)と、アモルフアス半導
体(以下ASという)とを局部的に制御せしめ、
特にSASの伝導率をASの伝導率に比べて大きく
有せしめることを特徴とする。 The present invention is a semi-amorphous semiconductor (semi-amorphous)
Regarding semiconductor devices that are defined as a semiconductor having a structure and in which such a semiconductor and an amorphous semiconductor are placed adjacent to each other, a semiconductor with such an intermediate structure is referred to as a semi-amorphous semiconductor (hereinafter referred to as SAS) and an amorphous semiconductor (hereinafter referred to as AS). be controlled,
In particular, it is characterized in that the conductivity of SAS is greater than that of AS.
本発明はASに対し特定の通路に対して電流時
にパルス電流を光照射による光励起または加熱に
よる熱励起のエネルギとの併用で流すことによ
り、この電流の不対結合手による再結合中心を介
しての再結合によるかかる部所での局部的な多加
熱、急冷、特に電流を中止した際のこの極急冷に
よりその材料状態を冷凍(クインチ)することを
特長とする。即ち、この不対結合手を活性にし、
この不対結合手とその近傍の他の不対結合手また
は他の水素等により中和させた結合手とを結合せ
しめることにより正常な原子間距離を有し、かつ
その不対結合手を相殺してしまい、さらにその中
和された状態を凍結してしまうというセミアモル
フアス半導体(SEMI−AMORPHOUS
SEMICONDUCTOR即ちSASという)に関する
ものである。 The present invention allows AS to pass a pulsed current to a specific path in conjunction with the energy of optical excitation by light irradiation or thermal excitation by heating, thereby allowing the current to pass through recombination centers due to dangling bonds. The feature is that the state of the material is frozen (quinched) by local multi-heating and rapid cooling at such locations due to recombination of the two, especially by this extremely rapid cooling when the current is stopped. That is, by activating this unpaired bond,
By combining this dangling bond with another dangling bond nearby or with a bond neutralized by other hydrogen, etc., a normal interatomic distance is maintained and the dangling bond cancels out the dangling bond. semi-amorphous semiconductor (SEMI-AMORPHOUS), which freezes the neutralized state.
SEMICONDUCTOR (SAS).
本発明は、半導体、例えば珪素において、
Si・+Si・→Si−Si
Si・+Si−H→Si−Si+H・
等の反応を物理的に過電流により発生せしめ、ひ
いては不対結合手の密度を減少せしめることに加
えて、かかる反応に伴う発熱によりシヨートレン
ジオーダにおいて原子の再配列を促すことを特徴
としている。 The present invention physically causes reactions such as Si・+Si・→Si−Si Si・+Si−H→Si−Si+H・ in a semiconductor, for example, silicon, by using an overcurrent, thereby reducing the density of dangling bonds. In addition to this, the heat generated by this reaction promotes the rearrangement of atoms in the short range order.
以下に本発明の実施例を示す。 Examples of the present invention are shown below.
この実施例は本発明を示し、かつSASの製造
原理・存在理論を主として述べたものである。
This example shows the present invention and mainly describes the manufacturing principle and existence theory of SAS.
第1図はアモルフアス構造の絶縁性基板4上に
導体または半導体の電極3(Mという)を選択的
にアモルフアス構造にて形成し、さらに半導体1
(半導体を総称してSという)即ちASまたはSAS
という)および半透明の金属またはITO等の透明
電極の対抗電極2(以下Mという)の構成をさせ
たMSM構造の縦断面図を示している。 In FIG. 1, a conductor or semiconductor electrode 3 (referred to as M) is selectively formed in an amorphous structure on an insulating substrate 4 having an amorphous structure, and a semiconductor 1
(Semiconductors are collectively referred to as S) i.e. AS or SAS
2 shows a vertical cross-sectional view of an MSM structure in which a counter electrode 2 (hereinafter referred to as M) is composed of a translucent metal or a transparent electrode such as ITO.
図面において本実施例は珪素を主成分とした半
導体1に関するものであり、まずシラン
(SiH4),SiF4,SiH2Cl2等の珪化物気体をグロー
放電法またはプラズマCDV法により0.1〜10μm、
特に1〜5μmの厚さに形成した。半導体膜はス
パツタ法、真空蒸着法、減圧CDV法を用いても
よい。またAS GROWNの状態にてSASを1〜
50%の量AS中に混在させる、または100%SASに
近づける、またはその一部をSASにするには結
晶化温度に比べて30〜150℃低い温度である450〜
700℃の温度で加熱し、かつその雰囲気をHとHe
との混合状態、例えばSiH4:10〜30%、H2:0
〜10%、He:90〜60%を1〜100MHzまたは1〜
10GHzの周波数の300W〜3KWの出力を有する誘
導エネルギでプラズマ化すればよかつた。Heは
電離電圧がすべての原子中最も大きく、プラズマ
状態の接続のためには、また熱伝導率が
0.123Kcal/mHrCとネオン0.0398、アルゴン
0.0140、窒素0.0206等に比べてすべての気体元素
中最も大きいので均熱反応をするためには特に重
要であつた。 In the drawings, this embodiment relates to a semiconductor 1 mainly composed of silicon, and first, a silicide gas such as silane (SiH 4 ), SiF 4 , SiH 2 Cl 2 is heated to a thickness of 0.1 to 10 μm by a glow discharge method or a plasma CDV method. ,
In particular, it was formed to have a thickness of 1 to 5 μm. The semiconductor film may be formed using a sputtering method, a vacuum evaporation method, or a reduced pressure CDV method. Also, in AS GROWN state, SAS is 1~
To mix in 50% amount AS, or to approach 100% SAS, or to make part of it into SAS, the temperature is 30~150℃ lower than the crystallization temperature, which is 450 ~
Heated at a temperature of 700℃, and the atmosphere was H and He.
For example, SiH 4 : 10-30%, H 2 : 0
~10%, He: 90~60% at 1~100MHz or 1~
It was sufficient to generate plasma using induction energy with an output of 300W to 3KW at a frequency of 10GHz. He has the highest ionization voltage of all atoms, and for connection in the plasma state, it also has a high thermal conductivity.
0.123Kcal/mHrC and neon 0.0398, argon
0.0140, and nitrogen 0.0206, which is the largest of all gaseous elements, so it was particularly important for performing isothermal reactions.
本発明はさらにこのAS中でのSASの存在確率
を向上して95%以上の概略100%のAS GROWN
の半導体にすることを目的としている。 The present invention further improves the probability of the existence of SAS in this AS and achieves an AS GROWN of 95% or more, approximately 100%.
The aim is to make it into a semiconductor.
さらにこの半導体を形成する工程の前後にて、
金属または不純物が多量にドープされた半導体の
電極さらにまたは不純物電極による電極3,2を
真空蒸着法またはプラズマCVD法または減圧
CVD法により形成して第1図の構造を得た。さ
らにこの2つの電極に対し順方向に電圧を1.0
Å/cm2〜5×104Å/cm2の範囲にて100秒特に0.01
〜2秒間印加することにより電流特にパルス電流
を流した。 Furthermore, before and after the process of forming this semiconductor,
A semiconductor electrode doped with a large amount of metal or an impurity, or an impurity electrode, is used to form the electrodes 3 and 2 using a vacuum evaporation method, plasma CVD method, or reduced pressure.
The structure shown in FIG. 1 was obtained by forming by CVD method. Furthermore, apply a voltage of 1.0 in the forward direction to these two electrodes.
100 seconds in the range of Å/cm 2 to 5×10 4 Å/cm 2 , especially 0.01
Current, particularly pulsed current, was applied by applying for ~2 seconds.
この電流は10〜10PFのキヤパシタに電荷を充
電し、それを放電して電極3,2間に複数回印加
する方法を用いてもよい。 This current may be applied multiple times between the electrodes 3 and 2 by charging a capacitor of 10 to 10 PF and discharging it.
この時、ASは不純物をドープしない場合は電
気伝導度(σという)が10-9〜10-12Ωcm-1であ
り、絶縁性に等しい。しかしことに光照射をスポ
ツト状にて所定の部所に1μφ〜1mmφの大きさに
104LX以上の照度で行うと、その部所での電気伝
導度σは10-1〜10-6Ωcm-1と106倍も増加する。
この光キヤリアを利用するとこの部分のみ大電流
を流すことができ、SASとすることができ、さ
らにその隣接する周囲は電流が流れないためAS
の構造を残置していることが判明した。 At this time, when AS is not doped with impurities, its electrical conductivity (referred to as σ) is 10 -9 to 10 -12 Ωcm -1 , which is equivalent to insulating property. However, in particular, light irradiation is applied to a predetermined area in the form of a spot with a size of 1μφ to 1mmφ.
If the illuminance is 10 4 LX or higher, the electrical conductivity σ at that location increases by a factor of 10 6 to 10 -1 to 10 -6 Ωcm -1 .
By using this optical carrier, a large current can be passed only in this part, making it an SAS, and furthermore, since no current flows in the surrounding area, an AS
It was found that the structure of
さらにこのSASの特性に関しては、その一例
を示す。 Furthermore, regarding the characteristics of this SAS, an example will be shown.
第2図は電気伝導度σを縦軸にLOGの座標に
て示し、横軸にその絶対温度を示している。 In Figure 2, the vertical axis shows the electric conductivity σ in LOG coordinates, and the horizontal axis shows the absolute temperature.
曲線10はASの電気伝導特性であり、ASに3
×10A/cm2、103A/cm2を0.5秒間加えると、その
曲線はそれぞれ11,12へと変化し、電気伝導
度は室温にてASの10-10Ωcm-1に対して、10-6〜
10-4Ωcm-1と104〜106倍も増加させることができ
ることがわかつた。 Curve 10 is the electrical conduction characteristic of AS, and 3
When ×10 A/cm 2 and 10 3 A/cm 2 are applied for 0.5 seconds, the curves change to 11 and 12, respectively, and the electrical conductivity is 10 -10 Ωcm -1 for AS at room temperature. -6 ~
It was found that it can be increased by 10 4 to 10 6 times to 10 -4 Ωcm -1 .
さらにこのASに対して金属性不純物である
AS,sbの如きV価の不純物、Ga,Inの如き価
の不純物、Sn,Pbの如き価の不純物を0.1〜10
モル%例えば1.2モル%添加したASの特性10′
に対しSAS化の電流を流すと曲線13,14を
得ることができた。 Furthermore, it is a metallic impurity for this AS.
V value impurities such as AS and sb, value impurities such as Ga and In, and value impurities such as Sn and Pb from 0.1 to 10
Characteristics of AS added with mol% e.g. 1.2 mol% 10'
Curves 13 and 14 were obtained when a current for SAS conversion was applied to the sample.
このことよりかかる,,価の金属性元素
はSASを助長するための補助剤となつており、
B,Pの如き補助作用がみられない不純物とはま
つたく特性が異なつていた。 Therefore, valent metallic elements serve as adjuvants to promote SAS.
The properties were quite different from impurities such as B and P, which do not have any auxiliary effect.
さらにかかる電気伝導度のSASによる増加を
ESR(電子スピン共鳴)での不対結合手のスピン
密度の測定結果より調べると、印加時間を0.1秒
17,0.5秒16,2.5秒18と変化させて加える
と、第3図に示した如く、電流密度に対しすべて
漸減した曲線を得ることができた。 Furthermore, the increase in electrical conductivity due to SAS
According to the results of measuring the spin density of unpaired bonds using ESR (electron spin resonance), when the application time is changed to 0.1 seconds17, 0.5 seconds16, and 2.5 seconds18, the results are as shown in Figure 3. , we were able to obtain curves that all gradually decreased with respect to current density.
即ち、不対結合手がSAS化により減少し、さ
らに電気伝導度が向上し、ひいてはキヤリア移動
度が103〜106倍も向上していることが判明した。
しかしこれらの半導体被膜を電子線回析像をとる
と、そこには結晶化した構造を見極めることがで
きず、結晶学的には結晶構造を有しておらず、無
定形であるといえる。 That is, it was found that the number of dangling bonds was reduced by forming SAS, the electrical conductivity was further improved, and the carrier mobility was also improved by 10 3 to 10 6 times.
However, when electron beam diffraction images are taken of these semiconductor films, no crystallized structure can be discerned, and from a crystallographic point of view, it can be said that they do not have a crystal structure and are amorphous.
また含有水素はASにおいて20モル%を有して
いたが、その量は減少し、0.1〜5モル%程度し
か混入していなかつた。このためESRの結果は
不対結合手を水素が中和したのではなく、Si同志
が互いに結合して中和したためと考えられる。 Further, although the hydrogen content was 20 mol% in AS, the amount decreased to only about 0.1 to 5 mol%. Therefore, the ESR result is thought to be due to the fact that the unpaired bonds were not neutralized by hydrogen, but were neutralized by Si bonding with each other.
以上の特性よりいわゆるASの被膜が形成され
た状態の格子間距離もランダムであり、またその
位置もランダムである構造に対し、自由エネルギ
の安定なさらに熱エネルギ的に安定な結晶構造と
は異なる第3の安定点を自由エネルギ的に有して
いるものと想定される。第4図はこの関係を示し
たもので、構想は一般的な
CONFIGURATIONAL COODINATE(位相空
間の座標)縦軸は自由エネルギを示している。図
面にて、AS21,21′,SAS22,CS23と
3つの状態を有し、SASはASからCSになるため
の準安定状態というよりも第3の安定状態である
ことが判明した。 From the above characteristics, the interlattice distances and positions of the so-called AS film are random, which is different from the crystalline structure which is stable in free energy and stable in terms of thermal energy. It is assumed that it has a third stable point in terms of free energy. Figure 4 shows this relationship, and the concept is a general one.
CONFIGURATIONAL COODINATE (phase space coordinates) The vertical axis shows free energy. In the drawing, it was found that there are three states: AS21, 21', SAS22, and CS23, and SAS is the third stable state rather than a metastable state that changes from AS to CS.
また、この第2図において基板温度を室温より
200℃、400℃とすると、室温のグラフ11,12
がそれぞれ3A/cm2または102A/cm2の低い電流密
度11において得ることができた。電流を加える
時に局部的な光照射によるフオトキヤリアを発生
させること、またこの光スポツトを走査(スキヤ
ン)させること、スキアンされた光路に従つて
SASを作ることができることは本発明の特長で
ある。またこの時、併せて加熱することにより熱
励起を助長することは実用上無理なく、かつ広い
領域に均一に電流を加えるためにきわめて有効で
あつた。 In addition, in this figure 2, the substrate temperature is lower than room temperature.
Assuming 200℃ and 400℃, room temperature graphs 11 and 12
could be obtained at low current densities 11 of 3 A/cm 2 or 10 2 A/cm 2 , respectively. Generating a photo carrier by localized light irradiation when applying electric current, and scanning this light spot, following the scanned optical path.
The ability to create SAS is a feature of the present invention. Further, at this time, it was not difficult in practice to promote thermal excitation by heating at the same time, and it was extremely effective for uniformly applying current to a wide area.
この電流密度はこの面積における平均電流を意
味する。その電極下の局部的に流れる領域の電流
密度を意味するため、その面積が1mm□
以下の小
面積のみでなく、10cm□
の如き大面積にも適用が
可能である。 This current density means the average current in this area. Since it refers to the current density in a region where the current flows locally under the electrode, it can be applied not only to a small area of 1 mm□ or less but also to a large area such as 10 cm□.
第1図においてはかくして電極2の真下の半導
体20がSASとなり、また領域19は下側電極
もないため、AS GROWNのASまたはASと
SASとの混在した半導体、領域19′はAS
GROWNの半導体と領域20の半導体との中間
構造を有する。 In FIG. 1, the semiconductor 20 directly below the electrode 2 becomes the SAS, and since the region 19 also has no lower electrode, it is not the AS or AS of the AS GROWN.
Semiconductor mixed with SAS, area 19' is AS
It has an intermediate structure between the GROWN semiconductor and the region 20 semiconductor.
この第1図はアモルフアス珪素の場合であるが
Ge,GeSix(0<X<1),SiO2-X(0<X<2),
SiC1-X(0<X<1),Si3N4-X(0<X<4)の如
き化合物または混合物であつても同様に実施可能
であり、本発明のいう半導体とは電流を流し得る
制限における半絶縁体をも含むことはいうまでも
ない。 This figure 1 shows the case of amorphous silicon.
Ge, GeSix (0<X<1), SiO 2-X (0<X<2),
Compounds or mixtures such as SiC 1-X (0<X<1) and Si 3 N 4-X (0<X<4) can also be used in the same manner. It goes without saying that it also includes semi-insulators within the limits of flowability.
かくしてASである珪素においてはキヤリア移
動度が約300Å程度しかなかつたが、1〜50μm
と104倍にもなり、単結晶の1/10〜1/1000にまで
近づけることができた。 Thus, in silicon, which is AS, the carrier mobility was only about 300 Å, but it was 1 to 50 μm.
The crystallinity was 104 times that of a single crystal, making it close to 1/10 to 1/1000 of that of a single crystal.
また電子線回析にてセミアモルフアス半導体を
調べたところ、原子間距離は珪素において2.2〜
2.5Åであり、単結晶の2.3Åと概略一致してい
た。しかしその距離は必ずしも単結晶と同じく結
晶性のダイヤモンド構造を有しておらず、シヨー
トレンジオーダではダイヤモンド構造をし得ても
回析で調べる範囲においては格子歪を多く有して
いた。 In addition, when semi-amorphous semiconductors were examined using electron beam diffraction, the interatomic distance was 2.2 to 2.2 in silicon.
It was 2.5 Å, which roughly matched the 2.3 Å of a single crystal. However, this distance does not necessarily have a crystalline diamond structure like a single crystal, and even if it can have a diamond structure in the short range order, it has a lot of lattice distortion in the range examined by diffraction.
この格子歪のため、光の遷移は単結晶の珪素の
間接遷移とは異なり、ASと同じく直接遷移であ
り理想的な半導体構造をセミアモルフアス半導体
は有していることが判明した。 Due to this lattice strain, the transition of light is different from the indirect transition of single-crystal silicon, and like AS, it is a direct transition, indicating that semi-amorphous semiconductors have an ideal semiconductor structure.
〔実施例 2〕
この実施例2は第5図にその縦断面図を示した
MIS−FETに関するものである。[Example 2] The longitudinal cross-sectional view of this Example 2 is shown in Fig. 5.
This is related to MIS-FET.
図面はSOS型のもので、ガラス、セラミツクま
たはシリコン基板上に酸化膜を約1μの厚さに形
成したいわゆる非結晶性表面を、有する絶縁基板
40上にASの半導体層を形成し、さらにその一
部を選択的にSASとし、このSASをMIS−FET
41として用い、またASをアイソレイシヨン領
域46,46′として用いたものである。 The drawing shows an SOS type, in which an AS semiconductor layer is formed on an insulating substrate 40 having a so-called amorphous surface, which is an oxide film formed to a thickness of approximately 1 μm on a glass, ceramic, or silicon substrate. Selectively convert a part into SAS and convert this SAS into MIS−FET
41, and AS is used as isolation regions 46, 46'.
即ち、実施例1にて示された方法により作製さ
れた0.3〜1μmの厚さのASに対し窒化珪素42を
0.2〜0.5μmの厚さに形成させ、マスク用被膜と
した。この窒化珪素は選択的に酸化性気体に対し
マスク作用を有する被膜である。 That is, silicon nitride 42 was applied to the AS with a thickness of 0.3 to 1 μm produced by the method shown in Example 1.
It was formed to a thickness of 0.2 to 0.5 μm and used as a mask coating. This silicon nitride is a film that selectively acts as a mask against oxidizing gases.
次にASを酸化して理置することにより、選択
性酸化膜49を形成させた。 Next, AS was oxidized and stored to form a selective oxide film 49.
さらにこの後このマスク用被膜を除去し、再度
ASを高圧またはプラズマ酸化法によりゲイト絶
縁膜42,42′を50〜100Åの厚さに形成した。
さらにゲイト電極41,41′をASまたはSASと
して形成した。特にSASとする場合N型とする
には導電性金属であるSb,Asを、またP型では
In,Gaを0.1〜5モル%添加した。この後、この
半導体層をフオトエツチングをしてソース、ドレ
インの電極リード50,50′,5″を作製した。
この後Nチヤネル型MIS−FETの場合、ASをイ
オン注入法によりソース43,43′、ドレイン
44,44′の領域にドープして作製した。VDD
リード50に対し出力(ドレイン)の電極リード
はオーバーコート膜(層間絶縁膜)上に48とし
て形成し、さらにパルス電流を実施例1に従つて
流し、チヤネル形成領域45,45′をSASと
し、同時にソース43,43′、ドレイン44,
44′もSAS化した。しかし、電流の流れない絶
縁膜49の下側のAS46,46′はASとして残
り、選択的にASとSASとを同一半導体層に作る
ことができ、SASは半導体として作用せしめAS
は実質的に絶縁体として作用せしめた。 After that, remove this mask coating and try again.
Gate insulating films 42 and 42' were formed to a thickness of 50 to 100 Å using AS at high pressure or plasma oxidation.
Further, gate electrodes 41, 41' were formed as AS or SAS. In particular, in the case of SAS, conductive metals such as Sb and As are used to make N-type, and Sb and As are used to make P-type.
In and Ga were added in an amount of 0.1 to 5 mol%. Thereafter, this semiconductor layer was photo-etched to produce source and drain electrode leads 50, 50', 5''.
Thereafter, in the case of an N-channel MIS-FET, AS was doped into the source 43, 43' and drain 44, 44' regions by ion implantation. VDD
An output (drain) electrode lead 48 for the lead 50 is formed on the overcoat film (interlayer insulating film), and a pulse current is passed in accordance with Example 1, and the channel forming regions 45 and 45' are made into SAS. At the same time, sources 43, 43', drain 44,
44' was also converted into SAS. However, AS46, 46' under the insulating film 49 through which current does not flow remains as AS, and AS and SAS can be selectively formed in the same semiconductor layer, and SAS acts as a semiconductor.
essentially acted as an insulator.
ロード41′をデイプレツシヨン型にするため
41′のゲイトはN+型とし、ドライバ41のゲイ
トはソース、ドレインの導電型とは異なるP+型
とした多数キヤリアを利用するDIS−FETの実施
例を示している。 In order to make the load 41' a depletion type, the gate of the driver 41' is of N + type, and the gate of the driver 41 is of P + type, which is different from the conductivity type of the source and drain. It shows.
少数キヤリアを用いる場合はNチヤネルMIS−
FETにおいてはチヤネル形成領域45,45′は
P型としておくとよい。 When using a small number of carriers, use N-channel MIS-
In the FET, the channel forming regions 45, 45' are preferably of P type.
この実施例はMIS−FETのインバータの例で
あるが、これを集積化し、またバイポーラ型の
IC,SIT,IIL等への本発明の応用も可能であり、
その場合トランジスタ、ダイオード領域をSAS
とし、周辺のアイソレイシヨン領域の一部または
全部をASとすればよい。 This example is an example of an MIS-FET inverter, but this is integrated and a bipolar type
It is also possible to apply the present invention to IC, SIT, IIL, etc.
In that case, the transistor and diode areas are SAS
Then, part or all of the surrounding isolation area may be set as AS.
本発明によれば光及び電流を加えるだけで容易
にASからSASにすることができるため伝導率の
異なる領域を簡単に形成させることができる。 According to the present invention, it is possible to easily change from AS to SAS by simply applying light and electric current, so regions with different conductivities can be easily formed.
よつてアイソレーシヨン領域を容易に形成させ
ることができる。 Therefore, an isolation region can be easily formed.
以上の説明により明らかな如く本発明のASと
SASとを同一半導体中に設けることは、その実
施仕様であるMIS型光電変換装置、MIS−FET
を用いた集積回路、光メモリ等への応用が可能で
あり、さらに同一技術思想に基づく多くの応用が
可能である。 As is clear from the above explanation, the AS of the present invention
Providing SAS in the same semiconductor is the implementation specification of MIS type photoelectric conversion device, MIS-FET.
It can be applied to integrated circuits, optical memories, etc. using the same technology, and many other applications based on the same technical idea are also possible.
第1図は本発明の原理を説明する半導体装置の
縦断面図である。第2図はその結果得られた電気
伝導度を示している。第3図はESRの結果であ
る。第4図は自由エネルギをAS,SAS,CSで示
したものである。第5図は本発明のMIS−FET
をインバータ構造にして同一基板上に設けたもの
である。
FIG. 1 is a longitudinal sectional view of a semiconductor device for explaining the principle of the present invention. Figure 2 shows the resulting electrical conductivity. Figure 3 shows the ESR results. Figure 4 shows free energy in terms of AS, SAS, and CS. Figure 5 shows the MIS-FET of the present invention.
are arranged in an inverter structure on the same substrate.
Claims (1)
領域がセミアモルフアス半導体より成り、アイソ
レイシヨン領域がアモルフアス半導体より成るこ
とを特徴としたMIS型半導体装置。1. A MIS type semiconductor device characterized in that a source region, a drain region, and a channel forming region are made of a semi-amorphous semiconductor, and an isolation region is made of an amorphous semiconductor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61296166A JPS62216271A (en) | 1986-12-12 | 1986-12-12 | Mis type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61296166A JPS62216271A (en) | 1986-12-12 | 1986-12-12 | Mis type semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8897480A Division JPS5713777A (en) | 1980-03-03 | 1980-06-30 | Semiconductor device and manufacture thereof |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6103285A Division JP2626704B2 (en) | 1994-04-19 | 1994-04-19 | MIS type semiconductor device manufacturing method |
| JP6103284A Division JP2785173B2 (en) | 1994-04-19 | 1994-04-19 | MIS type semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62216271A JPS62216271A (en) | 1987-09-22 |
| JPH0525394B2 true JPH0525394B2 (en) | 1993-04-12 |
Family
ID=17830012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61296166A Granted JPS62216271A (en) | 1986-12-12 | 1986-12-12 | Mis type semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62216271A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6964890B1 (en) | 1992-03-17 | 2005-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JP2626704B2 (en) * | 1994-04-19 | 1997-07-02 | 株式会社 半導体エネルギー研究所 | MIS type semiconductor device manufacturing method |
| JP2785173B2 (en) * | 1994-04-19 | 1998-08-13 | 株式会社半導体エネルギー研究所 | MIS type semiconductor device |
-
1986
- 1986-12-12 JP JP61296166A patent/JPS62216271A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62216271A (en) | 1987-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0432554B2 (en) | ||
| Gibbons et al. | One-gate-wide CMOS inverter on laser-recrystallized polysilicon | |
| JP2923700B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR860001161B1 (en) | Semiconductor device | |
| JPS6245712B2 (en) | ||
| KR840001605B1 (en) | Thin film transistor | |
| JPH0338756B2 (en) | ||
| US4651182A (en) | Insulated-gate field effect transistor and method of fabricating the same | |
| JP2903134B2 (en) | Semiconductor device | |
| JPH02228042A (en) | Manufacture of thin film semiconductor device | |
| JPH0525394B2 (en) | ||
| JP2785173B2 (en) | MIS type semiconductor device | |
| JP2707654B2 (en) | Method for manufacturing thin film transistor | |
| JP2626704B2 (en) | MIS type semiconductor device manufacturing method | |
| JP3308513B2 (en) | Method for manufacturing insulating gate type semiconductor device | |
| JP3308512B2 (en) | Insulated gate semiconductor device and method of manufacturing the same | |
| JPH03148836A (en) | Manufacture of thin film transistor | |
| JP3336274B2 (en) | Method for manufacturing semiconductor device | |
| JP3361314B2 (en) | Method for manufacturing semiconductor device | |
| Feldman et al. | Vacuum deposited silicon devices on fused silica substrates | |
| JP2704569B2 (en) | Semiconductor device manufacturing method | |
| JP3393535B2 (en) | LCD panel | |
| JPH04192466A (en) | Semiconductor substrate and manufacture thereof | |
| JP3363130B2 (en) | Method for manufacturing semiconductor device | |
| JP3125982B2 (en) | Insulated gate field effect semiconductor device |