JPH0527066B2 - - Google Patents
Info
- Publication number
- JPH0527066B2 JPH0527066B2 JP58193287A JP19328783A JPH0527066B2 JP H0527066 B2 JPH0527066 B2 JP H0527066B2 JP 58193287 A JP58193287 A JP 58193287A JP 19328783 A JP19328783 A JP 19328783A JP H0527066 B2 JPH0527066 B2 JP H0527066B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- analog
- frequency
- time
- level periods
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Investigating Or Analysing Materials By Optical Means (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
この発明は調波分析器に関するものである。
近年、サイリスタ応用器機などの高調波発生源
が電源系統に負荷として使用されるに従い、電源
（電力）系統の高調波問題はますます大きくなつ
ている。この電源系統の高調波成分の振幅および
位相を分析する調波分析器が市場に提供されてい
る。
が電源系統に負荷として使用されるに従い、電源
（電力）系統の高調波問題はますます大きくなつ
ている。この電源系統の高調波成分の振幅および
位相を分析する調波分析器が市場に提供されてい
る。
第１図は商用周波における高次調波の振幅およ
び位相を測定する長波分析器のブロツク図を示し
ている。第１図において、１は入力アナログ信号
Ａの帯域を制限するためのローパスフイルタ、２
はローパスフイルタ１から入力されるアナログ信
号をサンプリングしてホールドするサンプル・ホ
ールド回路、３はサンプル・ホールド回路２の出
力をデジタル化するＡ／Ｄ変換器、７は外部アナ
ログ同期信号Ｂをゼロクロスパルス信号に変換す
る比較器、６はゼロクロスパルス信号と同期をと
りながらサンプル・ホールド回路２およびＡ／Ｄ
変換器３に対するサンプルおよびＡ／Ｄ変換クロ
ツクを生成するPLL回路、４はＡ／Ｄ変換器３
によつてデジタル化された信号にデジタルフーリ
エ変換を行い、各調波の成分等を求めるCPU回
路、５はCPU回路４による解析結果を示すプリ
ンタである。
び位相を測定する長波分析器のブロツク図を示し
ている。第１図において、１は入力アナログ信号
Ａの帯域を制限するためのローパスフイルタ、２
はローパスフイルタ１から入力されるアナログ信
号をサンプリングしてホールドするサンプル・ホ
ールド回路、３はサンプル・ホールド回路２の出
力をデジタル化するＡ／Ｄ変換器、７は外部アナ
ログ同期信号Ｂをゼロクロスパルス信号に変換す
る比較器、６はゼロクロスパルス信号と同期をと
りながらサンプル・ホールド回路２およびＡ／Ｄ
変換器３に対するサンプルおよびＡ／Ｄ変換クロ
ツクを生成するPLL回路、４はＡ／Ｄ変換器３
によつてデジタル化された信号にデジタルフーリ
エ変換を行い、各調波の成分等を求めるCPU回
路、５はCPU回路４による解析結果を示すプリ
ンタである。
第２図はPLL回路６の一般的な具体構成を示
すブロツク図である。第２図において、８は比較
器７からの第１の入力周波数と第２の入力周波数
とを位相比較しその誤差信号を出力する位相比較
器、９は位相比較器８の誤差信号出力を平滑する
ローパスフイルタ、１０はローパスフイルタ９の
出力に応じた周波数で発振する電圧制御発振器、
１１は電圧制御発振器１０の発振出力１／Ｎに分周 する分周器で、この出力が位相比較器８の第２の
入力周波数となり、サンプリング信号は分周器１
１の適当な段から出力される。
すブロツク図である。第２図において、８は比較
器７からの第１の入力周波数と第２の入力周波数
とを位相比較しその誤差信号を出力する位相比較
器、９は位相比較器８の誤差信号出力を平滑する
ローパスフイルタ、１０はローパスフイルタ９の
出力に応じた周波数で発振する電圧制御発振器、
１１は電圧制御発振器１０の発振出力１／Ｎに分周 する分周器で、この出力が位相比較器８の第２の
入力周波数となり、サンプリング信号は分周器１
１の適当な段から出力される。
しかし、このような構成では、外部アナログ同
期信号Ｂに大きな高周波が重畳した場合、比較器
７の出力が基本波に相当しない方形波を出力し、
PLL回路６はこの方形波信号に同期をとるよう
に動作することになる。このため、Ａ／Ｄ変換器
３でデジタル化された信号を処理した値は全くの
異常データとなつてしまう。
期信号Ｂに大きな高周波が重畳した場合、比較器
７の出力が基本波に相当しない方形波を出力し、
PLL回路６はこの方形波信号に同期をとるよう
に動作することになる。このため、Ａ／Ｄ変換器
３でデジタル化された信号を処理した値は全くの
異常データとなつてしまう。
これを防止するためには、比較器７の入力側に
フイルタ回路を挿入することが考えられるが、こ
れは、データ処理上、同期信号と入力アナログ信
号Ａとの位相関係をくずすことになり、好ましく
ないし、フイルタ回路では除去できない場合もあ
る。
フイルタ回路を挿入することが考えられるが、こ
れは、データ処理上、同期信号と入力アナログ信
号Ａとの位相関係をくずすことになり、好ましく
ないし、フイルタ回路では除去できない場合もあ
る。
そこで、同期信号の異常を検出することができ
れば、異常なデータを出力することを防止でき
る。
れば、異常なデータを出力することを防止でき
る。
したがつて、この発明の目的は、同期異常を検
出することができる調波分析器を提供することを
目的とする。
出することができる調波分析器を提供することを
目的とする。
この発明の一実施例を第３図および第４図に基
づいて説明する。この調波分析器は、第３図に示
すように、比較器７の出力を１／２分周器１２で分 周することにより、比較器７に入力される外部ア
ナログ同期信号Ｂの例えば奇数番目の周期毎にそ
の１周期をパルス幅とする第１のパルス列を作
り、この第１のパルス列をインバータ１４で反転
することにより、入力アナログ信号を同期信号と
する外部アナログ同期信号の偶数番目の周期毎に
その１周期をパルス幅とする第２のパルス列を作
り、第１のパルス列の各パルスのパルス期間中に
基準発振器１３から出力される一定周期の基準パ
ルス列のパルス数をカウンタ１５でカウント（パ
ルスの時間幅の測定）するとともに、第２のパル
ス列の各パルスのパルス期間中に基準発振器１３
から出力される基準パルス列のパルス数をカウン
タ１６でカウントし、カウンタ１５，１６から交
互に出力されるカウントデータ（周波数データ）
をCPU回路４で順次読込み、CPU回路４に内蔵
された引算器１７によつて順次読込まれるカウン
トデータ列の隣接するカウントデータ間の差を求
め、この差の絶対値をさらにCPU回路４に内蔵
された比較器１８で基準値と比較し、上記差の絶
対値が基準値より大きいときに同期信号が異常で
あると判断し、CPU回路４からの解析データの
出力を阻止するようにしている。
づいて説明する。この調波分析器は、第３図に示
すように、比較器７の出力を１／２分周器１２で分 周することにより、比較器７に入力される外部ア
ナログ同期信号Ｂの例えば奇数番目の周期毎にそ
の１周期をパルス幅とする第１のパルス列を作
り、この第１のパルス列をインバータ１４で反転
することにより、入力アナログ信号を同期信号と
する外部アナログ同期信号の偶数番目の周期毎に
その１周期をパルス幅とする第２のパルス列を作
り、第１のパルス列の各パルスのパルス期間中に
基準発振器１３から出力される一定周期の基準パ
ルス列のパルス数をカウンタ１５でカウント（パ
ルスの時間幅の測定）するとともに、第２のパル
ス列の各パルスのパルス期間中に基準発振器１３
から出力される基準パルス列のパルス数をカウン
タ１６でカウントし、カウンタ１５，１６から交
互に出力されるカウントデータ（周波数データ）
をCPU回路４で順次読込み、CPU回路４に内蔵
された引算器１７によつて順次読込まれるカウン
トデータ列の隣接するカウントデータ間の差を求
め、この差の絶対値をさらにCPU回路４に内蔵
された比較器１８で基準値と比較し、上記差の絶
対値が基準値より大きいときに同期信号が異常で
あると判断し、CPU回路４からの解析データの
出力を阻止するようにしている。
カウンタ１５，１６のカウントデータをC1，
C2とすると、一般的に安定した系統ではC1≒C2
となる。ところが、零近傍の波形歪から、比較器
７への外部アナログ同期信号が第４図Ａのように
なつた場合、同期異常になり、得られる解析デー
タも異常となる。この場合、１／２分周器１２の出 力が第４図Ｂのようになり、インバータ１４の出
力が第４図Ｃのようになり、カウンタ１５，１６
のカウントデータC1・C2はC1≠C2となる。そこ
で、引算器１７によつて｜C1−C2｜を求め、比
較器１８により、｜C1−C2｜を基準値εと比較
し、 ｜C1−C2｜＞ε となる場合に同期異常であると判断する。このと
き、基準値εは系統の周波数変動から考えれば良
い。例えば50Hzの周波数を1MHzのクロツクで計
測する場合、その値は20000となるが、系統の周
波数変動を最大0.5Hz／秒と考えた場合、 ｜C1−C2｜≒４ 程度となり、基準値εをほぼこの値で制限すれば
良い。この値は波形歪による異常値に比べ極めて
小さな値となり、実用的に十分対応がとれる。
C2とすると、一般的に安定した系統ではC1≒C2
となる。ところが、零近傍の波形歪から、比較器
７への外部アナログ同期信号が第４図Ａのように
なつた場合、同期異常になり、得られる解析デー
タも異常となる。この場合、１／２分周器１２の出 力が第４図Ｂのようになり、インバータ１４の出
力が第４図Ｃのようになり、カウンタ１５，１６
のカウントデータC1・C2はC1≠C2となる。そこ
で、引算器１７によつて｜C1−C2｜を求め、比
較器１８により、｜C1−C2｜を基準値εと比較
し、 ｜C1−C2｜＞ε となる場合に同期異常であると判断する。このと
き、基準値εは系統の周波数変動から考えれば良
い。例えば50Hzの周波数を1MHzのクロツクで計
測する場合、その値は20000となるが、系統の周
波数変動を最大0.5Hz／秒と考えた場合、 ｜C1−C2｜≒４ 程度となり、基準値εをほぼこの値で制限すれば
良い。この値は波形歪による異常値に比べ極めて
小さな値となり、実用的に十分対応がとれる。
このように構成した結果、同期異常を検出する
ことができ、これにより異常な解析データの出力
を阻止することができる。
ことができ、これにより異常な解析データの出力
を阻止することができる。
なお、同期信号の異常検出時に警報を発するよ
うにしてもよい。
うにしてもよい。
以上のように、この発明の調波分析器は、電力
系統に含まれる高調波成分の振幅および位相を分
析する調波分析器において、 入力アナログ信号を一定時間毎にサンプル・ホ
ールドするサンプル・ホールド回路と、 このサンプル・ホールド回路の出力をアナロ
グ・デジタル変換するアナログ・デジタル変換器
と、 このアナログ・デジタル変換器の出力をフーリ
エ解析するフーリエ解析手段と、 前記入力アナログ信号を同期信号とする外部ア
ナログ同期信号をゼロクロスパルス信号に変換す
る比較器と、 この比較器から出力されるゼロクロスパルス信
号に同期したサンプルおよびアナログ・デジタル
変換用クロツクを生成する位相ロツクループ回路
と、 前記ゼロクロスパルス信号を1/2分周する分周
器と、 この分周器の出力の相互に隣接する高レベル期
間および低レベル期間の時間幅を測定する時間幅
測定手段と、 この時間幅測定手段により測定した高レベル期
間および低レベル期間の時間幅の時間差の絶対値
を求める引算器と、 この引算器から得られた時間差の絶対値を、前
記電力系統の最大周波数変動値をもとに定めた基
準値と比較し、前記絶対値が基準値を超えるか否
かを判定する比較判定手段とを備え、 前記入力アナログ信号の隣接する１周期毎の時
間差絶対値が前記基準値を超えたとき、前記フー
リエ解析手段の解析結果の出力を阻止するように
構成したことを特徴とするので、普段は極めて変
動の少ない系統の周波数をもとにして波形分析を
行い、周波数の変動が、系統の最大変動値を元に
した基準値を超えたら、過渡変動などにより系統
じよう乱が生じたものと判断して、波形分析デー
タの出力を阻止することができる。
系統に含まれる高調波成分の振幅および位相を分
析する調波分析器において、 入力アナログ信号を一定時間毎にサンプル・ホ
ールドするサンプル・ホールド回路と、 このサンプル・ホールド回路の出力をアナロ
グ・デジタル変換するアナログ・デジタル変換器
と、 このアナログ・デジタル変換器の出力をフーリ
エ解析するフーリエ解析手段と、 前記入力アナログ信号を同期信号とする外部ア
ナログ同期信号をゼロクロスパルス信号に変換す
る比較器と、 この比較器から出力されるゼロクロスパルス信
号に同期したサンプルおよびアナログ・デジタル
変換用クロツクを生成する位相ロツクループ回路
と、 前記ゼロクロスパルス信号を1/2分周する分周
器と、 この分周器の出力の相互に隣接する高レベル期
間および低レベル期間の時間幅を測定する時間幅
測定手段と、 この時間幅測定手段により測定した高レベル期
間および低レベル期間の時間幅の時間差の絶対値
を求める引算器と、 この引算器から得られた時間差の絶対値を、前
記電力系統の最大周波数変動値をもとに定めた基
準値と比較し、前記絶対値が基準値を超えるか否
かを判定する比較判定手段とを備え、 前記入力アナログ信号の隣接する１周期毎の時
間差絶対値が前記基準値を超えたとき、前記フー
リエ解析手段の解析結果の出力を阻止するように
構成したことを特徴とするので、普段は極めて変
動の少ない系統の周波数をもとにして波形分析を
行い、周波数の変動が、系統の最大変動値を元に
した基準値を超えたら、過渡変動などにより系統
じよう乱が生じたものと判断して、波形分析デー
タの出力を阻止することができる。
第１図は従来の調波分析器のブロツク図、第２
図はその要部のブロツク図、第３図はこの発明の
一実施例の要部のブロツク図、第４図はその各部
の波形図である。 １……ローパスフイルタ、２……サンプル・ホ
ールド回路、３……Ａ／Ｄ変換器、４……CPU
回路、６……PLL回路、７……比較器、８……
位相比較器、９……ローパスフイルタ、１０……
電圧制御発振器、１１……1/N分周器、１２……
１／２分周器、１３……基準発振器、１４……イン
バータ、１５，１６……カウンタ、１７……引算
器、１８……比較器。
図はその要部のブロツク図、第３図はこの発明の
一実施例の要部のブロツク図、第４図はその各部
の波形図である。 １……ローパスフイルタ、２……サンプル・ホ
ールド回路、３……Ａ／Ｄ変換器、４……CPU
回路、６……PLL回路、７……比較器、８……
位相比較器、９……ローパスフイルタ、１０……
電圧制御発振器、１１……1/N分周器、１２……
１／２分周器、１３……基準発振器、１４……イン
バータ、１５，１６……カウンタ、１７……引算
器、１８……比較器。
Claims (1)
- 【特許請求の範囲】 １ 電力系統に含まれる高調波成分の振幅および
位相を分析する調波分析器において、 入力アナログ信号を一定時間毎にサンプル・ホ
ールドするサンプル・ホールド回路と、 このサンプル・ホールド回路の出力をアナロ
グ・デジタル変換するアナログ・デジタル変換器
と、 このアナログ・デジタル変換器の出力をフーリ
エ解析するフーリエ解析手段と、 前記入力アナログ信号を同期信号とする外部ア
ナログ同期信号をゼロクロスパルス信号に変換す
る比較器と、 この比較器から出力されるゼロクロスパルス信
号に同期したサンプルおよびアナログ・デジタル
変換用クロツクを生成する位相ロツクループ回路
と、 前記ゼロクロスパルス信号を1/2分周する分周
器と、 この分周器の出力の相互に隣接する高レベル期
間および低レベル期間の時間幅を測定する時間幅
測定手段と、 この時間幅測定手段により測定した高レベル期
間および低レベル期間の時間幅の時間差の絶対値
を求める引算器と、 この引算器から得られた時間差の絶対値を、前
記電力系統の最大周波数変動値をもとに定めた基
準値と比較し、前記絶対値が基準値を超えるか否
かを判定する比較判定手段とを備え、 前記入力アナログ信号の隣接する１周期毎の時
間差絶対値が前記基準値を超えたとき、前記フー
リエ解析手段の解析結果の出力を阻止するように
構成したことを特徴とする調波分析器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19328783A JPS6085373A (ja) | 1983-10-14 | 1983-10-14 | 調波分析器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19328783A JPS6085373A (ja) | 1983-10-14 | 1983-10-14 | 調波分析器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6085373A JPS6085373A (ja) | 1985-05-14 |
| JPH0527066B2 true JPH0527066B2 (ja) | 1993-04-20 |
Family
ID=16305406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19328783A Granted JPS6085373A (ja) | 1983-10-14 | 1983-10-14 | 調波分析器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6085373A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE29718364U1 (de) | 1997-10-08 | 1997-12-11 | BEROLAB Communications GmbH, 13355 Berlin | Meßkit zur Messung der Taktfrequenz einer digitalen Datenleitung |
| JP6182297B2 (ja) * | 2012-07-10 | 2017-08-16 | ローム株式会社 | 周波数測定回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5015381A (ja) * | 1973-06-13 | 1975-02-18 | ||
| FR2448722A1 (fr) * | 1979-02-09 | 1980-09-05 | Enertec | Procedes et appareils pour l'analyse de formes d'ondes periodiques |
| JPS5796269A (en) * | 1980-12-08 | 1982-06-15 | Nec Home Electronics Ltd | Pulse signal measurement device |
| JPS5821172A (ja) * | 1981-07-30 | 1983-02-07 | Ando Electric Co Ltd | ひずみ測定回路 |
-
1983
- 1983-10-14 JP JP19328783A patent/JPS6085373A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6085373A (ja) | 1985-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4715000A (en) | Digital phase-locked loop and frequency measuring device | |
| Rodriguez et al. | Multiple second order generalized integrators for harmonic synchronization of power converters | |
| CN101617234B (zh) | 先进实时电网监控系统 | |
| Geng et al. | A novel hardware-based all-digital phase-locked loop applied to grid-connected power converters | |
| US7787575B2 (en) | Method and system for wide-range synchronization to alternating current power signals | |
| US4723216A (en) | Digital frequency-locked loop for use with staggered sampling systems | |
| Satyanarayana et al. | A digital frequency locked loop with minimum computation overhead for heavily distorted single-phase grid systems | |
| CN1103924C (zh) | 用于将未知的或变化的频率的交流信号数字化的设备 | |
| US4037095A (en) | Signal stabilizing circuits | |
| JPH0527066B2 (ja) | ||
| Tyagi et al. | Frequency estimation based on moving-window DFT with fractional bin-index for capacitance measurement | |
| EP0880707B1 (en) | Phase- and frequency detector | |
| KR100839436B1 (ko) | 코사인 필터와 사인 필터의 이득차를 이용한 주파수 측정방법 | |
| JPH01153969A (ja) | 繰返し波形の異常検出装置 | |
| JP2531269B2 (ja) | 同期検出方式 | |
| JP3284145B2 (ja) | Ｐｌｌ同期式測定装置 | |
| Tarach et al. | A noise-adaptive digital null detector | |
| JPS6248448B2 (ja) | ||
| JPS6211818B2 (ja) | ||
| JPH02212775A (ja) | Ｐｌｌ回路および交流電圧検出回路 | |
| US5646955A (en) | Apparatus for measuring cycle to cycle jitter of a digital signal and method therefor | |
| JPS61267480A (ja) | デジタルテレビジョン信号処理装置用のクロック発生回路 | |
| Stojic | Phase-Locked Loop with Inverse Tangent based Phase Detection. | |
| Ashraf et al. | A novel PLL technique using digital lock-in amplifier under distorted grid conditions | |
| JPH04372226A (ja) | Ａ／ｄコンバータの入力回路 |