JPH0528000B2 - - Google Patents
Info
- Publication number
- JPH0528000B2 JPH0528000B2 JP59208072A JP20807284A JPH0528000B2 JP H0528000 B2 JPH0528000 B2 JP H0528000B2 JP 59208072 A JP59208072 A JP 59208072A JP 20807284 A JP20807284 A JP 20807284A JP H0528000 B2 JPH0528000 B2 JP H0528000B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- melting point
- point solder
- circuit device
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/0108—Male die used for patterning, punching or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/033—Punching metal foil, e.g. solder foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0405—Solder foil, tape or wire
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0415—Small preforms other than balls, e.g. discs, cylinders or pillars
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/944—Dispositions of multiple bond pads
- H10W72/9445—Top-view layouts, e.g. mirror arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
(発明の利用分野)
本発明は加工熱処理・はんだの局部溶融接続に
より半導体や部品を回路基板に接続および封止し
た電子回路装置およびその製造方法とくに接続部
および封止部の信頼性を向上させるのに利用可能
な電子回路装置およびその製造方法に関する。
より半導体や部品を回路基板に接続および封止し
た電子回路装置およびその製造方法とくに接続部
および封止部の信頼性を向上させるのに利用可能
な電子回路装置およびその製造方法に関する。
(発明の背景)
従来、電子回路装置においては、半導体や部品
の機械的、化学的保護および量産性、信頼性の向
上を目的としてはんだによる面付実装が知られて
いる。その中でも半導体の最も高密度な実装法と
して第9図に示す如く、半導体チツプ1と基板2
の周端部対向面を電極4,5を介して微細なはん
だ3で接続する方法が知られている(例、特開昭
43−28735、米国特許第3871014号)。然るにこの
方法は、半導体チツプ1と、回路基板2とを接続
するさいにはんだ3を完全に溶融し、上記電極
4,5とのぬれ・拡散反応を利用して半導体チツ
プ1と、基板2とを接続していた。そのため、半
導体チツプ1と、基板2との接続部のはんだ3が
冷却過程で合金組成の偏析や欠隔および残留応力
が発生して伸びが小さな鋳造組織状態となる。こ
の鋳造状態は外力に対して伸びが小さく、不均一
な変形を発生するため、疲労特性が悪く、使用中
の種々のストレスに対して比較的短時間ではんだ
3が破壊する問題があつた。
の機械的、化学的保護および量産性、信頼性の向
上を目的としてはんだによる面付実装が知られて
いる。その中でも半導体の最も高密度な実装法と
して第9図に示す如く、半導体チツプ1と基板2
の周端部対向面を電極4,5を介して微細なはん
だ3で接続する方法が知られている(例、特開昭
43−28735、米国特許第3871014号)。然るにこの
方法は、半導体チツプ1と、回路基板2とを接続
するさいにはんだ3を完全に溶融し、上記電極
4,5とのぬれ・拡散反応を利用して半導体チツ
プ1と、基板2とを接続していた。そのため、半
導体チツプ1と、基板2との接続部のはんだ3が
冷却過程で合金組成の偏析や欠隔および残留応力
が発生して伸びが小さな鋳造組織状態となる。こ
の鋳造状態は外力に対して伸びが小さく、不均一
な変形を発生するため、疲労特性が悪く、使用中
の種々のストレスに対して比較的短時間ではんだ
3が破壊する問題があつた。
(発明の目的)
本発明は従来の上記問題点を解決し、軟かく、
かつ延性や粒労特性がすぐれ高信頼性のはんだ接
続を可能とする電子回路装置と、その製造方法を
提供することにある。
かつ延性や粒労特性がすぐれ高信頼性のはんだ接
続を可能とする電子回路装置と、その製造方法を
提供することにある。
(発明の概要)
本発明は上記の目的を達成するため、圧延によ
る加工と、熱処理を加えて延性を著しく改善し、
はんだ接続部に対応した形状に成形加工を行なつ
た加工はんだを、導体チツプ等の部品と、基板と
の間に供給された低融点はんだで加工はんだが溶
けない程度の低温度で局部溶融接続し、加工はん
だの優れた延性を活かすことを特徴とするもので
ある。
る加工と、熱処理を加えて延性を著しく改善し、
はんだ接続部に対応した形状に成形加工を行なつ
た加工はんだを、導体チツプ等の部品と、基板と
の間に供給された低融点はんだで加工はんだが溶
けない程度の低温度で局部溶融接続し、加工はん
だの優れた延性を活かすことを特徴とするもので
ある。
而して、本発明はつぎのような現象および原理
に基いて加工はんだを部品と基板との間の接続部
材として使用したものである。すなわち、金属の
多くは、溶融・凝固すると、ガスの吸截や欠陥が
多く、さらに純金属以外の殆んどの合金は、凝固
の過程で組成偏析や重量偏析を伴なう不均質な鋳
造組織となる。このような欠陥や不均質な組織か
らなる金属・合金は一般に脆く硬いため、鹸造部
材等に使用する場合等においては、圧延や熱処理
を行ない鋳造組織をこわして均質にし、これによ
り靭性や延性を改善する方法が行なわれている。
然るに、ろう材としてのPb−SnやAu−Sn等の合
金は、溶融接続を基本原理としているため、溶融
凝固すると、必らず鋳造組織となるので、これを
加工して組織を破壊することは殆んど不可能であ
る。そこで鋳造組織の硬くて脆い性質をそのまゝ
使用せざるを得なくなる。
に基いて加工はんだを部品と基板との間の接続部
材として使用したものである。すなわち、金属の
多くは、溶融・凝固すると、ガスの吸截や欠陥が
多く、さらに純金属以外の殆んどの合金は、凝固
の過程で組成偏析や重量偏析を伴なう不均質な鋳
造組織となる。このような欠陥や不均質な組織か
らなる金属・合金は一般に脆く硬いため、鹸造部
材等に使用する場合等においては、圧延や熱処理
を行ない鋳造組織をこわして均質にし、これによ
り靭性や延性を改善する方法が行なわれている。
然るに、ろう材としてのPb−SnやAu−Sn等の合
金は、溶融接続を基本原理としているため、溶融
凝固すると、必らず鋳造組織となるので、これを
加工して組織を破壊することは殆んど不可能であ
る。そこで鋳造組織の硬くて脆い性質をそのまゝ
使用せざるを得なくなる。
第10図は縦軸に応力(Kg/mm2)をとり、横軸に
伸びε(%)をとつた場合のPb−Sn合金を例とし
て加工はんだa′,b′,c′と、鋳造材a,b,cの
引張特性がどの程度異なるかを示したものであ
る。
伸びε(%)をとつた場合のPb−Sn合金を例とし
て加工はんだa′,b′,c′と、鋳造材a,b,cの
引張特性がどの程度異なるかを示したものであ
る。
同図に示す如く、加工はんだa′,b′,c′はいず
れの組成においても、軟かく著しい伸びの改善が
見られる。この加工はんだa′,b′,c′は圧延率90
%で冷間圧延したシートから引張試験片を作成し
たのち、約1週間位室温で熱処理したものであ
る。つぎに第11図は95Pb/5Snはんだの鋳造材
(第11図a)、第10図cに相当)と、加工はん
だ(第11図b、第10図c′に相当)の組織を比
較したものである。同図に示す如く、加工はんだ
の組織は鋳造材に比較して結晶粒が細かく偏析し
て高濃度のSn相が球状化し、かつ内部歪の少な
いものになつている。この伸びは鋳造材の3〜4
倍で、加工・熱処理による特性改善の効果が理解
できる。
れの組成においても、軟かく著しい伸びの改善が
見られる。この加工はんだa′,b′,c′は圧延率90
%で冷間圧延したシートから引張試験片を作成し
たのち、約1週間位室温で熱処理したものであ
る。つぎに第11図は95Pb/5Snはんだの鋳造材
(第11図a)、第10図cに相当)と、加工はん
だ(第11図b、第10図c′に相当)の組織を比
較したものである。同図に示す如く、加工はんだ
の組織は鋳造材に比較して結晶粒が細かく偏析し
て高濃度のSn相が球状化し、かつ内部歪の少な
いものになつている。この伸びは鋳造材の3〜4
倍で、加工・熱処理による特性改善の効果が理解
できる。
本発明者らは、上記の現象から、上記の加工は
んだを接続材料として使用することにより、種々
のストレスによる疲労等に十分に耐えられる接続
部が得られると想うに至つたのである。すなわ
ち、加工はんだより低融点のはんだで、加工はん
だの接続端部のみを溶融接続することにより、加
工はんだのすぐれた靭性および延性を失なうこと
なく接続できるので、信頼性の高い接続ができ、
かつこのような効果が期待でき材料としては殆ん
どのろう材について可能性があるからである。第
12図はM.Hansenによる1958年に発表されたPb
−Sn合金の状態図、第13図は同じくPb−Inの
合金の状態図、第14図は同じくPb−Sb合金の
状態図である。これらの図から明らかな如く、い
ずれも冷却凝固過程で偏析や不均質な組織となる
が、これらを加工・熱処理すれば、伸び特性の改
善が期待できる。
んだを接続材料として使用することにより、種々
のストレスによる疲労等に十分に耐えられる接続
部が得られると想うに至つたのである。すなわ
ち、加工はんだより低融点のはんだで、加工はん
だの接続端部のみを溶融接続することにより、加
工はんだのすぐれた靭性および延性を失なうこと
なく接続できるので、信頼性の高い接続ができ、
かつこのような効果が期待でき材料としては殆ん
どのろう材について可能性があるからである。第
12図はM.Hansenによる1958年に発表されたPb
−Sn合金の状態図、第13図は同じくPb−Inの
合金の状態図、第14図は同じくPb−Sb合金の
状態図である。これらの図から明らかな如く、い
ずれも冷却凝固過程で偏析や不均質な組織となる
が、これらを加工・熱処理すれば、伸び特性の改
善が期待できる。
以下本発明の一実施例を示す第1図乃至第3図
について説明する。第1図は本発明による接続構
造を有する電子回路装置の斜視図、第2図は第1
図のA−A矢視断面図を示す。第1図および第2
図に示す如く、半導体チツプ1と、基板2との間
に電極4,5を介して加工成形した加工はんだ6
を介挿し上記電極4,5に加工はんだ6よりも低
融点のはんだ(図示せず)を付着し、このはんだ
のみを溶融して上記半導体チツプ1と、基板2と
をはんだ6により接続するものである。
について説明する。第1図は本発明による接続構
造を有する電子回路装置の斜視図、第2図は第1
図のA−A矢視断面図を示す。第1図および第2
図に示す如く、半導体チツプ1と、基板2との間
に電極4,5を介して加工成形した加工はんだ6
を介挿し上記電極4,5に加工はんだ6よりも低
融点のはんだ(図示せず)を付着し、このはんだ
のみを溶融して上記半導体チツプ1と、基板2と
をはんだ6により接続するものである。
つぎに第3図によりその製造方法を述べると、
まず、第3図aに示す如く各種材料からなる基板
2上に各々の材料に適した方法で電極5を形成す
る。たとえば上記基板2がアルミナセラミツクで
形成されている場合には、Ag−PdおよびW等の
導体ペーストを印刷、焼成して上記電極5を形成
する。導体ペーストがWのときには、さらにNi
導体メツキ等を行なつて電極5を形成する。この
ようにして形成された電極5上に低融点のはんだ
たとえばPb−SnあるいはAn−Sn等の共晶はんだ
をはんだペーストの印刷・リフロやはんだボー
ル、真空蒸着等による供給・リフロおよびはんだ
デイツプによりはんだ7を形成して回路基板を作
成する。同様な方法で半導体チツプ1にも電極4
に低融点のはんだ9を形成する。ついで第3図b
に示す如く、上記電極5の形状たとえば円形、四
角形、三角形等に対応する形状をした高融点の加
工はんだ8を形成する。すなわち、加工はんだ8
はたとえば95wt%Pb−5wt%Sn、80wt%Au−
20wt%Snを成形して、上記回路基板2上の低融
点はんだ7に一致させて載置する。この状態で加
熱し、低融点はんだ7のみを溶融して加工はんだ
8を電極5上に固定する。なお、上記加工はんだ
8は溶解・鋳造して板状に圧延したのち、90%圧
延率まで加工して50℃で2日間不活性雰囲気中で
熱処理を行なつたもので、この引張特性は前記第
10図に示すc′の特性に略一致していた。つい
で、第3図cに示す如く上記半導体チツプ1を低
融点のはんだ9が上記加工はんだ8に一致する如
く載置したのち、低融点はんだ9の融点よりもわ
ずかに高い温度で加熱して加工はんだ8の上部に
溶融接続すると、第3図dに示す如く電子回路装
置を得ることができる。上記実施例では上記加工
はんだ8の形状は直径0.15mm、長さ0.3mmの円柱
を用いている。また上記加工はんだ8の回路基板
2への供給方法は、電極5のパターンに対応して
穴の開いたステンレスマスクを使用している。こ
のようにして得られたはんだ接続部は、加工はん
だ8の融点が高く、体積も多いため、上記低融点
はんだ7,9と、溶融接続する加工はんだ8の領
域が20〜30μmと非常にわずかであるため、殆ん
ど加工はんだである。これを温度サイクル−55〜
+150℃、1サイクル/hr試験で寿命を評価する
と、疲労寿命は従来の鋳造はんだに比較して
95Pb−5Snはんだで5倍、80Au−20Snはんだで
2倍であつた。
まず、第3図aに示す如く各種材料からなる基板
2上に各々の材料に適した方法で電極5を形成す
る。たとえば上記基板2がアルミナセラミツクで
形成されている場合には、Ag−PdおよびW等の
導体ペーストを印刷、焼成して上記電極5を形成
する。導体ペーストがWのときには、さらにNi
導体メツキ等を行なつて電極5を形成する。この
ようにして形成された電極5上に低融点のはんだ
たとえばPb−SnあるいはAn−Sn等の共晶はんだ
をはんだペーストの印刷・リフロやはんだボー
ル、真空蒸着等による供給・リフロおよびはんだ
デイツプによりはんだ7を形成して回路基板を作
成する。同様な方法で半導体チツプ1にも電極4
に低融点のはんだ9を形成する。ついで第3図b
に示す如く、上記電極5の形状たとえば円形、四
角形、三角形等に対応する形状をした高融点の加
工はんだ8を形成する。すなわち、加工はんだ8
はたとえば95wt%Pb−5wt%Sn、80wt%Au−
20wt%Snを成形して、上記回路基板2上の低融
点はんだ7に一致させて載置する。この状態で加
熱し、低融点はんだ7のみを溶融して加工はんだ
8を電極5上に固定する。なお、上記加工はんだ
8は溶解・鋳造して板状に圧延したのち、90%圧
延率まで加工して50℃で2日間不活性雰囲気中で
熱処理を行なつたもので、この引張特性は前記第
10図に示すc′の特性に略一致していた。つい
で、第3図cに示す如く上記半導体チツプ1を低
融点のはんだ9が上記加工はんだ8に一致する如
く載置したのち、低融点はんだ9の融点よりもわ
ずかに高い温度で加熱して加工はんだ8の上部に
溶融接続すると、第3図dに示す如く電子回路装
置を得ることができる。上記実施例では上記加工
はんだ8の形状は直径0.15mm、長さ0.3mmの円柱
を用いている。また上記加工はんだ8の回路基板
2への供給方法は、電極5のパターンに対応して
穴の開いたステンレスマスクを使用している。こ
のようにして得られたはんだ接続部は、加工はん
だ8の融点が高く、体積も多いため、上記低融点
はんだ7,9と、溶融接続する加工はんだ8の領
域が20〜30μmと非常にわずかであるため、殆ん
ど加工はんだである。これを温度サイクル−55〜
+150℃、1サイクル/hr試験で寿命を評価する
と、疲労寿命は従来の鋳造はんだに比較して
95Pb−5Snはんだで5倍、80Au−20Snはんだで
2倍であつた。
同様な方法でセラミツクパツケージされたIC
およびコンデンサ、抵抗等の面付け部品について
も適用することができる。たとえば、第4図に示
す如く、セラミツク基板10の素子取付用の凹部
10aの中央部に載置されモリブデン−マンガン
層にニツケルメツキと金メツキ11を施したメタ
ライズ層12と、このメタライズ層12上に載置
された半導体素子13と、上記凹部10aを除く
セラミツク基板10上にモリブデン−マンガン層
がメタライズされた内部リード14と、この内部
リード14および上記半導体素子13間を接続す
るワイヤボンドのワイヤ15と、上記セラミツク
基板10および該セラミツク基板10の上方部に
配置された封止キヤツプ16間を封止する封止部
17とからなるセラミツクパツケージ18を基板
2上に電極4,5を介してはんだ6で接続する場
合、および第5図に示す如く、基板2上にコンデ
ンサあるいは抵抗体19を電極4,5を介しては
んだ6で接続するものにも適用できる。この場合
の疲労寿命特性を測定した結果、従来の鋳造材に
比較して3〜5倍の特性を示した。
およびコンデンサ、抵抗等の面付け部品について
も適用することができる。たとえば、第4図に示
す如く、セラミツク基板10の素子取付用の凹部
10aの中央部に載置されモリブデン−マンガン
層にニツケルメツキと金メツキ11を施したメタ
ライズ層12と、このメタライズ層12上に載置
された半導体素子13と、上記凹部10aを除く
セラミツク基板10上にモリブデン−マンガン層
がメタライズされた内部リード14と、この内部
リード14および上記半導体素子13間を接続す
るワイヤボンドのワイヤ15と、上記セラミツク
基板10および該セラミツク基板10の上方部に
配置された封止キヤツプ16間を封止する封止部
17とからなるセラミツクパツケージ18を基板
2上に電極4,5を介してはんだ6で接続する場
合、および第5図に示す如く、基板2上にコンデ
ンサあるいは抵抗体19を電極4,5を介しては
んだ6で接続するものにも適用できる。この場合
の疲労寿命特性を測定した結果、従来の鋳造材に
比較して3〜5倍の特性を示した。
つぎにIC,LSIの接続のように数百μmの端子
が数百端子必要になる場合にはこれらの端子に対
応した加工、熱処理はんだを供給することが問題
になる。そこで本発明はまづ微細加工により端子
がバラバラになるのを防止するため、第6図aに
示す如く加工、熱処理したはんだシート20を硬
化フラツクス21(約100℃以下で硬くなる)で
裏打ちして補強したのち、ガラス板22等に固定
する。なお、上記硬化フラツクス21は後で容易
に除去可能なものを使用する。またこの補強用材
料は上記はんだシート20よりも低融点のはんだ
をメツキ、蒸着、圧延貼合せ等により供給しても
良い。ついで第6図bに示す如く、はんだシート
20を数百μmのピツチにてワイヤソーあるいは
放電加工法にて多数個に分割切断し、その下方の
硬化フラツクス21を途中まで切断して各はんだ
柱6が固定された状態にする。然る後第6図cに
示す如く各はんだ柱6の端部をあらかじめ、部品
あるいは半導体チツプ1の対向端面にデイツプ等
にて供給された共晶はんだ等の低融点はんだ23
で接触させて低融点はんだ23のみを溶解する
と、全端子が部品に確実に接続される。ついで、
トリクロロエチレン、イソプロピルアルコール等
の溶剤にて硬化フラツクス21を溶解して除去し
たのち、部品もしくは半導体チツプ1を回路基板
2に低融点はんだ(図示せず)で接続することに
より、多数の細かい熱処理はんだを溶解すること
なく、部品と回路基板2に接続することができ
る。なお上記に述べたはんだ供給方法は部品単位
に限定されることなく、たとえばSiウエハ全面の
端子を一括加工して供給できるので、量産性に優
れている。
が数百端子必要になる場合にはこれらの端子に対
応した加工、熱処理はんだを供給することが問題
になる。そこで本発明はまづ微細加工により端子
がバラバラになるのを防止するため、第6図aに
示す如く加工、熱処理したはんだシート20を硬
化フラツクス21(約100℃以下で硬くなる)で
裏打ちして補強したのち、ガラス板22等に固定
する。なお、上記硬化フラツクス21は後で容易
に除去可能なものを使用する。またこの補強用材
料は上記はんだシート20よりも低融点のはんだ
をメツキ、蒸着、圧延貼合せ等により供給しても
良い。ついで第6図bに示す如く、はんだシート
20を数百μmのピツチにてワイヤソーあるいは
放電加工法にて多数個に分割切断し、その下方の
硬化フラツクス21を途中まで切断して各はんだ
柱6が固定された状態にする。然る後第6図cに
示す如く各はんだ柱6の端部をあらかじめ、部品
あるいは半導体チツプ1の対向端面にデイツプ等
にて供給された共晶はんだ等の低融点はんだ23
で接触させて低融点はんだ23のみを溶解する
と、全端子が部品に確実に接続される。ついで、
トリクロロエチレン、イソプロピルアルコール等
の溶剤にて硬化フラツクス21を溶解して除去し
たのち、部品もしくは半導体チツプ1を回路基板
2に低融点はんだ(図示せず)で接続することに
より、多数の細かい熱処理はんだを溶解すること
なく、部品と回路基板2に接続することができ
る。なお上記に述べたはんだ供給方法は部品単位
に限定されることなく、たとえばSiウエハ全面の
端子を一括加工して供給できるので、量産性に優
れている。
つぎに本発明を電子回路装置における封止に実
施した場合を示す第7図および第8図について説
明する。第8図に示す如く、回路基板2上に接続
用はんだ24により接続する半導体チツプ1およ
びコンデンサ等の部品を封止するため、上記半導
体チツプ1およびコンデンサ等の部品の上方部を
覆うように配置されたキヤツプ25と、上記回路
基板2の周端部間に電極4,5を介して加工成形
された加工はんだ26を介挿し、上記電極4,5
と加工はんだ26との間に該加工はんだ26より
も低融点のはんだ(図示せず)を付着し、この低
融点のはんだのみを溶融して上記キヤツプ25と
回路基板2とを局所的に溶融接続したものであ
る。なお、上記キヤツプ25、加工はんだ26お
よび回路基板25にて封止された内部は真空かあ
るいは不活性ガスの雰囲気で部品を化学的に保護
している。また上記半導体チツプ1およびコンデ
ンサ等の部品を回路基板2に接続するための接続
用はんだ24はキヤツプ25と、回路基板2とを
封止するさいに溶融しないように高融点のはんだ
を使用している。さらに、この場合の電子回路装
置の製造方法は、前記第3図に述べた方法と同一
である。
施した場合を示す第7図および第8図について説
明する。第8図に示す如く、回路基板2上に接続
用はんだ24により接続する半導体チツプ1およ
びコンデンサ等の部品を封止するため、上記半導
体チツプ1およびコンデンサ等の部品の上方部を
覆うように配置されたキヤツプ25と、上記回路
基板2の周端部間に電極4,5を介して加工成形
された加工はんだ26を介挿し、上記電極4,5
と加工はんだ26との間に該加工はんだ26より
も低融点のはんだ(図示せず)を付着し、この低
融点のはんだのみを溶融して上記キヤツプ25と
回路基板2とを局所的に溶融接続したものであ
る。なお、上記キヤツプ25、加工はんだ26お
よび回路基板25にて封止された内部は真空かあ
るいは不活性ガスの雰囲気で部品を化学的に保護
している。また上記半導体チツプ1およびコンデ
ンサ等の部品を回路基板2に接続するための接続
用はんだ24はキヤツプ25と、回路基板2とを
封止するさいに溶融しないように高融点のはんだ
を使用している。さらに、この場合の電子回路装
置の製造方法は、前記第3図に述べた方法と同一
である。
(発明の効果)
本発明は以上述べた如く、軟かく、かつ延性や
疲労特性のすぐれた加工はんだを用いて半導体お
よび部品の接続、封止を行なうことができるか
ら、簡単な構成、容易な操作により高信頼度の電
子回路装置を得ることができ、かつ今後増々高信
頼度および高密度が要求される面付実装の分野た
とえば計算機等の電子回路装置の高機能化に大き
い貢献をすることができるものである。
疲労特性のすぐれた加工はんだを用いて半導体お
よび部品の接続、封止を行なうことができるか
ら、簡単な構成、容易な操作により高信頼度の電
子回路装置を得ることができ、かつ今後増々高信
頼度および高密度が要求される面付実装の分野た
とえば計算機等の電子回路装置の高機能化に大き
い貢献をすることができるものである。
第1図は本発明の一実施例を示す電子回路装置
の斜視図、第2図は第1図のA−A′断面図、第
3図はその製造過程を示す説明用断面図、第4図
は本発明の他の一実施例を示すセラミツクパツケ
ージの断面図、第5図は抵抗器の面付け部品を示
す断面図、第6図は加工はんだの供給装置の製造
過程を示す説明用斜視図、第7図は本発明のさら
に他の一実施例を示す電子回路装置の斜視図、第
8図は第7図のA−A′断面図、第9図は従来の
電子回路装置を示す斜視図、第10図は本発明に
係る加工はんだと従来のはんだとの引張特性図、
第11図は本発明に係る加工はんだと、従来の鋳
造はんだのの組織を示す図面に代わる写真、第1
2図は本発明に係るPb−Sn合金の状態図、第1
3図はPb−In合金の状態図、第14図はPb−Sb
合金の状態図である。 1…半導体チツプ、2…回路基板、3,7…は
んだ、4,5…電極、6,8,26…加工はん
だ、9,23…低融点はんだ、10…セラミツク
基板、11…金メツキ、12…メタライズ層、1
3…半導体素子、14…内部リード、15…ワイ
ヤ、16…封止キヤツプ、17…封止部、18…
セラミツクパツケージ、19…抵抗体、20…は
んだシート、21…硬化フラツクスあるいは高融
点のはんだ、22…ガラス板、24…接続用はん
だ、25…キヤツプ。
の斜視図、第2図は第1図のA−A′断面図、第
3図はその製造過程を示す説明用断面図、第4図
は本発明の他の一実施例を示すセラミツクパツケ
ージの断面図、第5図は抵抗器の面付け部品を示
す断面図、第6図は加工はんだの供給装置の製造
過程を示す説明用斜視図、第7図は本発明のさら
に他の一実施例を示す電子回路装置の斜視図、第
8図は第7図のA−A′断面図、第9図は従来の
電子回路装置を示す斜視図、第10図は本発明に
係る加工はんだと従来のはんだとの引張特性図、
第11図は本発明に係る加工はんだと、従来の鋳
造はんだのの組織を示す図面に代わる写真、第1
2図は本発明に係るPb−Sn合金の状態図、第1
3図はPb−In合金の状態図、第14図はPb−Sb
合金の状態図である。 1…半導体チツプ、2…回路基板、3,7…は
んだ、4,5…電極、6,8,26…加工はん
だ、9,23…低融点はんだ、10…セラミツク
基板、11…金メツキ、12…メタライズ層、1
3…半導体素子、14…内部リード、15…ワイ
ヤ、16…封止キヤツプ、17…封止部、18…
セラミツクパツケージ、19…抵抗体、20…は
んだシート、21…硬化フラツクスあるいは高融
点のはんだ、22…ガラス板、24…接続用はん
だ、25…キヤツプ。
Claims (1)
- 【特許請求の範囲】 1 導体パターンを有する部品を、回路基板上に
はんだで接続構成した電子回路装置において、上
記はんだを、圧延し、かつ熱処理された高融点の
はんだと、該高融点のはんだが溶融しない温度で
溶融する低融点のはんだとにより形成し、この低
融点のはんだの局部的溶融により前記高融点のは
んだを、上記回路基板および部品に接続する如く
構成したことを特徴とする電子回路装置。 2 前記高融点のはんだの形状を、細長の円筒状
に形成したことを特徴とする前記特許請求の範囲
第1項記載の電子回路装置。 3 前記高融点のはんだの形状を、球状に形成し
たことを特徴とする前記特許請求の範囲第1項記
載の電子回路装置。 4 前記高融点のはんだの形状を、鼓状に形成し
たことを特徴とする前記特許請求の範囲第1項記
載の電子回路装置。 5 導体パターンを有する部品と、回路基板との
各電極間を、はんだにより接続する電子回路装置
の製造方法において、前記各電極上にそれぞれ低
融点のはんだを形成し、該各電極上の低融点のは
んだに、溶解・鋳造して板状に圧延されたのち、
不活性雰囲気中で熱処理して形成された高融点の
はんだを載置または接触させて加熱し、該加熱に
より低融点のはんだのみを溶融させ、前記部品お
よび回路基板を前記高融点のはんだを介して接続
することを特徴とする電子回路装置の製造方法。 6 前記高融点のはんだを、予めシート状に圧延
加工してその一端面を溶解可能な当板にて補強
し、その当板の1部を残して前記シート状のはん
だを接続部材形状に1体加工し、該1体加工状態
のまま接続部に供給し、前記シート状のはんだの
他端面に付着した低融点のはんだのみを溶解させ
て、前記回路基板もしくは部品に接続することを
特徴とする前記特許請求の範囲第5項記載の電子
回路装置の製造方法。 7 前記高融点のはんだを、前記回路基板上のは
んだ接続部の導体パターンに一致する穴の開いた
マスクを用いて上記回路基板と前記部品との間の
所定位置に供給することを特徴とする前記特許請
求の範囲第5項または第6項記載の電子回路装置
の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59208072A JPS6187396A (ja) | 1984-10-05 | 1984-10-05 | 電子回路装置とその製造方法 |
| KR1019850006974A KR900000183B1 (ko) | 1984-10-05 | 1985-09-24 | 전자회로 장치와 그 제조방법 |
| DE8585112539T DE3581251D1 (de) | 1984-10-05 | 1985-10-03 | Elektronische schaltungsvorrichtung und verfahren zu ihrer herstellung. |
| EP85112539A EP0177042B1 (en) | 1984-10-05 | 1985-10-03 | Electronic circuit device and method of producing the same |
| US06/784,035 US4673772A (en) | 1984-10-05 | 1985-10-04 | Electronic circuit device and method of producing the same |
| CN85108637A CN85108637B (zh) | 1984-10-05 | 1985-10-05 | 电子电路器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59208072A JPS6187396A (ja) | 1984-10-05 | 1984-10-05 | 電子回路装置とその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4125018A Division JPH088408B2 (ja) | 1992-05-18 | 1992-05-18 | 電子回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6187396A JPS6187396A (ja) | 1986-05-02 |
| JPH0528000B2 true JPH0528000B2 (ja) | 1993-04-22 |
Family
ID=16550175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59208072A Granted JPS6187396A (ja) | 1984-10-05 | 1984-10-05 | 電子回路装置とその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4673772A (ja) |
| EP (1) | EP0177042B1 (ja) |
| JP (1) | JPS6187396A (ja) |
| KR (1) | KR900000183B1 (ja) |
| CN (1) | CN85108637B (ja) |
| DE (1) | DE3581251D1 (ja) |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4875617A (en) * | 1987-01-20 | 1989-10-24 | Citowsky Elya L | Gold-tin eutectic lead bonding method and structure |
| DE8711105U1 (de) * | 1987-08-14 | 1987-11-26 | Siemens AG, 1000 Berlin und 8000 München | Leiterplatte für die Elektronik |
| US4912545A (en) * | 1987-09-16 | 1990-03-27 | Irvine Sensors Corporation | Bonding of aligned conductive bumps on adjacent surfaces |
| US5066614A (en) * | 1988-11-21 | 1991-11-19 | Honeywell Inc. | Method of manufacturing a leadframe having conductive elements preformed with solder bumps |
| US5010387A (en) * | 1988-11-21 | 1991-04-23 | Honeywell Inc. | Solder bonding material |
| US5161729A (en) * | 1988-11-21 | 1992-11-10 | Honeywell Inc. | Package to semiconductor chip active interconnect site method |
| US5008736A (en) * | 1989-11-20 | 1991-04-16 | Motorola, Inc. | Thermal protection method for a power device |
| US5056216A (en) * | 1990-01-26 | 1991-10-15 | Sri International | Method of forming a plurality of solder connections |
| JP2821229B2 (ja) * | 1990-03-30 | 1998-11-05 | 株式会社日立製作所 | 電子回路装置 |
| US5007163A (en) * | 1990-04-18 | 1991-04-16 | International Business Machines Corporation | Non-destructure method of performing electrical burn-in testing of semiconductor chips |
| US5251806A (en) * | 1990-06-19 | 1993-10-12 | International Business Machines Corporation | Method of forming dual height solder interconnections |
| US5130779A (en) * | 1990-06-19 | 1992-07-14 | International Business Machines Corporation | Solder mass having conductive encapsulating arrangement |
| US5060844A (en) * | 1990-07-18 | 1991-10-29 | International Business Machines Corporation | Interconnection structure and test method |
| US5075965A (en) * | 1990-11-05 | 1991-12-31 | International Business Machines | Low temperature controlled collapse chip attach process |
| US5220200A (en) * | 1990-12-10 | 1993-06-15 | Delco Electronics Corporation | Provision of substrate pillars to maintain chip standoff |
| US5056215A (en) * | 1990-12-10 | 1991-10-15 | Delco Electronics Corporation | Method of providing standoff pillars |
| JPH04270092A (ja) * | 1991-01-21 | 1992-09-25 | Mitsubishi Electric Corp | 半田材料及び接合方法 |
| EP0805493B1 (en) * | 1991-02-22 | 2007-02-28 | Canon Kabushiki Kaisha | Electrical connecting member and manufacturing method therefor |
| KR920022482A (ko) * | 1991-05-09 | 1992-12-19 | 가나이 쯔도무 | 전자부품 탑재모듈 |
| US5186383A (en) * | 1991-10-02 | 1993-02-16 | Motorola, Inc. | Method for forming solder bump interconnections to a solder-plated circuit trace |
| US5269453A (en) * | 1992-04-02 | 1993-12-14 | Motorola, Inc. | Low temperature method for forming solder bump interconnections to a plated circuit trace |
| JP3141364B2 (ja) * | 1992-05-06 | 2001-03-05 | 住友電気工業株式会社 | 半導体チップ |
| US5324892A (en) * | 1992-08-07 | 1994-06-28 | International Business Machines Corporation | Method of fabricating an electronic interconnection |
| US5334804A (en) * | 1992-11-17 | 1994-08-02 | Fujitsu Limited | Wire interconnect structures for connecting an integrated circuit to a substrate |
| US5540377A (en) * | 1994-07-15 | 1996-07-30 | Ito; Carl T. | Solder ball placement machine |
| US5532612A (en) * | 1994-07-19 | 1996-07-02 | Liang; Louis H. | Methods and apparatus for test and burn-in of integrated circuit devices |
| US5542174A (en) * | 1994-09-15 | 1996-08-06 | Intel Corporation | Method and apparatus for forming solder balls and solder columns |
| DE19524739A1 (de) * | 1994-11-17 | 1996-05-23 | Fraunhofer Ges Forschung | Kernmetall-Lothöcker für die Flip-Chip-Technik |
| US5601675A (en) * | 1994-12-06 | 1997-02-11 | International Business Machines Corporation | Reworkable electronic apparatus having a fusible layer for adhesively attached components, and method therefor |
| JPH08250890A (ja) * | 1995-03-09 | 1996-09-27 | Nec Corp | 混成集積回路装置 |
| JP2827965B2 (ja) * | 1995-05-19 | 1998-11-25 | 日本電気株式会社 | ボールグリッドアレイ実装方式 |
| EP0747954A3 (en) | 1995-06-07 | 1997-05-07 | Ibm | Solder ball with a low melting point metal cap |
| US6344234B1 (en) * | 1995-06-07 | 2002-02-05 | International Business Machines Corportion | Method for forming reflowed solder ball with low melting point metal cap |
| US5675183A (en) * | 1995-07-12 | 1997-10-07 | Dell Usa Lp | Hybrid multichip module and methods of fabricating same |
| US5777847A (en) * | 1995-09-27 | 1998-07-07 | Nec Corporation | Multichip module having a cover wtih support pillar |
| US5812379A (en) * | 1996-08-13 | 1998-09-22 | Intel Corporation | Small diameter ball grid array pad size for improved motherboard routing |
| US5957370A (en) * | 1997-01-10 | 1999-09-28 | Integrated Device Technology, Inc. | Plating process for fine pitch die in wafer form |
| US5956573A (en) * | 1997-01-17 | 1999-09-21 | International Business Machines Corporation | Use of argon sputtering to modify surface properties by thin film deposition |
| US5982038A (en) * | 1997-05-01 | 1999-11-09 | International Business Machines Corporation | Cast metal seal for semiconductor substrates |
| US6299055B1 (en) * | 1997-05-09 | 2001-10-09 | Lear Automotive Dearborn, Inc. | Manufacturing processes of service boxes and their parts |
| TW373197B (en) * | 1997-05-14 | 1999-11-01 | Murata Manufacturing Co | Electronic device having electric wires and the manufacturing method thereof |
| US6025649A (en) * | 1997-07-22 | 2000-02-15 | International Business Machines Corporation | Pb-In-Sn tall C-4 for fatigue enhancement |
| US6023841A (en) * | 1998-05-06 | 2000-02-15 | Concorso; James A. | Printed circuit board fixing and mounting procedure for power devices |
| US6119924A (en) * | 1998-05-12 | 2000-09-19 | Murata Manufacturing Co., Ltd. | Electronic device having electric wires and method of producing same |
| US6137693A (en) * | 1998-07-31 | 2000-10-24 | Agilent Technologies Inc. | High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding |
| EP1039527A3 (en) * | 1999-03-24 | 2002-03-06 | Shinko Electric Industries Co. Ltd. | Semiconductor device mounting structure |
| US6578754B1 (en) * | 2000-04-27 | 2003-06-17 | Advanpack Solutions Pte. Ltd. | Pillar connections for semiconductor chips and method of manufacture |
| US6492197B1 (en) | 2000-05-23 | 2002-12-10 | Unitive Electronics Inc. | Trilayer/bilayer solder bumps and fabrication methods therefor |
| DE60108413T2 (de) * | 2000-11-10 | 2005-06-02 | Unitive Electronics, Inc. | Verfahren zum positionieren von komponenten mit hilfe flüssiger antriebsmittel und strukturen hierfür |
| US6863209B2 (en) | 2000-12-15 | 2005-03-08 | Unitivie International Limited | Low temperature methods of bonding components |
| US7547623B2 (en) | 2002-06-25 | 2009-06-16 | Unitive International Limited | Methods of forming lead free solder bumps |
| US7531898B2 (en) * | 2002-06-25 | 2009-05-12 | Unitive International Limited | Non-Circular via holes for bumping pads and related structures |
| US6960828B2 (en) | 2002-06-25 | 2005-11-01 | Unitive International Limited | Electronic structures including conductive shunt layers |
| TWI225899B (en) * | 2003-02-18 | 2005-01-01 | Unitive Semiconductor Taiwan C | Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer |
| US7287685B2 (en) | 2004-09-20 | 2007-10-30 | International Business Machines Corporation | Structure and method to gain substantial reliability improvements in lead-free BGAs assembled with lead-bearing solders |
| JP4492330B2 (ja) * | 2004-12-07 | 2010-06-30 | パナソニック株式会社 | 電子部品実装構造体およびその製造方法 |
| JP4555369B2 (ja) * | 2008-08-13 | 2010-09-29 | 富士通メディアデバイス株式会社 | 電子部品モジュール及びその製造方法 |
| FR2953679B1 (fr) * | 2009-12-04 | 2012-06-01 | Thales Sa | Boitier electronique hermetique et procede d'assemblage hermetique d'un boitier |
| CN107486651B (zh) * | 2017-08-02 | 2020-10-23 | 中国电器科学研究院股份有限公司 | 一种低温焊料片的制备方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3512051A (en) * | 1965-12-29 | 1970-05-12 | Burroughs Corp | Contacts for a semiconductor device |
| US3871015A (en) * | 1969-08-14 | 1975-03-11 | Ibm | Flip chip module with non-uniform connector joints |
| US3871014A (en) * | 1969-08-14 | 1975-03-11 | Ibm | Flip chip module with non-uniform solder wettable areas on the substrate |
| JPS5116260A (ja) * | 1974-07-31 | 1976-02-09 | Hitachi Ltd | Rosetsuho |
| JPS5446365A (en) * | 1977-09-20 | 1979-04-12 | Nippon Electric Co | Hybrid integrated circuit device |
| JPS58128749A (ja) * | 1982-01-20 | 1983-08-01 | ノ−ス・アメリカン・スペシヤリテイズ・コ−ポレイシヨン | 電子的半組立部品用接続子 |
| JPS59169694A (ja) * | 1983-03-16 | 1984-09-25 | Hitachi Ltd | 半田接着方法 |
| US4604644A (en) * | 1985-01-28 | 1986-08-05 | International Business Machines Corporation | Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making |
-
1984
- 1984-10-05 JP JP59208072A patent/JPS6187396A/ja active Granted
-
1985
- 1985-09-24 KR KR1019850006974A patent/KR900000183B1/ko not_active Expired
- 1985-10-03 EP EP85112539A patent/EP0177042B1/en not_active Expired - Lifetime
- 1985-10-03 DE DE8585112539T patent/DE3581251D1/de not_active Expired - Lifetime
- 1985-10-04 US US06/784,035 patent/US4673772A/en not_active Expired - Lifetime
- 1985-10-05 CN CN85108637A patent/CN85108637B/zh not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| US4673772A (en) | 1987-06-16 |
| KR860003756A (ko) | 1986-05-28 |
| KR900000183B1 (ko) | 1990-01-23 |
| DE3581251D1 (de) | 1991-02-14 |
| EP0177042A3 (en) | 1988-08-17 |
| CN85108637B (zh) | 1988-03-09 |
| CN85108637A (zh) | 1986-07-09 |
| EP0177042B1 (en) | 1991-01-09 |
| JPS6187396A (ja) | 1986-05-02 |
| EP0177042A2 (en) | 1986-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0528000B2 (ja) | ||
| KR100867871B1 (ko) | 솔더 페이스트, 및 전자장치 | |
| US4518112A (en) | Process for controlled braze joining of electronic packaging elements | |
| CN106660176B (zh) | 用于制造焊接接头的方法 | |
| WO2002087297A1 (fr) | Appareil electronique | |
| KR101279291B1 (ko) | 납프리 땜납 접속 구조체 및 땜납 볼 | |
| US4545840A (en) | Process for controlling thickness of die attach adhesive | |
| KR920007121B1 (ko) | 전자회로 장치 | |
| CN101030546B (zh) | 电容安装方法 | |
| CN100589918C (zh) | 焊锡及使用它的电路基板装置 | |
| Zama et al. | Flip chip interconnect systems using wire stud bumps and lead free solder | |
| JP3407839B2 (ja) | 半導体装置のはんだバンプ形成方法 | |
| JP2004514559A (ja) | ぬれ性の改善された鉛非含有合金 | |
| JPH04259205A (ja) | チップ形セラミックコンデンサ | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| JPH05275553A (ja) | 電子回路装置 | |
| Zakel et al. | Fluxless flip chip assembly on rigid and flexible polymer substrates using the Au-Sn metallurgy | |
| JP3024506B2 (ja) | Siチップとパッケージの接続方法 | |
| JPH0864717A (ja) | 回路部品の実装方法 | |
| JP4328462B2 (ja) | はんだコートリッド | |
| GB2403173A (en) | Soldering refractory metal surfaces | |
| WO2024090143A1 (ja) | 装置、電気装置および基板 | |
| Hall et al. | Recent advances in solder bond technology for microelectronic packaging | |
| JPS6068637A (ja) | 半導体のバンプ電極 | |
| JP2000022026A (ja) | 電子部品搭載用基板 |