Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0528070B2 - - Google Patents
[go: Go Back, main page]

JPH0528070B2 - - Google Patents

Info

Publication number
JPH0528070B2
JPH0528070B2 JP59243502A JP24350284A JPH0528070B2 JP H0528070 B2 JPH0528070 B2 JP H0528070B2 JP 59243502 A JP59243502 A JP 59243502A JP 24350284 A JP24350284 A JP 24350284A JP H0528070 B2 JPH0528070 B2 JP H0528070B2
Authority
JP
Japan
Prior art keywords
pulse
input
output
carrier
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59243502A
Other languages
Japanese (ja)
Other versions
JPS61124264A (en
Inventor
Nobuo Sakurai
Yoshihiro Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amada Co Ltd
Original Assignee
Amada Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amada Co Ltd filed Critical Amada Co Ltd
Priority to JP24350284A priority Critical patent/JPS61124264A/en
Publication of JPS61124264A publication Critical patent/JPS61124264A/en
Publication of JPH0528070B2 publication Critical patent/JPH0528070B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of DC power input into DC power output
    • H02M3/22Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】 [発明の技術分野] この発明は、電源装置に関し、特にレーザ発振
器のような連続モードとパルスモードとに電源の
の切換えが必要な器機に対して使用できる電源装
置に関する。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a power supply device, and more particularly to a power supply device that can be used for equipment such as a laser oscillator that requires switching of the power supply between continuous mode and pulse mode. .

[発明の技術的背景及びその問題点] 一般に、CO2ガスレーザ発振器の電源の仕様と
しては、(1)連続モードとして対象レーザ放電部の
電圧(1000V以上)、電流に合致した直流、(2)パ
ルスモードとして連続モード時の電圧、電流をパ
ルス状に断続したもので、周波数200−1kHz、デ
ユーテイ比10−50%、の2つのモードが要求され
る。そしてさらに、第12図に示すように連続モ
ード時とパルスモード時の平均電力が等しくなる
ように、パルスモード時にはそのピーク電圧、ピ
ーク電流が連続モード時よりも大きいことが望ま
しい。(エンハンスパルスモード) このような仕様を満たすため従来、1つの方式
として高周波コンバータを用いた電源装置があ
る。この電源装置は第13図に示すように、商用
電源1を可変電圧整流回路3、平滑回路5によつ
て直流に変換してスイツチング回路7に通じ、そ
の直流電源をスイツチング回路7によつてキヤリ
ア周波数でスイツチングして出力トランス9に与
え、出力トランス9において昇圧した後、整流平
滑回路11によつてキヤリア信号を平滑し、整流
することにより脈流直流電源として出力するよう
に構成している。そしてスイツチング回路7にお
けるスイツチング信号は、キヤリア発生器13か
らのキヤリア信号をパルスパターン発生器15か
らのパルスパターンにキヤリアゲート17におい
て重畳し、スイツチング回路7に与えるようにし
ている。
[Technical background of the invention and its problems] In general, the specifications of the power supply for a CO 2 gas laser oscillator are (1) DC that matches the voltage (1000 V or more) and current of the target laser discharge part in continuous mode; (2) The pulse mode is one in which the voltage and current in the continuous mode are intermittent in a pulsed manner, and two modes are required: a frequency of 200-1 kHz and a duty ratio of 10-50%. Further, as shown in FIG. 12, it is desirable that the peak voltage and peak current in the pulse mode are larger than in the continuous mode so that the average power in the continuous mode and the pulse mode are equal. (Enhanced Pulse Mode) In order to satisfy such specifications, there has been a power supply device using a high frequency converter as one method. As shown in FIG. 13, this power supply device converts a commercial power source 1 into direct current through a variable voltage rectifier circuit 3 and a smoothing circuit 5, and connects the DC power to a switching circuit 7. The carrier signal is switched at the frequency and applied to the output transformer 9, and after being boosted in the output transformer 9, the carrier signal is smoothed and rectified by the rectifying and smoothing circuit 11, and is output as a pulsating DC power source. The switching signal in the switching circuit 7 is such that the carrier signal from the carrier generator 13 is superimposed on the pulse pattern from the pulse pattern generator 15 at the carrier gate 17, and the resulting signal is applied to the switching circuit 7.

しかしながら、このような高周波コンバータを
中心とした回路構成の場合、構成が複雑になり、
高周波部品が高価であること、さらにはエンハン
スパルスモードを実現するには部品の電力容量を
大きくしなければならないといつた問題があつ
た。
However, in the case of a circuit configuration centered around such a high-frequency converter, the configuration becomes complicated and
Another problem was that the high-frequency components were expensive, and in order to realize the enhanced pulse mode, the power capacity of the components had to be increased.

また従来、電源装置の別の構成として、第14
図に示すように商用電源1を交流可変電圧装置1
9において電圧変更し、昇圧トランスによつて昇
圧させた後、整流平滑回路23において直流に変
換してスイツチング回路25に与え、このスイツ
チング回路25においてパルスパターン発生器2
7から与えられるパルスパターンに従つてスイツ
チングし、脈流直流電源として出力する構成も考
えられるが、この場合には高電圧のためスイツチ
ングが難しく、また昇圧トランスは商用囲数用の
ために大型となるといつた問題がある。
In addition, conventionally, as another configuration of the power supply device, the 14th
As shown in the figure, the commercial power supply 1 is connected to the AC variable voltage device 1.
After changing the voltage at step 9 and boosting the voltage using a step-up transformer, it is converted to direct current at a rectifying and smoothing circuit 23 and applied to a switching circuit 25.
It is also possible to consider a configuration in which the power is switched according to the pulse pattern given by 7 and output as a pulsating DC power supply, but in this case, switching would be difficult due to the high voltage, and the step-up transformer would be large for commercial use. There is a problem that has arisen.

[発明の目的] この発明は、このような従来の問題に鑑みてな
されたものであつて、用いるトランスが小さくて
すみ、連続モード、エンハンスパルスモードの両
モードがスイツチング回路のデユーテイ比を変え
ることなく出力できる電源装置を提供することを
目的とする。
[Object of the Invention] The present invention has been made in view of the above-mentioned problems in the prior art, and it is possible to use a small transformer and to change the duty ratio of a switching circuit in both continuous mode and enhanced pulse mode. The purpose of the present invention is to provide a power supply device that can output power without any problems.

[発明の概要] 上記目的を達成するために、本発明は、並列に
接続されたN個(N≧2)のパルス増幅部と;こ
の各パルス増幅部に連続モード時にはデユーテイ
比1/N以上の入力パルスを、パルスモード時に
はデユーテイ比1/N以下の入力パルスを与える
パルス発生器と;前記連続モード時には前記各パ
ルス増幅部へ与える各入力パルスの位相をずら
し、前記パルスモード時には前記各パルス増幅部
へ与える各入力パルスの位相が同位相となるよう
に前記各パルス増幅部に入力される入力パルス信
号の位相を制御する位相制御部と、前記パルス発
生器のパルス周波数よりも極めて高い周波数のキ
ヤリアを発生するキヤリア発生器と、前記パルス
発生器から前記各パルス増幅部へ入力される入力
パルスに前記キヤリアを重畳するキヤリアゲート
とを備えてなり、前記各パルス増幅部は、パルス
増幅器及び整流回路をそれぞれ備え、かつ平滑回
路を共用してなるものである。
[Summary of the Invention] In order to achieve the above object, the present invention includes N pulse amplifying sections (N≧2) connected in parallel; each pulse amplifying section has a duty ratio of 1/N or more in continuous mode. a pulse generator that provides input pulses with a duty ratio of 1/N or less in pulse mode; shifts the phase of each input pulse to be applied to each pulse amplification section in continuous mode; a phase control unit that controls the phase of the input pulse signal input to each of the pulse amplification units so that the phases of each input pulse applied to the amplification unit are in the same phase; and a phase control unit that controls the phase of the input pulse signal input to each of the pulse amplification units, and a frequency extremely higher than the pulse frequency of the pulse generator. a carrier generator that generates a carrier; and a carrier gate that superimposes the carrier on an input pulse inputted from the pulse generator to each of the pulse amplification sections, and each of the pulse amplification sections includes a pulse amplifier and a carrier gate. Each of them is equipped with a rectifier circuit, and a smoothing circuit is shared.

[発明の実施例] 第1図はこの発明の一実施例を示し、パルス増
幅部を2系統(N=2)にした実施例である。商
用交流電源31は整流平滑回路33によつて整
流、平滑されて直流電源となり、第1パルス増幅
部35と第2パルス増幅部37とに入力される。
一方の第1パルス増幅部35に対してはパルス発
生器39から一定パルスパターンの入力パルス信
号が直接に与えられ、他方の第2パルス増幅部3
7に対しては位相制御部41を介して入力パルス
信号が与えられるようにしてある。そして前記第
1、第2パルス増幅部35,37の出力は重畳さ
れて1つの直流出力とされる。
[Embodiment of the Invention] FIG. 1 shows an embodiment of the present invention, and is an embodiment in which the pulse amplification section has two systems (N=2). The commercial AC power source 31 is rectified and smoothed by the rectifying and smoothing circuit 33 to become a DC power source, which is input to the first pulse amplifying section 35 and the second pulse amplifying section 37 .
An input pulse signal having a constant pulse pattern is directly supplied from the pulse generator 39 to one first pulse amplifying section 35, and the other second pulse amplifying section 3
7 is provided with an input pulse signal via a phase control section 41. The outputs of the first and second pulse amplifying sections 35 and 37 are superimposed to form one DC output.

第2図は上記実施例の電源装置の具体的な回路
構成を示すものであり、整流平滑回路33は整流
用ダイオードD1−D6、フリーホイールダイオー
ドD7、さらに平滑用コイルL、コンデンサCに
よつて構成されている。そして商用電源31を整
流、平滑して直流電源とし、並列に接続された第
1パルス増幅部35、第2パルス増幅部37に入
力されている。第1パルス増幅部35、第2パル
ス増幅部37は同一の回路構成を有するものであ
り、それぞれスイツチング素子としてのトランジ
スタQ11−Q14;Q21−Q24によつていわゆるブリ
ツジ型増幅器を構成している。そして各トランジ
スタQ11,Q14は入力パルス信号P11によつてドラ
イブされ、Q12,Q13は共に入力パルス信号P12
よつてドライブされる。同様に第2パルス増幅部
37のトランジスタQ21,Q24は入力パルス信号
P21によつてドライブされ、トランジスタQ22
Q23は入力パルス信号P22によつてドライブされる
ようになつている。
FIG. 2 shows a specific circuit configuration of the power supply device of the above embodiment, and the rectifying and smoothing circuit 33 includes rectifying diodes D 1 -D 6 , a freewheeling diode D 7 , a smoothing coil L, and a capacitor C. It is composed of. The commercial power source 31 is then rectified and smoothed to become a DC power source, which is input to a first pulse amplification section 35 and a second pulse amplification section 37 connected in parallel. The first pulse amplifying section 35 and the second pulse amplifying section 37 have the same circuit configuration, and each constitutes a so-called bridge type amplifier by transistors Q 11 -Q 14 ;Q 21 -Q 24 as switching elements. are doing. Each transistor Q 11 and Q 14 is driven by an input pulse signal P 11 , and both transistors Q 12 and Q 13 are driven by an input pulse signal P 12 . Similarly, the transistors Q 21 and Q 24 of the second pulse amplification section 37 receive the input pulse signal.
Driven by P 21 and transistor Q 22 ,
Q 23 is adapted to be driven by input pulse signal P 22 .

このスイツチング回路の出力は出力トランス
T1,T2によつて昇圧され、それぞれ整流ダイオ
ードD11−D14;D21−D24によつて整流されて出
力するようになつている。
The output of this switching circuit is an output transformer.
The voltage is boosted by T 1 and T 2 and rectified by rectifier diodes D 11 -D 14 ; D 21 -D 24 and output.

次に上記構成の電源装置の動作を説明する。説
明の便宜のために、第2図に示した一方の第1パ
ルス増幅部35に与えられる入力パルス信号と整
流出力との関係のみが第3図に示されている。入
力パルスP11,P12は180°位相がずれたものであ
り、トランジスタQ11,Q14の組とトランジスタ
Q12,Q13の組とを交互にパルス周波数がオンす
るようにしている。また両パルス信号P11,P12
はデツドタイムTdが設定されており、両方の組
のトランジスタが同時にオンしないようにしてあ
る。このスイツチング回路の交互のオン、オフの
動作により、トランスT1には正負の出力が交互
に得られる。そしてこのトランスT1における出
力は整流用ダイオードD11−D14によつて整流さ
れ、脈流としての整流出力が得られる。
Next, the operation of the power supply device having the above configuration will be explained. For convenience of explanation, only the relationship between the input pulse signal applied to one of the first pulse amplifying sections 35 shown in FIG. 2 and the rectified output is shown in FIG. The input pulses P 11 and P 12 are 180° out of phase, and the pair of transistors Q 11 and Q 14 and the transistor
The pulse frequency is set to turn on the set of Q 12 and Q 13 alternately. Furthermore, a dead time Td is set for both pulse signals P 11 and P 12 to prevent both sets of transistors from being turned on at the same time. By alternately turning on and off this switching circuit, positive and negative outputs are alternately obtained from the transformer T1 . The output from this transformer T 1 is rectified by rectifying diodes D 11 -D 14 to obtain a rectified output as a pulsating current.

上記の説明では第1パルス増幅部35について
の動作を示したが、第2パルス増幅部37によつ
ても同様の動作が得られ、入力パルス信号P21
P22の入力によつて、トランジスタの組Q21
Q24;Q22,Q23が交互にオン、オフし、出力トラ
ンスT2には正負交互の出力が得られ、整流出力
として脈流出力が得られるのである。
In the above explanation, the operation of the first pulse amplification section 35 was shown, but the same operation can be obtained by the second pulse amplification section 37, and the input pulse signal P 21 ,
With the input of P 22 , the transistor set Q 21 ,
Q 24 ; Q 22 and Q 23 are turned on and off alternately, and the output transformer T 2 obtains alternating positive and negative outputs, and a pulsating output is obtained as a rectified output.

上記入力パルス信号P11,P12,P21,P22は第1
図において示したパルス発生器39によつて与え
られるパルスパターンに基づくものであるが、第
2パルス増幅部37に対する入力パルス信号P21
P22については位相制御部41によつてある角度
だけ位相を遅延させるように制御がなされてい
る。この位相制御の態様を第4図及び第5図に基
づいて説明する。
The above input pulse signals P 11 , P 12 , P 21 , P 22 are the first
The input pulse signal P 21 to the second pulse amplification section 37 is based on the pulse pattern given by the pulse generator 39 shown in the figure.
P22 is controlled by the phase control section 41 to delay the phase by a certain angle. The aspect of this phase control will be explained based on FIGS. 4 and 5.

(A) 連続モード 第1パルス増幅部35、第2パルス増幅部3
7の入力パルス信号は180°位相をずらしてあ
り、デユーテイ比は1/2以上(すなわち、50
%以上)にし、合成出力を直流連続出力にする
のである。第4図はこの連続モードの出力パル
ス状態を示している。第1パルス増幅部35と
第2パルス増幅部37との出力パルスは位相が
180°ずれており、そのデユーテイ比はともに50
%としてある。したがつて合成出力は両者を重
畳したものとして、一定レベルの連続出力とな
る。
(A) Continuous mode First pulse amplification section 35, second pulse amplification section 3
The input pulse signals of No. 7 are 180° out of phase, and the duty ratio is 1/2 or more (i.e., 50
% or more) and make the combined output a continuous DC output. FIG. 4 shows the output pulse state in this continuous mode. The output pulses of the first pulse amplifying section 35 and the second pulse amplifying section 37 are out of phase.
They are shifted by 180°, and their duty ratios are both 50.
It is expressed as a percentage. Therefore, the combined output is a continuous output at a constant level, which is a superposition of both.

(B) エンハンスパルスモード 第1パルス増幅部35と第2パルス増幅部3
7との入力パルス信号P11,P21と入力パルス信
号P12,P22とがそれぞれ同位相、同デユーテイ
比となるように位相制御回路41を制御する
時、両パルス増幅部35,37の出力パルスは
第5図のようになる。つまり出力パルスは同位
相、同デユーテイ比になり、合成出力は両出力
パルスの重畳したものとしてそのピーク出力電
力が両系統の和の値となるのである。但し、平
均出力電力は連続モードの場合と同じである。
(B) Enhanced pulse mode First pulse amplification section 35 and second pulse amplification section 3
When controlling the phase control circuit 41 so that the input pulse signals P 11 , P 21 and the input pulse signals P 12 , P 22 with respect to 7 have the same phase and the same duty ratio, the pulse amplifiers 35 and 37 The output pulse is as shown in FIG. In other words, the output pulses have the same phase and the same duty ratio, and the combined output is a superposition of both output pulses, and its peak output power is the sum of both systems. However, the average output power is the same as in continuous mode.

このようにして、第1図および第2図に示した
パルス発生部39からの入力パルス信号に位相制
御を行ない、第1、第2パルス増幅部35,37
に対する入力パルス信号の位相を制御することに
より、連続モードとエンハンスパルスモードとの
両方の出力態様が得られるのである。尚、上記実
施例ではN=2と設定し、第1パルス増幅部と第
2パルス増幅部とを用い、それぞれの出力パルス
のデユーテイ比を50%としたが、このNの値は2
以上の適宜の値をとることができるものであり、
第6図乃至第8図にN=3の場合の実施例を示し
ている。この場合には、第2図において示した第
1、第2パルス増幅部に加えて第3パルス増幅部
を並列に接続するようにし、第6図に示すように
1/N、つまり1/3(=33%)のデユーテイ比
を持つように設定するのである。したがつて、1
系統の能力がピーク出力1Amax、平均出力
0.333Amaxとするのである。
In this way, phase control is performed on the input pulse signal from the pulse generator 39 shown in FIGS. 1 and 2, and the first and second pulse amplifiers 35, 37
By controlling the phase of the input pulse signal, both continuous mode and enhanced pulse mode output modes can be obtained. Note that in the above embodiment, N=2 was set, the first pulse amplifying section and the second pulse amplifying section were used, and the duty ratio of each output pulse was 50%, but the value of N is 2.
It can take the above appropriate values,
An embodiment in which N=3 is shown in FIGS. 6 to 8. In this case, in addition to the first and second pulse amplifying sections shown in FIG. 2, a third pulse amplifying section is connected in parallel, and as shown in FIG. 6, 1/N, that is, 1/3 (=33%). Therefore, 1
System capacity is peak output 1Amax, average output
It is set to 0.333Amax.

そして第7図に示すように、第1、第2、第3
パルス増幅部の出力パルスの位相が120゜ずつずれ
るように設定するならば、合成出力は全体として
1Aの連続出力が得られるのである。
Then, as shown in Fig. 7, the first, second, and third
If the output pulses of the pulse amplification section are set to have a phase shift of 120°, the overall combined output will be
A continuous output of 1A can be obtained.

さらに、第8図に示すように各系統の出力パル
スの位相を一致させるならば、その合成出力はピ
ークにおいて3Aとなり、平均出力は1Aとなるエ
ンハンスパルス出力が得られるのである。
Furthermore, if the phases of the output pulses of each system are matched as shown in FIG. 8, an enhanced pulse output with a combined output of 3 A at the peak and an average output of 1 A can be obtained.

第9図及び第10図はパルス増幅部として上記
実施例の直接増幅型に変えて、キヤリア変調型パ
ルス増幅部を仕様した実施例を示している。つま
りパルス周波数よりもずつと高い周波数のキヤリ
アを用いて直流入力を増幅する方式のものであ
り、取扱う周波数が高いために昇圧トランスを小
型化することができる利点を有するものである。
9 and 10 show an embodiment in which a carrier modulation type pulse amplification section is used as the pulse amplification section instead of the direct amplification type of the above embodiment. In other words, it is a system that amplifies the DC input using a carrier with a frequency that is gradually higher than the pulse frequency, and has the advantage that the step-up transformer can be made smaller because the handled frequency is high.

このキヤリア変調型パルス増幅器を用いた電源
装置の構成は、まず、キヤリア発生部43からの
キヤリアが夫々パルスゲート45A,45Bに送
られる。パルス発生部47からのパルスはパルス
ゲート45Aと、位相制御部65で位相を変えて
パルスゲート45Bとに送られる。パルスゲート
45A,45Bにおいて、一定パターンのパルス
に重畳し、そのキヤリアパルス信号をN個(この
実施例では、N=2。)の並列に設置された各パ
ルス増幅器49,51に入力するのである。
In the configuration of a power supply device using this carrier modulation type pulse amplifier, first, carriers from a carrier generation section 43 are sent to pulse gates 45A and 45B, respectively. The pulse from the pulse generator 47 is sent to the pulse gate 45A and the pulse gate 45B with its phase changed by the phase controller 65. In the pulse gates 45A and 45B, the carrier pulse signal is superimposed on a fixed pattern of pulses, and the carrier pulse signal is inputted to each of N (in this embodiment, N=2) pulse amplifiers 49 and 51 installed in parallel. .

各パルス増幅器49,51においては、直流入
力をこの入力パルス信号によつてパルス化し、増
幅出力パルスとして整流器53,55に与える。
整流器53,55はその出力パルスを整流し、平
滑回路57,59に与え、そこでキヤリア信号を
除去し、直流パルス出力として出力するのであ
る。
In each pulse amplifier 49, 51, the DC input is pulsed by this input pulse signal, and is applied to a rectifier 53, 55 as an amplified output pulse.
The rectifiers 53 and 55 rectify the output pulses and provide them to smoothing circuits 57 and 59, where the carrier signal is removed and output as a DC pulse output.

こうして平滑回路57,59から出力されるパ
ルス出力は合成されて連続モード、あるいはエン
ハンスパルスモードの出力として出力端子から取
出される。
In this way, the pulse outputs output from the smoothing circuits 57 and 59 are combined and taken out from the output terminal as a continuous mode or enhanced pulse mode output.

上記増幅器49、整流回路53、平滑回路57
は第1パルス増幅部61を構成し、他方の増幅器
51、整流回路55、平滑回路59は第2のパル
ス増幅部63を構成するものである。そしてこの
第2パルス増幅部63に対する入力パルス信号は
位相制御部65によつて位相制御され、その入力
パルス信号の位相制御により合成出力を連続モー
ドあるいはエンハンスパルスモードに切換えるこ
とができるのである。
The amplifier 49, rectifier circuit 53, smoothing circuit 57
constitutes a first pulse amplification section 61, and the other amplifier 51, rectifier circuit 55, and smoothing circuit 59 constitute a second pulse amplification section 63. The phase of the input pulse signal to the second pulse amplification section 63 is controlled by the phase control section 65, and the combined output can be switched to continuous mode or enhanced pulse mode by controlling the phase of the input pulse signal.

第10図は上記第9図で示した実施例における
パルス増幅部61,63の具体的な回路構成を示
すものである。パルス増幅器49,51は4個の
トランジスタQ31−Q34によつてブリツジ型増幅
として構成されている。そしてこの各トランジス
タのうちQ31,Q34の組には同一のパルス入力信
号が与えられて同時にオン、オフし、他の組のト
ランジスタQ32,Q33に対しては180°位相のずれた
入力パルス信号が同時に与えられてオン、オフ制
御される。こうして、出力トランスT10に対して
正、逆交互のパルス出力が与えられることにな
る。そしてこの出力トランスT10の二次側にはダ
イオードD31−D34で構成される整流回路53,
55が接続され、さらにコイルL10、コンデンサ
C10によつて構成される平滑回路57,59によ
つてキヤリア信号を除去して平滑化し、増幅パル
ス出力を得るのである。なお、この実施例の場合
には平滑回路57,59にさらにダイオード
D10,D10を設け、第1パルス増幅部61、第2
パルス増幅部63のパルス出力を交互に取出せる
ようにOR回路を構成し、平滑回路57,59に
他方の系統の出力パルスが入力しないようにして
いる。
FIG. 10 shows a specific circuit configuration of the pulse amplifying sections 61 and 63 in the embodiment shown in FIG. 9 above. The pulse amplifiers 49, 51 are configured as bridge type amplifiers by four transistors Q 31 -Q 34 . Of these transistors, Q 31 and Q 34 are given the same pulse input signal and turned on and off at the same time, and the other transistors Q 32 and Q 33 are 180° out of phase. Input pulse signals are applied simultaneously to control on and off. In this way, alternating forward and reverse pulse outputs are given to the output transformer T10 . On the secondary side of this output transformer T10 , there is a rectifier circuit 53 composed of diodes D31 - D34 ,
55 is connected, and further coil L 10 and capacitor
The carrier signal is removed and smoothed by smoothing circuits 57 and 59 composed of C10 to obtain an amplified pulse output. In addition, in the case of this embodiment, diodes are further provided in the smoothing circuits 57 and 59.
D 10 and D 10 are provided, and the first pulse amplification section 61 and the second
An OR circuit is configured so that the pulse outputs of the pulse amplifying section 63 can be taken out alternately, and the output pulses of the other system are not input to the smoothing circuits 57 and 59.

この実施例において、各パルス増幅器49,5
1に与えられる図示しない直流電力がパルス出力
として取出され、第1パルス増幅部61と第2パ
ルス増幅部63との入力パルス信号の位相を制御
することにより、連続モード、エンハンスパルス
モードの出力を得ることができるのである。
In this embodiment, each pulse amplifier 49,5
The DC power (not shown) given to 1 is taken out as a pulse output, and by controlling the phase of the input pulse signal of the first pulse amplification section 61 and the second pulse amplification section 63, the output of continuous mode and enhanced pulse mode is output. You can get it.

第11図はキヤリア変調型パルス増幅部を備え
た他の実施例を示している。この実施例の場合に
は前記第10図で示した実施例における平滑回路
57,59の部分を共用するようにし、第1パル
ス増幅部61の整流回路53の整流出力と、第2
パルス増幅部63の整流回路55の整流出力とを
共に1つの平滑回路57に入力するようにし、整
流出力に含まれているキヤリアを1つの平滑回路
57によつて除去し、パルス出力を得るようにし
たものである。なお、この第11図の実施例の場
合、そのパルス増幅器49,51の部分は第10
図の実施例と同様の構成をとるものであり、2次
側回路のみを明示している。このような構成のキ
ヤリア変調型のパルス増幅部を用いた電源装置に
あつては、OR回路を構成するダイオードD10
D10を削除することができるとともに、さらに平
滑回路を1つで共用することができ、より回路の
単純化が図れる利点がある。
FIG. 11 shows another embodiment including a carrier modulation type pulse amplification section. In the case of this embodiment, the smoothing circuits 57 and 59 in the embodiment shown in FIG.
The rectified output of the rectifier circuit 55 of the pulse amplifying section 63 is inputted together to one smoothing circuit 57, and the carrier included in the rectified output is removed by the one smoothing circuit 57 to obtain a pulse output. This is what I did. In the case of the embodiment shown in FIG. 11, the pulse amplifiers 49 and 51 are connected to the 10th
It has the same configuration as the embodiment shown in the figure, and only the secondary side circuit is clearly shown. In a power supply device using a carrier modulation type pulse amplification section having such a configuration, diodes D 10 , which constitute an OR circuit,
In addition to being able to eliminate D10 , one smoothing circuit can also be used in common, which has the advantage of further simplifying the circuit.

[発明の効果] 以上のごとき実施例の説明より理解されるよう
に、要するにこの発明は、並列に接続されたN個
(N≧2)パルス増幅部61,63と;この各パ
ルス増幅部61,63に連続モード時にはデユー
テイ比1/N以上の入力パルスを、パルスモード
時にはデユーテイ比1/N以下の入力パルスを与
えるパルス発生器47と;前記連続モード時には
前記各パルス増幅部61,63へ与える各入力パ
ルスの位相をずらし、前記パルスモード時には前
記各パルス増幅部61,63へ与える各入力パル
スの位相が同位相となるように前記各パルス増幅
部61,63に入力される入力パルス信号の位相
を制御する位相制御部65と、前記パルス発生器
47のパルス周波数よりも極めて高い周波数のキ
ヤリアを発生するキヤリア発生器43と、前記パ
ルス発生器47から前記各パルス増幅部61,6
3へ入力される入力パルスに前記キヤリアを重畳
するキヤリアゲート45A,45Bとを備えてな
り、前記各パルス増幅部61,63は、パルス増
幅器49,51及び整流回路53,55をそれぞ
れ備え、かつ平滑回路57を共用してなるもので
ある。
[Effects of the Invention] As can be understood from the above description of the embodiments, the present invention basically consists of N (N≧2) pulse amplifying sections 61 and 63 connected in parallel; , 63, a pulse generator 47 which supplies input pulses with a duty ratio of 1/N or more in continuous mode, and input pulses with a duty ratio of 1/N or less in pulse mode; An input pulse signal input to each of the pulse amplification units 61, 63 by shifting the phase of each input pulse to be applied so that the phase of each input pulse applied to each of the pulse amplification units 61, 63 is in the same phase in the pulse mode. a carrier generator 43 that generates a carrier with a frequency much higher than the pulse frequency of the pulse generator 47; and a carrier generator 43 that controls the phase of the pulse generator 47;
3, each of the pulse amplifying sections 61, 63 includes a pulse amplifier 49, 51 and a rectifier circuit 53, 55, respectively, and The smoothing circuit 57 is used in common.

上記構成より明らかなように、本発明において
は、パルス発生器47は連続モード時とパルスモ
ード時において各パルス増幅部61,63に与え
る入力パルスのデユーテイ比を変更するものであ
り、また位相制御部65は前記連続モード時には
各パルス増幅部61,63へ与える各入力パルス
の位相をずらし、パルスモード時には上記各入力
パルスの位相が同位相となるように制御するもの
である。
As is clear from the above configuration, in the present invention, the pulse generator 47 changes the duty ratio of the input pulse given to each pulse amplifying section 61, 63 in continuous mode and pulse mode, and also changes the duty ratio of the input pulse given to each pulse amplifying section 61, 63. The section 65 shifts the phase of each input pulse given to each pulse amplification section 61, 63 in the continuous mode, and controls the input pulses so that they have the same phase in the pulse mode.

したがつて、本発明においては、並列に接続し
た各パルス増幅部35,37の合成出力を連続出
力又はパルス出力として得ることができるもので
ある。
Therefore, in the present invention, the combined output of the pulse amplifying sections 35 and 37 connected in parallel can be obtained as a continuous output or a pulse output.

また、本発明においては、前記パルス発生器4
7から各パルス増幅部61,63へ入力される入
力パルスに、キヤリア発生器43から発生される
高周波数のキヤリアを重畳する構成であるから、
各パルス増幅部61,63におけるパルス増幅器
49,51の昇圧トランスを小型化できるもので
ある。
Further, in the present invention, the pulse generator 4
Since the configuration is such that a high-frequency carrier generated from the carrier generator 43 is superimposed on the input pulse inputted from 7 to each pulse amplification section 61, 63,
This allows the step-up transformers of the pulse amplifiers 49 and 51 in each pulse amplification section 61 and 63 to be miniaturized.

さらに、各パルス増幅部61,63は平滑回路
57を共用しているから、回路構成がより簡単に
なるものである。
Furthermore, since the pulse amplifying sections 61 and 63 share the smoothing circuit 57, the circuit configuration becomes simpler.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例の回路ブロツク
図、第2図は同上実施例の具体的な回路図、第3
図乃至第5図は同上実施例の動作を示すタイムチ
ヤート、第6図乃至第8図はパルス増幅部を3個
有する実施例の動作を示すタイムチヤート、第9
図はパルス増幅部にキヤリア変調方式を用いた実
施例の回路ブロツク図、第10図は同上実施例の
パルス増幅部の具体的な回路図、第11図はキヤ
リア変調型パルス増幅部を用いた実施例の他の例
を示す回路図、第12図はレーザ電源としての連
続モードとエンハンスパルスモードとの比較を示
すグラフ、第13図及び第14図はそれぞれ従来
例の回路ブロツク図である。 31……商用交流電源、33……整流平滑回
路、35……第1パルス増幅部、37……第2パ
ルス増幅部、39……パルス発生部、41……位
相制御部、43……キヤリア発生器、45……パ
ルスゲート、47……パルス発生器、49,51
……パルス増幅器、53,55……整流回路、5
7,59……平滑回路、61……第1パルス増幅
部、63……第2パルス増幅部。
FIG. 1 is a circuit block diagram of an embodiment of the present invention, FIG. 2 is a specific circuit diagram of the same embodiment, and FIG.
FIGS. 6 to 5 are time charts showing the operation of the above embodiment, FIGS. 6 to 8 are time charts showing the operation of the embodiment having three pulse amplification sections, and FIG.
The figure is a circuit block diagram of an embodiment using a carrier modulation method in the pulse amplification section, FIG. 10 is a specific circuit diagram of the pulse amplification section of the same embodiment as above, and FIG. 11 is a circuit diagram using a carrier modulation type pulse amplification section. A circuit diagram showing another example of the embodiment, FIG. 12 is a graph showing a comparison between a continuous mode and an enhanced pulse mode as a laser power source, and FIGS. 13 and 14 are circuit block diagrams of conventional examples, respectively. 31... Commercial AC power supply, 33... Rectifying and smoothing circuit, 35... First pulse amplifying section, 37... Second pulse amplifying section, 39... Pulse generating section, 41... Phase control section, 43... Carrier Generator, 45... Pulse gate, 47... Pulse generator, 49, 51
... Pulse amplifier, 53, 55 ... Rectifier circuit, 5
7, 59...Smoothing circuit, 61...First pulse amplification section, 63...Second pulse amplification section.

Claims (1)

【特許請求の範囲】[Claims] 1 並列に接続されたN個(N≧2)のパルス増
幅部61,63と;この各パルス増幅部61,6
3に連続モード時にはデユーテイ比1/N以上の
入力パルスを、パルスモード時にはデユーテイ比
1/N以下の入力パルスを与えるパルス発生器4
7と;前記連続モード時には前記各パルス増幅部
61,63へ与える各入力パルスの位相をずら
し、前記パルスモード時には前記各パルス増幅部
61,63へ与える各入力パルスの位相が同位相
となるように前記各パルス増幅部61,63に入
力される入力パルス信号の位相を制御する位相制
御部65と、前記パルス発生器47のパルス周波
数よりも極めて高い周波数のキヤリアを発生する
キヤリア発生器43と、前記パルス発生器47か
ら前記各パルス増幅部61,63へ入力される入
力パルスに前記キヤリアを重畳するキヤリアゲー
ト45A,45Bとを備えてなり、前記各パルス
増幅部61,63は、パルス増幅器49,51及
び整流回路53,55をそれぞれ備え、かつ平滑
回路57を共用してなることを特徴とする電源装
置。
1 N pieces (N≧2) of pulse amplifying units 61, 63 connected in parallel; each of these pulse amplifying units 61, 6
3, a pulse generator 4 which provides an input pulse with a duty ratio of 1/N or more in continuous mode and an input pulse with a duty ratio of 1/N or less in pulse mode.
and 7; in the continuous mode, the phases of the input pulses applied to the pulse amplification units 61 and 63 are shifted, and in the pulse mode, the phases of the input pulses applied to the pulse amplification units 61 and 63 are in the same phase. a phase control section 65 that controls the phase of the input pulse signal input to each of the pulse amplification sections 61 and 63, and a carrier generator 43 that generates a carrier with a frequency much higher than the pulse frequency of the pulse generator 47. , carrier gates 45A and 45B for superimposing the carrier on the input pulse inputted from the pulse generator 47 to each of the pulse amplification sections 61 and 63, and each of the pulse amplification sections 61 and 63 is a pulse amplifier. 49, 51 and rectifier circuits 53, 55, respectively, and also share a smoothing circuit 57.
JP24350284A 1984-11-20 1984-11-20 Power source Granted JPS61124264A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24350284A JPS61124264A (en) 1984-11-20 1984-11-20 Power source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24350284A JPS61124264A (en) 1984-11-20 1984-11-20 Power source

Publications (2)

Publication Number Publication Date
JPS61124264A JPS61124264A (en) 1986-06-12
JPH0528070B2 true JPH0528070B2 (en) 1993-04-23

Family

ID=17104846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24350284A Granted JPS61124264A (en) 1984-11-20 1984-11-20 Power source

Country Status (1)

Country Link
JP (1) JPS61124264A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3341458B2 (en) * 1994-05-31 2002-11-05 デンセイ・ラムダ株式会社 Power supply
JP2015233033A (en) * 2014-06-09 2015-12-24 パナソニックIpマネジメント株式会社 Coil structure and power supply device
JP7606267B1 (en) * 2024-07-11 2024-12-25 大西 徳生 Control method for current-source DC-DC converter

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS518517A (en) * 1974-07-11 1976-01-23 Nippon Telegraph & Telephone CHOKURYUANTEIKA SOCHI
JPS58136266A (en) * 1982-02-04 1983-08-13 Fuji Electric Co Ltd Control system for dc/dc converter
JPS59132772A (en) * 1983-01-18 1984-07-30 Sony Tektronix Corp Switching regulator

Also Published As

Publication number Publication date
JPS61124264A (en) 1986-06-12

Similar Documents

Publication Publication Date Title
US5471125A (en) AC/DC unity power-factor DC power supply for operating an electric motor
EP2169817B1 (en) A power supply adjusting unit
JP3369621B2 (en) D. Incorporating a bidirectional adjustment voltage path. C. Chopper adjustment method and device
JP4135417B2 (en) LASER POWER SUPPLY DEVICE AND LASER DEVICE
US11722066B2 (en) Single stage power factor correcting synchronous harmonic converter
JPH0528070B2 (en)
EP0085219B1 (en) A dc-dc converter provided with an ac link
JP3541887B2 (en) Power converter
JP2735918B2 (en) Positive and negative output power supply
JPH10304663A (en) Three-phase power factor improved converter
JP2002112555A (en) Inverter
JP3493273B2 (en) Power factor improvement circuit of three-phase rectifier
JP2675372B2 (en) Power converter
JP3493256B2 (en) Switching power supply
JP3456788B2 (en) Switching power supply
JP3295818B2 (en) Discharge lamp lighting device
JP4386160B2 (en) Power converter
JP2000324835A (en) Multi-output power supply
SU1073859A1 (en) D.c.voltage converter
SU951273A1 (en) Dc voltage stabilizer
JPS5810950B2 (en) Inverter device
JPH0446561A (en) Switching power supply
JPS62201060A (en) Dc-dc converter
JPH03261373A (en) Dc stabilized power supply
JPS61128768A (en) Switching regulator