JPH0533822B2 - - Google Patents
Info
- Publication number
- JPH0533822B2 JPH0533822B2 JP63132973A JP13297388A JPH0533822B2 JP H0533822 B2 JPH0533822 B2 JP H0533822B2 JP 63132973 A JP63132973 A JP 63132973A JP 13297388 A JP13297388 A JP 13297388A JP H0533822 B2 JPH0533822 B2 JP H0533822B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bonding
- recognition pattern
- recognition
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Bipolar Transistors (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は半導体装置に関するもので、特に単体
素子用ペレツトに形成されるバイポーラトランジ
スタまたはMOSトランジスタに使用されるもの
である。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a semiconductor device, and is particularly used for a bipolar transistor or a MOS transistor formed in a pellet for a single element.
(従来の技術)
従来、この様な半導体装置では、半導体素子ペ
レツト上において、ベース電極及びベースボンデ
イング領域と、エミツタ電極及びエミツタボンデ
イング領域が、半導体素子ペレツト上の仮想中心
線を軸とし点対称で、かつ電極形状が似ていた。
第5図はこのことを示す素子平面図で、図中1は
半導体素子ペレツトであり、半導体素子ペレツト
1上に、ベース電極2及びベースボンデイング領
域3と、仮想中心線A,Bに対し点対称な位置に
あり形の似たエミツタ電極4及びエミツタボンデ
イング領域5が、Al等の金属により配線されて
いる。(Prior Art) Conventionally, in such a semiconductor device, on a semiconductor element pellet, a base electrode and a base bonding region, and an emitter electrode and an emitter bonding region are point symmetrical about an imaginary center line on the semiconductor element pellet. And the electrode shapes were similar.
FIG. 5 is a device plan view showing this. In the figure, 1 is a semiconductor device pellet. On the semiconductor device pellet 1, a base electrode 2 and a base bonding region 3 are placed symmetrically with respect to virtual center lines A and B. Emitter electrodes 4 and emitter bonding regions 5, which are located at similar positions and have similar shapes, are wired using metal such as Al.
(発明が解決しようとする課題)
この様に構成された半導体装置では、電極形状
が対称形状であるため、ボンデイングマシンのパ
ターン認識が困難で、認識精度不足による不良、
例えば半導体素子ペレツト1上のベースボンデイ
ング領域3と外囲器エミツタ端子をボンデイング
してしまう等の問題がしようじることがあつた。
そのため全面的なボンデイングの自動化ができ
ず、人手にたよらざるをえず、効率が悪く、コス
ト的に不利であつた。またボンデイング領域のボ
ンデイングマシンの上記パターンの認識不足があ
り、かつ電極形状がボンデイングマシンに認識さ
せるに充分良好な形状とは云いがたいため、ボン
デイングのずれが生じ、信頼性の面においても不
利であつた。さらにボンデイング領域からはみだ
した部分が帰還容量(例えばバイポーラトランジ
スタのコレクタ、ベース間容量)の増加の原因と
なり、特性的にもバラツキが生じるなどの問題点
があつた。(Problem to be Solved by the Invention) In a semiconductor device configured in this manner, since the electrode shape is symmetrical, pattern recognition by a bonding machine is difficult, and defects due to insufficient recognition accuracy may occur.
For example, problems such as bonding between the base bonding region 3 on the semiconductor element pellet 1 and the emitter terminal of the envelope sometimes occur.
Therefore, it was not possible to fully automate the bonding process, and the bonding process had to be performed manually, which was inefficient and disadvantageous in terms of cost. In addition, there is insufficient recognition of the above-mentioned pattern by the bonding machine in the bonding area, and it is difficult to say that the shape of the electrode is good enough for the bonding machine to recognize, resulting in misalignment of bonding, which is also disadvantageous in terms of reliability. It was hot. Furthermore, the portion protruding from the bonding region causes an increase in feedback capacitance (for example, capacitance between the collector and the base of a bipolar transistor), resulting in problems such as variations in characteristics.
本発明は、半導体素子ペレツト上の各ボンデイ
ング領域の側にそれぞれ形の異なる認識パターン
を導入する等により、ボンデイングマシンのパタ
ーン認識精度を向上させボンデイング不良を無く
し、ボンデイングを自動化することにより、信頼
性の向上を図ることを目的とする。 The present invention improves the pattern recognition accuracy of the bonding machine by introducing recognition patterns of different shapes on the side of each bonding area on the semiconductor element pellet, eliminates bonding defects, and improves reliability by automating bonding. The purpose is to improve the
[発明の構成]
(課題を解決するための手段と作用)
上記目的を達成するため、本発明の半導体装置
は、半導体ペレツトと、前記半導体ペレツト上の
ある一点に対して、点対称となる位置に配置され
る第1及び第2の電極と、前記一点を通るn(n
は自然数)本の仮想中心線により前記半導体ペレ
ツト上を2nの領域に分割した場合に、前記第1
の電極が存在する第1の領域中に形成される第1
の認識パターンと、前記2nの領域のうち前記第
2の電極が存在する第2の領域中に形成され、前
記第1の認識パターンの形状と異なる形状を有す
る第2の認識パターンとを備える。[Structure of the Invention] (Means and Effects for Solving the Problems) In order to achieve the above object, the semiconductor device of the present invention includes a semiconductor pellet and a position that is point symmetrical with respect to a certain point on the semiconductor pellet. the first and second electrodes arranged at n(n
is a natural number) When the semiconductor pellet is divided into 2n regions by a virtual center line, the first
A first electrode is formed in the first region where the electrode is present.
and a second recognition pattern formed in a second region of the 2n regions where the second electrode is present and having a shape different from the shape of the first recognition pattern.
また、前記第1の認識パターンが平面凸形状、
前記第2の認識パターンが平面凹形状を有してい
る。前記第1の電極は、トランジスタのエミツタ
電極またはソース電極であり、前記第2の電極
は、トランジスタのベース電極またはゲート電極
である。 Further, the first recognition pattern has a planar convex shape,
The second recognition pattern has a concave planar shape. The first electrode is the emitter electrode or source electrode of the transistor, and the second electrode is the base electrode or gate electrode of the transistor.
さらに、前記第1及び第2の領域は、共に、当
該領域内において、前記第1又は第2の電極と前
記第1又は第2の認識パターンが占める部分の面
積と、それ以外の部分が占める面積との割合が、
1:0.7〜1.5の範囲内にある。 Furthermore, the first and second regions both include an area of a portion occupied by the first or second electrode and the first or second recognition pattern, and an area occupied by other portions within the region. The ratio with the area is
1: within the range of 0.7 to 1.5.
上記構成によれば、n本の仮想中心線により分
割される2nの領域のうち、前記第1の電極が存
在する第1の領域中に第1の認識パターンが形成
され、前記第2の電極が存在する第2の領域中に
第2の認識パターンが形成される。しかも、第1
の認識パターンと第2の認識パターンは、互いに
形状が異なつている。これにより、第1及び第2
の電極が、半導体ペレツト上のある一点に対し
て、点対称となる位置に配置されるような半導体
装置においても、第1の認識パターンと第2の認
識パターンを容易に見分けることができ、ボンデ
イングの誤認識が発生しなくなる。 According to the above configuration, the first recognition pattern is formed in the first region where the first electrode is present, out of 2n regions divided by n virtual center lines, and the first recognition pattern is formed in the first region where the first electrode is present. A second recognition pattern is formed in the second region where the second recognition pattern exists. Moreover, the first
The recognition pattern and the second recognition pattern have different shapes from each other. This allows the first and second
Even in a semiconductor device in which the electrodes are arranged point-symmetrically with respect to a certain point on the semiconductor pellet, the first recognition pattern and the second recognition pattern can be easily distinguished, and bonding Misrecognition will no longer occur.
また、第1又は第2の電極と前記1又は第2の
認識パターンが占める部分の面積と、それ以外の
部分が占める面積との割合が、1:0.7〜1.5の範
囲内にあれば、ボンデイングマシーンのパターン
認識精度を向上させることができ、上記第1及び
第2の認識パターンを設けることによるボンデイ
ングの誤認識解消と相まつて、半導体装置の高信
頼性を達成できる。 Further, if the ratio of the area occupied by the first or second electrode and the first or second recognition pattern to the area occupied by the other parts is within the range of 1:0.7 to 1.5, bonding is possible. The pattern recognition accuracy of the machine can be improved, and together with the elimination of erroneous bonding recognition by providing the first and second recognition patterns, high reliability of the semiconductor device can be achieved.
また、前記第1の認識パターンが平面凸形状、
前記第2の認識パターンが平面凹形状を有してい
れば、容易に上記構成を満たす半導体装置を提供
でき、さらに本発明は、バイポーラトランジスタ
やMOSFETに適用するのが効果的である。 Further, the first recognition pattern has a planar convex shape,
If the second recognition pattern has a planar concave shape, a semiconductor device satisfying the above configuration can be easily provided, and the present invention is effectively applied to bipolar transistors and MOSFETs.
(実施例)
以下、本発明の実施例について、図面を参照し
て説明する。第1図、第2図は本発明の実施例の
パターン平面図で、第1図は電極対称方向がペレ
ツト側面に傾斜している場合の例、第2図は電極
対称方向がペレツト側面に平行の場合の例であ
る。これら図において1は半導体素子ペレツト、
2は半導体素子ペレツト上に形成したベース電
極、3はベースボンデイング領域、4はベース電
極2と点対称の位置にあり、かつ形が似ているエ
ミツタ電極、5はベースボンデイング領域3と点
対称の位置にあり、かつ形が似ているエミツタボ
ンデイング領域であることは第5図の場合と同様
である。また6はベースボンデイング領域領域3
の側にあり凹形をしたベースボンデイング用認識
パターン、7はエミツタボンデイング領域5の側
にある凸形をしたエミツタボンデイング用認識パ
ターンで、これらそれぞれの電極及びボンデイン
グ領域はAl等の金属により配線されている。又
上記認識パターン6,7の形成は、Al等の金属
により、電極及びボンデイング領域を形成する際
に同時にパターニングするとよい。他にポリSiや
SiNのような膜により、上記認識パターンを形成
することもある。A,A′,B,B′は仮想中心線
である。上記認識パターンの大きさの設定は例え
ば第3図の如くであるが、半導体素子ペレツト1
上の中心を軸に仮想的に4分割した(第1図に対
応)時にボンデイング領域のあるエリア、ここで
は斜線部9のベースボンデイングエリアにて説明
する。8はペレツト1上の絶縁膜、斜線部10は
エミツタボンデイングエリアであるが、ベースボ
ンデイングエリア9において、このエリア9内で
占めるAl等の金属電極2,3,6の面積と、絶
縁膜8等のAl金属以外の部分の面積の割合が、
1:1になるように、ベースボンデイング用認識
パターン6の大きさを調整する。斜線部10のエ
ミツタボンデイングエリアの認識パターン7の大
きさの設定についても同様である。(Example) Hereinafter, an example of the present invention will be described with reference to the drawings. Figures 1 and 2 are pattern plan views of examples of the present invention. Figure 1 is an example in which the electrode symmetry direction is inclined to the side surface of the pellet, and Figure 2 is an example in which the electrode symmetry direction is parallel to the pellet side surface. This is an example of the case. In these figures, 1 is a semiconductor element pellet;
2 is a base electrode formed on the semiconductor element pellet; 3 is a base bonding region; 4 is an emitter electrode located point-symmetrically with base electrode 2 and similar in shape; 5 is point-symmetrically located with base bonding region 3; As in the case of FIG. 5, the emitter bonding regions are located at similar positions and have similar shapes. 6 is the base bonding area 3
7 is a concave base bonding recognition pattern on the side of the emitter bonding area 5, and 7 is a convex emitter bonding recognition pattern on the side of the emitter bonding area 5, and each electrode and bonding area is made of metal such as Al. Wired. Further, the recognition patterns 6 and 7 are preferably formed by patterning a metal such as Al at the same time as forming the electrodes and bonding regions. In addition, poly-Si and
The recognition pattern may be formed using a film such as SiN. A, A', B, and B' are virtual center lines. The size of the recognition pattern is set, for example, as shown in FIG.
The area where the bonding area is when the area is virtually divided into four with the center of the top as an axis (corresponding to FIG. 1), and here the base bonding area of the shaded area 9 will be explained. 8 is an insulating film on the pellet 1, and the shaded area 10 is an emitter bonding area. The area ratio of parts other than Al metal such as
The size of the base bonding recognition pattern 6 is adjusted so that the ratio is 1:1. The same holds true for setting the size of the recognition pattern 7 in the emitter bonding area of the diagonally shaded portion 10.
上記実施例によれば、ベースボンデイングエリ
ア内のAl等の金属の面積とAl金属以外の部分の
面積の割合を1:1に近づけることにより、ボン
デイングマシンのパターン認識精度を向上すると
ともに、凹型形状及び凸型形状の異なる認識パタ
ーンをそれぞれの電極近傍に挿入配置することに
より、ボンデイングの誤認識を無くすことができ
た。これにより、ボンデイングの自動化を行うこ
とができ、コストを低減させることができた。又
パターン認識精度の向上、つまり上記1:1の面
積比による認識精度の向上と、異なる認識パター
ン(凸形と凹形)を認識できることによる誤認識
解消とにより、ボンデイングのずれが無くなり、
特性のバラツキもなく、又高信頼性の半導体装置
を可能にした。 According to the above embodiment, by making the ratio of the area of metal such as Al in the base bonding area to the area of the area other than Al metal close to 1:1, the pattern recognition accuracy of the bonding machine is improved, and the concave shape By inserting and arranging recognition patterns having different convex shapes near each electrode, it was possible to eliminate erroneous recognition of bonding. This made it possible to automate bonding and reduce costs. Furthermore, by improving the pattern recognition accuracy, that is, by improving the recognition accuracy due to the above-mentioned 1:1 area ratio, and by eliminating recognition errors by being able to recognize different recognition patterns (convex and concave shapes), bonding deviations are eliminated.
This also enables a highly reliable semiconductor device with no variation in characteristics.
なお本発明は実施例のみに限られず種々の応用
が可能である。例えば本発明でいう「対称」とは
マシンがパターン認識する能力の範囲内でのこと
である。第4図は前実施例よりも更に実際化した
もののパターン平面図で、ここではエミツタ電極
4,5が、ベース電極2,3より太くなつていて
完全対称とは云いがたい。これは電流量の相異に
寄因するが、マシンのパターン認識能力に応じて
第4図の電極パターンも対称形と見なされること
が多々ある。また実施例ではバイポーラトランジ
スタを例にしたが、電界効果トランジスタ等の素
子の場合にも適用できる。この場合コレクタがド
レイン、エミツタがソース、ベースがゲートに対
応する。また実施例では、前記ペレツト上の中心
を軸に前記ペレツト表面を仮想4分割した時に、
該分割されたペレツト表面のボンデイング領域の
あるエリア内の前記認識パターンを含む電極面積
とそれ以外の部分の平面積の割合が、前記4分割
領域中の1領域ににおいて、好適な1:1の場合
を説明したが、両面積比が1:0.7〜1.5の範囲が
パターン認識しやすい範囲であり、このような範
囲としてもよい。また実施例ではペレツト表面
に、ボンデイングマシンが認識するパターンのみ
を図示したが、ペレツト表面にマシンが認識しな
い他のパターンがあつても可である。 Note that the present invention is not limited to the embodiments, and can be applied in various ways. For example, "symmetrical" in the present invention is within the ability of a machine to recognize patterns. FIG. 4 is a plan view of a pattern that is more practical than the previous embodiment, in which the emitter electrodes 4 and 5 are thicker than the base electrodes 2 and 3, and it is difficult to say that they are completely symmetrical. Although this is due to the difference in the amount of current, the electrode pattern in FIG. 4 is often considered to be symmetrical depending on the pattern recognition ability of the machine. Further, in the embodiment, a bipolar transistor is used as an example, but the present invention can also be applied to elements such as field effect transistors. In this case, the collector corresponds to the drain, the emitter corresponds to the source, and the base corresponds to the gate. In addition, in the embodiment, when the pellet surface is divided into four virtual parts with the center on the pellet as the axis,
The ratio of the electrode area including the recognition pattern in a certain area of the bonding region on the surface of the divided pellet to the planar area of the other part is preferably 1:1 in one of the four divided regions. Although the case has been described, a range in which the ratio of both areas is 1:0.7 to 1.5 is a range in which pattern recognition is easy, and such a range may be used. Further, in the embodiment, only the patterns recognized by the bonding machine on the surface of the pellet are illustrated, but it is also possible that there are other patterns on the surface of the pellet that are not recognized by the machine.
[発明の効果]
以上説明した如く本発明によればボンデイング
マシンのパターン認識精度を向上させ、ボンデイ
ング不良をなくし、ボンデイングを自動化するこ
とにより、信頼性の向上が図れる等の利点を有し
た半導体装置が提供できるものである。[Effects of the Invention] As explained above, the present invention provides a semiconductor device that has advantages such as improving the pattern recognition accuracy of a bonding machine, eliminating bonding defects, and automating bonding to improve reliability. can be provided.
第1図ないし第4図は本発明の各実施例のパタ
ーン平面図、第5図は従来装置のパターン平面図
である。
1…半導体素子ペレツト、2…ベース電極、3
…ベースボンデイング領域、4…エミツタ電極、
5…エミツタボンデイング領域、6…ベースボン
デイング用認識パターン、7…エミツタボンデイ
ング用認識パターン、8…絶縁膜、9…ベースボ
ンデイングエリア、10…エミツタボンデイング
エリア。
1 to 4 are pattern plan views of each embodiment of the present invention, and FIG. 5 is a pattern plan view of a conventional device. 1... Semiconductor element pellet, 2... Base electrode, 3
...base bonding area, 4...emitter electrode,
5... Emitsuta bonding area, 6... Recognition pattern for base bonding, 7... Recognition pattern for emitsuta bonding, 8... Insulating film, 9... Base bonding area, 10... Emitsuta bonding area.
Claims (1)
ある一点に対して、互いに点対称となる位置に配
置される第1及び第2の電極と、前記ある一点を
通るn(nは自然数)本の仮想中心線により前記
半導体ペレツト上を2nの領域に分割した場合に、
前記第1の電極が存在する第1の領域中に形成さ
れる第1の認識パターンと、前記2nの領域のう
ち前記第2の電極が存在する第2の領域中に形成
され、前記第1の認識パターンの形状と異なる形
状を有する第2の認識パターンとを具備すること
を特徴とする半導体装置。 2 前記第1の認識パターンが平面凸形状、前記
第2の認識パターンが平面凹形状を有しているこ
とを特徴とする請求項1に記載の半導体装置。 3 前記第1の電極は、トランジスタのエミツタ
電極またはソース電極であり、前記第2の電極
は、トランジスタのベース電極またはゲート電極
であることを特徴とする請求項1に記載の半導体
装置。 4 前記第1及び第2の領域は、共に、当該領域
内において、前記第1又は第2の電極と前記第1
又は第2の認識パターンが占める部分の面積と、
それ以外の部分が占める面積との割合が、 1:0.7〜1.5 の範囲内にあることを特徴とする請求項1に記載
の半導体装置。[Scope of Claims] 1. A semiconductor pellet, first and second electrodes arranged at positions that are point symmetrical to one another with respect to a certain point on the semiconductor pellet, and n (where n is When the semiconductor pellet is divided into 2n regions by a virtual center line (natural number),
a first recognition pattern formed in a first region where the first electrode exists; and a first recognition pattern formed in a second region where the second electrode exists among the 2n regions; A semiconductor device comprising a second recognition pattern having a shape different from that of the recognition pattern. 2. The semiconductor device according to claim 1, wherein the first recognition pattern has a convex planar shape, and the second recognition pattern has a concave planar shape. 3. The semiconductor device according to claim 1, wherein the first electrode is an emitter electrode or a source electrode of a transistor, and the second electrode is a base electrode or gate electrode of a transistor. 4. Both the first and second regions are arranged so that the first or second electrode and the first
or the area occupied by the second recognition pattern;
2. The semiconductor device according to claim 1, wherein the ratio of the area to the area occupied by the other portions is within the range of 1:0.7 to 1.5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63132973A JPH01302824A (en) | 1988-05-31 | 1988-05-31 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63132973A JPH01302824A (en) | 1988-05-31 | 1988-05-31 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01302824A JPH01302824A (en) | 1989-12-06 |
| JPH0533822B2 true JPH0533822B2 (en) | 1993-05-20 |
Family
ID=15093821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63132973A Granted JPH01302824A (en) | 1988-05-31 | 1988-05-31 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01302824A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6316735B1 (en) | 1996-11-08 | 2001-11-13 | Ricoh Company, Ltd. | Semiconductor chip mounting board and a semiconductor device using same board |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52115177A (en) * | 1976-03-24 | 1977-09-27 | Hitachi Ltd | Semiconductor device |
| JPS58152432A (en) * | 1982-03-05 | 1983-09-10 | 早瀬 政志 | Moving float with line winder |
-
1988
- 1988-05-31 JP JP63132973A patent/JPH01302824A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01302824A (en) | 1989-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05218362A (en) | Gate array basic cell | |
| JPH0533822B2 (en) | ||
| JPS61100956A (en) | monoblended integrated circuit | |
| JPS5837555U (en) | ion selective electrode | |
| JPH0132744Y2 (en) | ||
| JPH0432761Y2 (en) | ||
| JPS63197354U (en) | ||
| JPH01116445U (en) | ||
| JPS61102748A (en) | Semiconductor device | |
| JPH0119397Y2 (en) | ||
| JPH0319240A (en) | Mos transistor | |
| JP2507271Y2 (en) | Semiconductor device | |
| JPS59110258U (en) | Conductive glass connection terminal | |
| JPS6157542U (en) | ||
| JPS6138956U (en) | thyristor | |
| JPS6165761U (en) | ||
| JPS6236555U (en) | ||
| JPS63167754U (en) | ||
| JPS63226963A (en) | Semiconductor device | |
| JPS63114224A (en) | Semiconductor device | |
| JPH0119272B2 (en) | ||
| JPS63158852A (en) | Semiconductor device | |
| JPS642455U (en) | ||
| JPS605124U (en) | semiconductor integrated circuit element | |
| JPH022615A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |