JPH0535458B2 - - Google Patents
Info
- Publication number
- JPH0535458B2 JPH0535458B2 JP10667285A JP10667285A JPH0535458B2 JP H0535458 B2 JPH0535458 B2 JP H0535458B2 JP 10667285 A JP10667285 A JP 10667285A JP 10667285 A JP10667285 A JP 10667285A JP H0535458 B2 JPH0535458 B2 JP H0535458B2
- Authority
- JP
- Japan
- Prior art keywords
- data transmission
- data
- transmission path
- branching
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Multi Processors (AREA)
Description
〔産業上の利用分野〕
この発明は、主として非同期動作するシステム
間でデータ伝送を行なうデータ伝送装置に関し、
特にデータを選択的に条件分岐させるデータ伝送
装置に関するものである。 〔従来の技術〕 従来、非同期システム間でデータ伝送を行なう
方法としては、FIFO（フアーストイン・フアース
トアウト）メモリをシステム間のバツフアとして
用いる方法が一般的であつた（インタフエイス
1984年８月号第268頁〜第270頁参照）。例えば、
非同期に動作するＡシステムとＢシステム間でデ
ータ伝送を行なう場合には、第６図に示されるよ
うに、Ａシステム１の出力とＢシステム２の入力
との間にFIFOメモリ３を接続し、Ａシステム１
の出力をバツフアする構成がとられる。また複数
の非同期システム間でデータ伝送を行なう場合に
は、第７図に示されるように、各非同期システム
４〜７間にFIFOメモリ８〜１０を接続する構成
がとられる。 ところで従来のデータ伝送装置では、FIFOメ
モリは単にデータのバツフア機能を有するだけで
あるので、このようなFIFOメモリを非同期シス
テム間のデータ伝送に用いるようにすると複数の
非同期システムを直列的にしか接続することがで
きず、そのためFIFOメモリによつて接続された
全体システムは単純なカスケード接続によるパイ
プライン処理機構を構築するにすぎず、その自由
度が極めて低いという問題があつた。 これに対し、本件出願人は、非同期システム間
を接続して全体システムを構築する際に大きな自
由度を与えることのできるデータ伝送装置を開発
し、出願している（特願昭60−33035号、特願昭
60−33036号参照）。これは非同期自走式シフトレ
ジスタを用いて入力データ伝送路、出力データ伝
送路、分岐データ伝送路、合流データ伝送路を構
成し、入力データ伝送路上のデータが分岐すべき
データであるか否かを分岐判定手段で判定し、分
岐すべきデータであるときはこのデータを入力デ
ータ伝送路から分岐データ伝送路に与え、それ以
外のときは入力データ伝送路上のデータを出力デ
ータ伝送路に与えるようにし、一方、入力及び出
力データ伝送路上に空きバツフアがあるときは合
流データ伝送路上のデータを出力データ伝送路に
与えるようにし、これらにより非同期システムを
直列的のみならず並列的にも接続できるようにし
たものである。 〔発明が解決しようとする問題点〕 ところで上述のようなデータ伝送装置はこれを
用いて例えば情報処理装置を構築することが考え
らるが、情報処理装置においては、一般にその動
作状態として、プログラムロード前の状態（コー
ルドステート）、プログラムロード状態（ウオー
ムステート）、プログラムロード後処理実行状態
（ホツトステート）等があり、従つて上述のデー
タ伝送装置においてもこれらの動作状態に応じた
データの分岐条件が変更できるようにするのが望
ましい。 しかるに上述のデータ伝送装置では、データの
分岐条件についてはこれを固定したものとして扱
つており、動作状態に応じて変更することを全く
考慮しておらず、処理の柔軟性の面で好ましくな
いという問題があつた。 この発明は、以上のような問題点に鑑みてなさ
れもので、動作状態に応じてデータの分岐条件を
変更できるデータ伝送装置を提供することを目的
としている。 〔問題点を解決するための手段〕 本発明は、入力データ伝送路、出力データ伝送
路及び分岐データ伝送路を自走式シフトレジスタ
を用いて構成し、又外部から入力された分岐条件
でもつて入力データ伝送路上のデータが分岐デー
タか否かを判定する分岐判定手段と、入力データ
伝送路上のデータを通常は出力データ伝送路に、
分岐データの時は分岐データ伝送路に与える分岐
制御手段と、複数の分岐条件を有し、この複数の
うちの１つの分岐条件を入力データ伝送路上のデ
ータの内容に応じて選択指定し、これを分岐判定
手段に与える分岐条件発生手段とを設けるように
したものである。 〔作用〕 この発明においては、分岐条件発生手段は複数
の分岐条件を有しており、この複数の分岐条件の
うちの１つが入力データ伝送路上のデータの内容
に応じて選択指定されて、これが分岐判定手段に
与えられ、こうして動作状態に応じて分岐条件が
変更されるものである。 〔実施例〕 以下、本発明の実施例を図について説明する。 第１図ないし第５図は本発明の一実施例による
データ伝送装置を示す。第１図は本実施例の全体
構成図を示し、図において、１１，１２，１３は
非同期自走式シフトレジスタを用いて構成された
入力データ伝送路、出力データ伝送路及び分岐デ
ータ伝送路、１４は入力データ伝送路１１上のデ
ータを出力データ伝送路１２または分岐データ伝
送路１３に与える分岐制御部、１５は分岐条件が
入力され、これと入力データ伝送路１１上のデー
タの有する条件とを比較して両者が一致したとき
は分岐制御部１４に分岐制御信号を与える分岐判
定部、１６は複数の分岐条件を有し、この複数の
うちの１つの分岐条件を入力データ伝送路１１上
のデータの内容に応じて選択指定し、これを分岐
判定部１４に与える分岐条件発生部である。 また第２図及び第３図は入力データ伝送路１
１、出力データ伝送路１２及び分岐データ伝送路
１３に用いられる非同期自走式シフトレジスタの
一例を示す。第２図において、１９は並列データ
ラツチ、２０は３入力NAND２１、２入力
NAND２２，２３によつて構成され、並列デー
タラツチ１９に立上りエツジトリガを与える転送
制御回路（以下Ｃ素子と記す）である。非同期自
走式シフトレジスタとは、入力されたデータを次
段のレジスタが空いていることを条件としてシフ
トクロツクを用いずに自動的に出力方向にシフト
していくようなレジスタをいい、データのバツフ
ア機能を有するものである。そしてこの非同期自
走式シフトレジスタは並列データラツチ１９とＣ
素子２０とから構成され、Ｃ素子２０はP0、P3
の２つの入力を受け、P1、P2の２つの出力を出
すものであり、Ｃ素子２０の内部状態はこの４つ
の信号P0〜P3の状態によつて決定され、下表に
示すようにS0〜S8の９つの状態をとる。なお以
下の説明では、論理値の０、１は各々信号値のロ
ーレベル、ハイレベルに相当するものとする。
間でデータ伝送を行なうデータ伝送装置に関し、
特にデータを選択的に条件分岐させるデータ伝送
装置に関するものである。 〔従来の技術〕 従来、非同期システム間でデータ伝送を行なう
方法としては、FIFO（フアーストイン・フアース
トアウト）メモリをシステム間のバツフアとして
用いる方法が一般的であつた（インタフエイス
1984年８月号第268頁〜第270頁参照）。例えば、
非同期に動作するＡシステムとＢシステム間でデ
ータ伝送を行なう場合には、第６図に示されるよ
うに、Ａシステム１の出力とＢシステム２の入力
との間にFIFOメモリ３を接続し、Ａシステム１
の出力をバツフアする構成がとられる。また複数
の非同期システム間でデータ伝送を行なう場合に
は、第７図に示されるように、各非同期システム
４〜７間にFIFOメモリ８〜１０を接続する構成
がとられる。 ところで従来のデータ伝送装置では、FIFOメ
モリは単にデータのバツフア機能を有するだけで
あるので、このようなFIFOメモリを非同期シス
テム間のデータ伝送に用いるようにすると複数の
非同期システムを直列的にしか接続することがで
きず、そのためFIFOメモリによつて接続された
全体システムは単純なカスケード接続によるパイ
プライン処理機構を構築するにすぎず、その自由
度が極めて低いという問題があつた。 これに対し、本件出願人は、非同期システム間
を接続して全体システムを構築する際に大きな自
由度を与えることのできるデータ伝送装置を開発
し、出願している（特願昭60−33035号、特願昭
60−33036号参照）。これは非同期自走式シフトレ
ジスタを用いて入力データ伝送路、出力データ伝
送路、分岐データ伝送路、合流データ伝送路を構
成し、入力データ伝送路上のデータが分岐すべき
データであるか否かを分岐判定手段で判定し、分
岐すべきデータであるときはこのデータを入力デ
ータ伝送路から分岐データ伝送路に与え、それ以
外のときは入力データ伝送路上のデータを出力デ
ータ伝送路に与えるようにし、一方、入力及び出
力データ伝送路上に空きバツフアがあるときは合
流データ伝送路上のデータを出力データ伝送路に
与えるようにし、これらにより非同期システムを
直列的のみならず並列的にも接続できるようにし
たものである。 〔発明が解決しようとする問題点〕 ところで上述のようなデータ伝送装置はこれを
用いて例えば情報処理装置を構築することが考え
らるが、情報処理装置においては、一般にその動
作状態として、プログラムロード前の状態（コー
ルドステート）、プログラムロード状態（ウオー
ムステート）、プログラムロード後処理実行状態
（ホツトステート）等があり、従つて上述のデー
タ伝送装置においてもこれらの動作状態に応じた
データの分岐条件が変更できるようにするのが望
ましい。 しかるに上述のデータ伝送装置では、データの
分岐条件についてはこれを固定したものとして扱
つており、動作状態に応じて変更することを全く
考慮しておらず、処理の柔軟性の面で好ましくな
いという問題があつた。 この発明は、以上のような問題点に鑑みてなさ
れもので、動作状態に応じてデータの分岐条件を
変更できるデータ伝送装置を提供することを目的
としている。 〔問題点を解決するための手段〕 本発明は、入力データ伝送路、出力データ伝送
路及び分岐データ伝送路を自走式シフトレジスタ
を用いて構成し、又外部から入力された分岐条件
でもつて入力データ伝送路上のデータが分岐デー
タか否かを判定する分岐判定手段と、入力データ
伝送路上のデータを通常は出力データ伝送路に、
分岐データの時は分岐データ伝送路に与える分岐
制御手段と、複数の分岐条件を有し、この複数の
うちの１つの分岐条件を入力データ伝送路上のデ
ータの内容に応じて選択指定し、これを分岐判定
手段に与える分岐条件発生手段とを設けるように
したものである。 〔作用〕 この発明においては、分岐条件発生手段は複数
の分岐条件を有しており、この複数の分岐条件の
うちの１つが入力データ伝送路上のデータの内容
に応じて選択指定されて、これが分岐判定手段に
与えられ、こうして動作状態に応じて分岐条件が
変更されるものである。 〔実施例〕 以下、本発明の実施例を図について説明する。 第１図ないし第５図は本発明の一実施例による
データ伝送装置を示す。第１図は本実施例の全体
構成図を示し、図において、１１，１２，１３は
非同期自走式シフトレジスタを用いて構成された
入力データ伝送路、出力データ伝送路及び分岐デ
ータ伝送路、１４は入力データ伝送路１１上のデ
ータを出力データ伝送路１２または分岐データ伝
送路１３に与える分岐制御部、１５は分岐条件が
入力され、これと入力データ伝送路１１上のデー
タの有する条件とを比較して両者が一致したとき
は分岐制御部１４に分岐制御信号を与える分岐判
定部、１６は複数の分岐条件を有し、この複数の
うちの１つの分岐条件を入力データ伝送路１１上
のデータの内容に応じて選択指定し、これを分岐
判定部１４に与える分岐条件発生部である。 また第２図及び第３図は入力データ伝送路１
１、出力データ伝送路１２及び分岐データ伝送路
１３に用いられる非同期自走式シフトレジスタの
一例を示す。第２図において、１９は並列データ
ラツチ、２０は３入力NAND２１、２入力
NAND２２，２３によつて構成され、並列デー
タラツチ１９に立上りエツジトリガを与える転送
制御回路（以下Ｃ素子と記す）である。非同期自
走式シフトレジスタとは、入力されたデータを次
段のレジスタが空いていることを条件としてシフ
トクロツクを用いずに自動的に出力方向にシフト
していくようなレジスタをいい、データのバツフ
ア機能を有するものである。そしてこの非同期自
走式シフトレジスタは並列データラツチ１９とＣ
素子２０とから構成され、Ｃ素子２０はP0、P3
の２つの入力を受け、P1、P2の２つの出力を出
すものであり、Ｃ素子２０の内部状態はこの４つ
の信号P0〜P3の状態によつて決定され、下表に
示すようにS0〜S8の９つの状態をとる。なお以
下の説明では、論理値の０、１は各々信号値のロ
ーレベル、ハイレベルに相当するものとする。
以上のように本発明によれば、データ伝送装置
において、選択的分岐を行なえるようにするとと
もに、その分岐条件を動作モードに応じて変更す
るようにしたので、処理の柔軟性を大幅に向上で
きる効果がある。
において、選択的分岐を行なえるようにするとと
もに、その分岐条件を動作モードに応じて変更す
るようにしたので、処理の柔軟性を大幅に向上で
きる効果がある。
第１図は本発明の一実施例によるデータ伝送装
置の全体構成図、第２図及び第３図はともに上記
装置において用いられる非同期自走式シフトレジ
スタの１例を示す回路構成図、第４図はこの非同
期自走式シフトレジスタの機能を説明するための
図、第５図は上記装置の具体的な回路構成図、第
６図及び第７図は従来のデータ伝送装置を示す図
である。 １１……入力データ伝送路、１２……出力デー
タ伝送路、１３……分岐データ伝送路、１４……
分岐制御部、１５……分岐判定部、１６……分岐
条件発生部。なお図中同一符号は同一又は相当部
分を示す。
置の全体構成図、第２図及び第３図はともに上記
装置において用いられる非同期自走式シフトレジ
スタの１例を示す回路構成図、第４図はこの非同
期自走式シフトレジスタの機能を説明するための
図、第５図は上記装置の具体的な回路構成図、第
６図及び第７図は従来のデータ伝送装置を示す図
である。 １１……入力データ伝送路、１２……出力デー
タ伝送路、１３……分岐データ伝送路、１４……
分岐制御部、１５……分岐判定部、１６……分岐
条件発生部。なお図中同一符号は同一又は相当部
分を示す。
Claims (1)
- １ システム間のデータ伝送を行なうデータ伝送
装置であつて、複数のデータラツチ及び隣接段の
転送制御回路からの制御信号に応じて自段のデー
タラツチを制御する各段の転送制御回路からなる
自走式シフトレジスタを用いて構成された入力デ
ータ伝送路、出力データ伝送路及び分岐データ伝
送路と、外部から入力された分岐条件でもつて上
記入力データ伝送路上のデータが分岐すべきデー
タか否かを判定する分岐判定手段と、通常は上記
入力データ伝送路上のデータを上記出力データ伝
送路に与え上記分岐判定手段が上記入力データ伝
送路上のデータを分岐すべきデータと判定した時
は該データを上記分岐データ伝送路に与える分岐
制御手段と、複数の分岐条件を有し上記入力デー
タ伝送路上のデータの内容に応じて複数のうちの
１つの分岐条件を選択しこれを上記分岐判定手段
に与える分岐条件発生手段とを備えたことを特徴
とするデータ伝送装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60106672A JPS61262958A (ja) | 1985-05-17 | 1985-05-17 | デ−タ伝送装置 |
| US06/830,750 US4881196A (en) | 1985-02-19 | 1986-02-19 | Data transmission line branching system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60106672A JPS61262958A (ja) | 1985-05-17 | 1985-05-17 | デ−タ伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61262958A JPS61262958A (ja) | 1986-11-20 |
| JPH0535458B2 true JPH0535458B2 (ja) | 1993-05-26 |
Family
ID=14439561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60106672A Granted JPS61262958A (ja) | 1985-02-19 | 1985-05-17 | デ−タ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61262958A (ja) |
-
1985
- 1985-05-17 JP JP60106672A patent/JPS61262958A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61262958A (ja) | 1986-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4745544A (en) | Master/slave sequencing processor with forced I/O | |
| US4591979A (en) | Data-flow-type digital processing apparatus | |
| JP3963957B2 (ja) | 算術演算および論理演算を処理し、プロセッサ（ｃｐｕ）で使用するためのユニット、マルチコンピュータシステム、データフロープロセッサ（ｄｆｐ）、デジタルシグナルプロセッサ（ｄｓｐ）、収縮型プロセッサおよびプログラム可能論理構成素子（ｆｐｇａ） | |
| US4858110A (en) | Parallel data processor with shift register inter-processor transfer | |
| US6119181A (en) | I/O and memory bus system for DFPs and units with two- or multi-dimensional programmable cell architectures | |
| US5036453A (en) | Master/slave sequencing processor | |
| US4498134A (en) | Segregator functional plane for use in a modular array processor | |
| EP0172038B1 (en) | Information processor | |
| JPH0786525B2 (ja) | 診断回路 | |
| US20090204788A1 (en) | Programmable pipeline array | |
| US4250547A (en) | Information processing apparatus capable of effecting parallel processings by using a divided common bus | |
| Royal et al. | Globally asynchronous locally synchronous FPGA architectures | |
| JP2001117858A (ja) | データ処理装置 | |
| US5617549A (en) | System and method for selecting and buffering even and odd instructions for simultaneous execution in a computer | |
| US20070299993A1 (en) | Method and Device for Treating and Processing Data | |
| JPH0535458B2 (ja) | ||
| EP1211603B1 (en) | Interface for multi-processor | |
| JPH0527899B2 (ja) | ||
| JPH0424739B2 (ja) | ||
| JPH0444968B2 (ja) | ||
| JPH0424737B2 (ja) | ||
| JPH0424738B2 (ja) | ||
| US5784634A (en) | Pipelined CPU with instruction fetch, execution and write back stages | |
| US20070169022A1 (en) | Processor having multiple instruction sources and execution modes | |
| JPH0444967B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |