JPH0544691B2 - - Google Patents
Info
- Publication number
- JPH0544691B2 JPH0544691B2 JP62012036A JP1203687A JPH0544691B2 JP H0544691 B2 JPH0544691 B2 JP H0544691B2 JP 62012036 A JP62012036 A JP 62012036A JP 1203687 A JP1203687 A JP 1203687A JP H0544691 B2 JPH0544691 B2 JP H0544691B2
- Authority
- JP
- Japan
- Prior art keywords
- area
- input
- page
- processing
- output buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
【発明の詳細な説明】
〔概要〕
プログラム管理が使用する拡張リージヨン等の
入出力バツフア用領域の領域獲得要求時に、即時
に実ページを割り付ける手段を設けることによ
り、入出力バツフアのページ固定に要するダイナ
ミツクステツプ数を削減する。[Detailed Description of the Invention] [Summary] By providing a means to immediately allocate a real page when an area acquisition request is made for an input/output buffer area such as an extended region used by program management, it is possible to reduce the amount of time required to fix the page of the input/output buffer. Reduce the number of dynamic steps.
本発明は入出力バツフア用領域獲得処理方式、
特に領域獲得マクロ命令により、論理空間上の空
き領域を獲得する処理機能を有するデータ処理シ
ステムにおいて、プログラムフエツチ処理等が行
う入出力要求時における処理性能を向上させる入
出力バツフア用領域獲得処理方式に関するもので
ある。
The present invention provides an input/output buffer area acquisition processing method,
In particular, an input/output buffer area acquisition processing method that improves processing performance during input/output requests performed by program fetch processing, etc. in data processing systems that have a processing function that acquires free areas in logical space using area acquisition macro instructions. It is related to.
第３図はプログラムフエツチ処理の説明図、第
４図は従来方式の例を示す。
FIG. 3 is an explanatory diagram of program fetch processing, and FIG. 4 shows an example of a conventional method.
第３図において、３０はメモリ、３１は拡張リ
ージヨン、３２はリージヨン、３３は入出力バツ
フア、３４はプログラムライブラリを表す。 In FIG. 3, 30 represents a memory, 31 an expansion region, 32 a region, 33 an input/output buffer, and 34 a program library.
プログラムをユーザ領域であるリージヨン３２
にローデイングするプログラムフエツチ処理は、
次のように行われる。 The program is stored in region 32, which is the user area.
The program fetch processing to be loaded into
It is done as follows.
(1) 入出力バツフア３３をシステム作業域である
拡張リージヨン３１から確保する。サイズは、
例えば16KBまたは32KBである。(1) The input/output buffer 33 is secured from the extended region 31, which is the system work area. The size is
For example, 16KB or 32KB.
(2) リージヨン３２中にプログラム領域を確保す
る。(2) Secure a program area in region 32.
(3) プログラムライブラリ３４中のプログラムＡ
を、入出力バツフア３３に読み込むためのチヤ
ネルプログラムを作成する。(3) Program A in program library 34
A channel program is created to read into the input/output buffer 33.
(4) いわゆるEXCPマクロ命令により、入出力制
御部に対し、入出力を依頼する。(4) Request input/output to the input/output control unit using the so-called EXCP macro instruction.
(5) 入出力バツフア３３に読み込まれたテキス
ト・データをプログラム領域へ転送し、再配置
等を行う。(5) Transfer the text data read into the input/output buffer 33 to the program area and rearrange it.
(6) 入出力バツフア３３を返却する。(6) Return the input/output buffer 33.
以上のような処理において、第４図に示すよう
なプログラムの実行が行われる。 In the above processing, a program as shown in FIG. 4 is executed.
プログラムフエツチ処理部２０は、入出力バツ
フアを拡張リージヨンから確保するため、領域獲
得マクロ命令（GETMAIN）１３を発行する。
これによりGETMAIN処理部４０が動作し、論
理空間上の空き領域が確保される。 The program fetch processing unit 20 issues an area acquisition macro instruction (GETMAIN) 13 in order to secure an input/output buffer from the extended region.
As a result, the GETMAIN processing unit 40 operates, and a free area in the logical space is secured.
プログラムを読み込むため、入出力要求マクロ
命令（EXCP）１４を発行する。これにより、入
出力要求処理部２２が動作する。入出力要求処理
部２２は、ページ固定処理ルーチンを呼び出し、
チヤネルDATを有効にするために、入出力バツ
フアをページ固定（チヤネル固定）する。このペ
ージ固定処理は、実ページを保有していないの
で、エラー復帰となる。このとき、バツフアの先
頭から途中までページ固定したものの解除処理も
行われる。入出力要求処理部２２は、ページ固定
処理の復帰コードを判定し、エラーのとき、入出
力バツフアに対してページロード要求を出し、実
ページ割り付け、再度、ページ固定処理ルーチン
を呼び出す。 In order to read the program, an input/output request macro instruction (EXCP) 14 is issued. As a result, the input/output request processing section 22 operates. The input/output request processing unit 22 calls a page fixation processing routine,
To enable channel DAT, fix the input/output buffer to the page (channel fixation). This page fixing process results in an error return since no real page is held. At this time, processing for canceling page fixation from the beginning to the middle of the buffer is also performed. The input/output request processing unit 22 determines the return code of the page fixing process, issues a page load request to the input/output buffer in the case of an error, allocates a real page, and calls the page fixing process routine again.
ページ固定が正常に完了したならば、入出力を
起動し、テキスト・データの読み込み処理を行
う。その後、ページフリー処理により、ページ固
定を解除し、入出力要求マクロ命令１４の発行元
に制御を戻す。 When page fixation is completed successfully, input/output is activated and text data reading processing is performed. Thereafter, the page fixing is canceled by page free processing and control is returned to the issuer of the input/output request macro instruction 14.
プログラムフエツチ処理部２０は、プログラム
をプログラム領域に転送し、不要となつた入出力
バツフアを、領域解放マクロ命令
（FREEMAIN）１５により、FREEMAIN処理
部２３を呼び出して解放する。 The program fetch processing section 20 transfers the program to the program area, and calls the FREEMAIN processing section 23 using an area release macro instruction (FREEMAIN) 15 to release the input/output buffer that is no longer needed.
プログラムを読み込むための入出力バツフア
は、例えば16KB〜32KB必要であり、入出力要
求時には、バツフア領域のすべてに実ページが割
り付けられていない場合がほとんどである。従つ
て、入出力要求処理部２２が、ページ固定処理ル
ーチンにチヤネル固定要求をすると、処理が完了
できずエラー復帰する。そのため、入出力要求処
理部２２は、ページロード処理を行つた後、再度
チヤネル固定を行うが、エラーとなるチヤネル固
定処理は、全く無駄な処理であるため、入出力処
理のダイナミツクステツプ数を増加させてしまう
という問題がある。
An input/output buffer for reading a program requires, for example, 16 KB to 32 KB, and in most cases, when an input/output request is made, real pages are not allocated to all of the buffer area. Therefore, when the input/output request processing unit 22 issues a channel fixing request to the page fixing processing routine, the processing cannot be completed and an error returns. Therefore, after performing the page load process, the input/output request processing unit 22 fixes the channel again, but since the channel fixing process that causes an error is completely wasteful processing, the number of dynamic steps of the input/output process is reduced. The problem is that it increases the amount.
この問題を解決するため、例えば入出力バツフ
アを、ページ固定領域に確保すると、領域を解放
するまで実ページを占有するため、メモリの有効
利用に支障をきたす。また、入出力要求処理部２
２では、ページロードを行つてからチヤネル固定
を行うということも考えられるが、ページロード
処理は処理ステツプ数が多く、またバツフア領域
に実ページが割り付けられている場合には、ペー
ジロード処理が無駄になるという問題がある。 To solve this problem, for example, if an input/output buffer is reserved in a page fixed area, it will occupy a real page until the area is released, which will impede effective use of memory. In addition, the input/output request processing unit 2
In 2, it is conceivable to load the page and then fix the channel, but the page load process requires a large number of processing steps, and if a real page is allocated to the buffer area, the page load process is wasteful. There is a problem with becoming.
本発明は上記問題点の解決を図り、プログラム
フエツチ処理等が発行する入出力要求におけるメ
モリ固定処理によるダイナミツクステツプ数を削
減することを目的としている。 The present invention aims to solve the above-mentioned problems and aims to reduce the number of dynamic steps due to memory fixing processing in input/output requests issued by program fetch processing and the like.
第１図は本発明の原理ブロツク図を示す。 FIG. 1 shows a block diagram of the principle of the present invention.
第１図において、１０は拡張リージヨンの領域
を要求する入出力バツフア用領域要求部、１１は
空き領域を管理し領域を要求元に付与する領域獲
得処理部、１２は領域の要求が拡張リージヨンで
ある場合に即時に実ページを割り付ける処理を行
う拡張リージヨン用実ページ割付け処理部、１３
は領域獲得マクロ命令、１４は入出力要求マクロ
命令を表す。 In FIG. 1, 10 is an input/output buffer area requesting unit that requests an area in an expanded region, 11 is an area acquisition processing unit that manages free areas and allocates the area to a request source, and 12 is an area requesting unit that requests an area in an expanded region. Extended region real page allocation processing unit that immediately allocates real pages in certain cases, 13
14 represents an area acquisition macro command, and 14 represents an input/output request macro command.
入出力バツフア用領域要求部１０が、領域獲得
マクロ命令１３により、入出力バツフア用領域
（拡張リージヨン）を要求すると、領域獲得処理
部１１は、要求された論理空間上の空き領域を確
保する。本発明の場合、さらに領域獲得処理部１
１は、確保した領域が新規ページであるか否かを
判定し、また拡張リージヨンの要求であるか否か
を判定する。 When the input/output buffer area requesting unit 10 requests an input/output buffer area (extension region) using the area acquisition macro instruction 13, the area acquisition processing unit 11 secures an empty area in the requested logical space. In the case of the present invention, the area acquisition processing unit 1
1 determines whether the secured area is a new page, and also determines whether or not it is a request for an extended region.
確保した領域が、拡張リージヨンにおける新規
ページである場合には、拡張リージヨン用実ペー
ジ割付け処理部１２を呼び出す。拡張リージヨン
用実ページ割付け処理部１２は、確保した領域の
論理ページに空き実ページを割り当てる。そし
て、該当するページテーブルエントリ（PGTE）
に割り当てた実ページ番号をセツトし、CPU−
DAT無効表示を消すなどの処理を行う。即ち、
従来、入出力要求処理部におけるページロード処
理で行つていた処理を、領域獲得処理部１１の処
理の延長上で行う。 If the secured area is a new page in the extended region, the extended region real page allocation processing unit 12 is called. The extended region real page allocation processing unit 12 allocates free real pages to logical pages in the secured area. and the applicable page table entry (PGTE)
Set the real page number assigned to the CPU-
Perform processing such as erasing the DAT invalid display. That is,
The processing that was conventionally performed by the page load processing in the input/output request processing section is performed as an extension of the processing of the area acquisition processing section 11.
その後、入出力バツフア用領域要求部１０へ復
帰すれば、獲得したページには実ページが割り付
けられているので、続く入出力要求マクロ命令１
４の処理において、ページ固定のエラー復帰がな
くなり、無駄なダイナミツクステツプ数が削減さ
れる。 After that, when returning to the input/output buffer area requesting unit 10, since a real page has been allocated to the acquired page, the following input/output request macro instruction 1
In the process No. 4, error recovery due to page fixation is eliminated, and the number of unnecessary dynamic steps is reduced.
論理ページに実ページを割り付ける機能として
は、従来、ページフオルトおよびページロードが
ある。入出力バツフアが実ページを保有していな
い場合には、一般には、ページロードによつて割
付けが行われる。
Conventionally, functions for allocating real pages to logical pages include page fault and page load. If the input/output buffer does not hold real pages, allocation is generally performed by page loading.
本発明は、プログラムフエツチ処理等では、入
出力バツフア用領域を拡張リージヨンから獲得
し、入出力バツフア獲得後に、すぐに入出力要求
を行うという点に注目したもので、拡張リージヨ
ンの領域獲得時に、実ページを割り付けてしまう
ので、入出力要求処理部は何ら変更することな
く、ダイナミツクステツプ数を削減することがで
きる。 The present invention focuses on the fact that in program fetch processing, etc., an input/output buffer area is acquired from an extended region, and an input/output request is made immediately after acquiring the input/output buffer. , real pages are allocated, so the number of dynamic steps can be reduced without any changes to the input/output request processing section.
また、実ページを割り付ける処理において、い
わゆるページリクレイム（ページ取り戻し）やペ
ージインの必要性のチエツクを省略できるので、
処理を簡素化できる。さらにまた、拡張リージヨ
ンに対する獲得要求があつたときに、実ページを
割り付けるだけなので、このページはページング
可能領域であり、ページ固定領域を獲得するのと
異なり、ページを返却するまで、実ページを占有
することはないので、実メモリを有効に利用でき
る。 In addition, in the process of allocating real pages, it is possible to omit so-called page reclaim and checking the necessity of page-in.
Processing can be simplified. Furthermore, when an acquisition request for an extended region is made, a real page is simply allocated, so this page is a pageable area, and unlike acquiring a page fixed area, the real page is occupied until the page is returned. Therefore, real memory can be used effectively.
第２図は本発明の一実施例を示す。 FIG. 2 shows an embodiment of the invention.
第２図において、１３は領域獲得マクロ命令、
１４は入出力要求マクロ命令、１５は領域解放マ
クロ命令、２０はプログラムフエツチ処理部、２
１はGETMAIN処理部、２２は入出力要求処理
部、２３はFREEMAIN処理部を表す。 In FIG. 2, 13 is an area acquisition macro command;
14 is an input/output request macro instruction, 15 is an area release macro instruction, 20 is a program fetch processing unit, 2
1 represents a GETMAIN processing section, 22 an input/output request processing section, and 23 a FREEMAIN processing section.
プログラムフエツチ処理部２０は、第４図に示
した従来例と同様に、拡張リージヨンに対する領
域獲得マクロ命令１３の発行、プログラムを読み
込むための入出力要求マクロ命令１４の発行、ま
た不要となつた入出力バツフアを返却するための
領域解放マクロ命令１５の発行などを行う。 Similar to the conventional example shown in FIG. 4, the program fetch processing section 20 issues the area acquisition macro instruction 13 for the extended region, issues the input/output request macro instruction 14 for reading the program, and also issues the input/output request macro instruction 14 for reading the program. It issues an area release macro instruction 15 to return the input/output buffer.
領域獲得マクロ命令１３によつて起動される
GETMAIN処理部２１では、要求された領域が
拡張リージヨンである場合には、直ちに実ページ
の割付け行う。この実ページの割付け処理では、
獲得される領域が常に新規な領域であるため、ペ
ージ取り戻し処理が必要であるか否か、ページイ
ンが必要であるか否かなどのチエツクが不要であ
り、そのため、一般のページロード処理における
実ページ割付け処理よりも少ないステツプ数で、
処理を完了できる。なお、この実ページ割付け処
理は、上記チエツクが不要となる以外について
は、従来、ページロード処理等で行われていた処
理と同様でよい。 Activated by area acquisition macro instruction 13
If the requested area is an extended region, the GETMAIN processing unit 21 immediately allocates a real page. In this real page allocation process,
Since the acquired area is always a new area, there is no need to check whether page retrieval processing is necessary or whether page-in is necessary. With fewer steps than page allocation processing,
The process can be completed. Note that this real page allocation processing may be the same as the processing conventionally performed in page load processing, etc., except that the above-mentioned check is not required.
入出力要求マクロ命令１４の発行により、入出
力要求処理部２２が動作するが、最初に実行する
ページ固定処理では、実ページが既に割り当てら
れているため、エラーとならず、ページロード処
理を行うことなく、スタートＩ／Ｏ（SIO）命令
によつて、入出力を起動できる。その後、ページ
フリー処理によつて、チヤネル固定を解除すれ
ば、その入出力バツフアは、ページングの対象と
なる。 Issuance of the input/output request macro instruction 14 causes the input/output request processing unit 22 to operate, but since a real page has already been allocated in the first page fixing process, no error occurs and the page load process is performed. Input/output can be started by a start I/O (SIO) command without having to do so. After that, if the channel fixation is canceled by page free processing, that input/output buffer becomes a target for paging.
プログラムフエツチ処理部２０は、入出力バツ
フア上のテキスト・データを、リージヨン内のプ
ログラム領域に転送し、不要となつた入出力バツ
フアを領域解放マクロ命令１５により、
FREEMAIN処理部２３を呼び出して、返却す
る。 The program fetch processing unit 20 transfers the text data on the input/output buffer to the program area within the region, and uses the area release macro instruction 15 to release the input/output buffer that is no longer needed.
The FREEMAIN processing unit 23 is called and returned.
例えば、第４図に示す従来方式によれば、本発
明に関連する部分のおおよそのダイナミツクステ
ツプ数は、以下の通りとなる。 For example, according to the conventional system shown in FIG. 4, the approximate number of dynamic steps related to the present invention is as follows.
GETMAIN処理 ……800ステツプ
ページ固定処理（エラー） ……400ステツプ
ページロード処理 ……4000ステツプ
ページ固定処理（正常） ……500ステツプ
ページフリー処理 ……700ステツプ
FREEMAIN処理 ……700ステツプ
合計（従来） ……（約）6900ステツプ
これに対して、本発明の場合には、トータルの
ダイナミツクステツプ数は、第２図に示すよう
に、以下の通りとなる。 GETMAIN processing...800 steps Page fixing processing (error)...400 steps Page load processing...4000 steps Page fixing processing (normal)...500 steps Page free processing...700 steps FREEMAIN processing...700 steps Total (conventional) ...(approximately) 6900 steps On the other hand, in the case of the present invention, the total number of dynamic steps is as follows, as shown in FIG.
GETMAIN処理 ……1500ステツプ
ページ固定処理（正常） ……500ステツプ
ページフリー処理 ……500ステツプ
FREEMAIN処理 ……700ステツプ
合計（本発明） ……（約）3200ステツプ
即ち、従来に比べて、約53.6％のダイナミツク
ステツプ数が削減されることとなる。 GETMAIN processing...1500 steps Page fixing processing (normal)...500 steps Page free processing...500 steps FREEMAIN processing...700 steps Total (invention)...(approximately) 3200 steps In other words, approximately 53.6 steps compared to the conventional method % of the number of dynamic steps will be reduced.
以上説明したように、本発明によれば、ページ
ヤブル領域である拡張リージヨンの獲得時に、実
ページの割付けが行われるので、例えばプログラ
ムフエツチ処理等において、関連処理のダイナミ
ツクステツプ数が50％以上も削減可能となり、シ
ステムの処理性能が向上する。
As explained above, according to the present invention, real pages are allocated when acquiring an extended region, which is a pageable area, so that, for example, in program fetch processing, the number of dynamic steps of related processing can be reduced by 50% or more. can also be reduced, improving system processing performance.
第１図は本発明の原理ブロツク図、第２図は本
発明の一実施例、第３図はプログラムフエツチ処
理の説明図、第４図は従来方式の例を示す。
図中、１０は入出力バツフア用領域要求部、１
１は領域獲得処理部、１２は拡張リージヨン用実
ページ割付け処理部、１３は領域獲得マクロ命
令、１４は入出力要求マクロ命令を表す。
FIG. 1 is a block diagram of the principle of the present invention, FIG. 2 is an embodiment of the present invention, FIG. 3 is an explanatory diagram of program fetch processing, and FIG. 4 is an example of a conventional system. In the figure, 10 is an input/output buffer area requesting unit;
1 represents an area acquisition processing unit, 12 represents an extended region real page allocation processing unit, 13 represents an area acquisition macro instruction, and 14 represents an input/output request macro instruction.
Claims (1)
の空き領域を獲得する処理機能を有するデータ処
理システムにおける入出力バツフア用領域獲得処
理方式において、 前記領域獲得マクロ命令１３を発行し、入出力
バツフア用領域の獲得を要求する入出力バツフア
用領域要求部１０と、 前記領域獲得マクロ命令１３による領域の獲得
要求に対し、要求された論理空間上の空き領域を
確保すると共に、確保した領域が新規ページであ
つてかつ入出力バツフア用領域であるか否かを判
定し、そうである場合に、後記実ページ割付け処
理部１２を呼び出す領域獲得処理部１１と、 前記領域獲得処理部１１により確保された空き
領域に実ページを割り当てる実ページ割付け処理
部１２とを備え、 入出力バツフア用領域の新規ページ割付け時
に、前記領域獲得マクロ命令１３による一連の処
理の延長上で、確保した空き領域に実ページを割
り付けるようにしたことを特徴とする入出力バツ
フア用領域獲得処理方式。[Scope of Claims] 1. In an input/output buffer area acquisition processing method in a data processing system having a processing function of acquiring a free area in a logical space using an area acquisition macro instruction 13, the area acquisition macro instruction 13 is issued. , an input/output buffer area requesting unit 10 that requests the acquisition of an input/output buffer area; and in response to the area acquisition request made by the area acquisition macro instruction 13, secures and secures an empty area in the requested logical space. an area acquisition processing unit 11 that determines whether the area is a new page and an input/output buffer area, and if so, calls a real page allocation processing unit 12 described later; 11, and a real page allocation processing unit 12 that allocates a real page to the free area secured by 11, and when allocating a new page in the input/output buffer area, as an extension of the series of processing by the area acquisition macro instruction 13, An input/output buffer area acquisition processing method characterized by allocating real pages to free areas.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62012036A JPS63180150A (en) | 1987-01-21 | 1987-01-21 | Processing system for input/output buffer area acquisition |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62012036A JPS63180150A (en) | 1987-01-21 | 1987-01-21 | Processing system for input/output buffer area acquisition |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63180150A JPS63180150A (en) | 1988-07-25 |
| JPH0544691B2 true JPH0544691B2 (en) | 1993-07-07 |
Family
ID=11794379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62012036A Granted JPS63180150A (en) | 1987-01-21 | 1987-01-21 | Processing system for input/output buffer area acquisition |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63180150A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9334744B2 (en) | 2010-07-14 | 2016-05-10 | Isis Innovation Ltd | Vane assembly for an axial flow turbine |
| US10400677B2 (en) | 2013-03-15 | 2019-09-03 | United Technologies Corporation | Compact aero-thermo model stabilization with compressible flow function transform |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3047777B2 (en) * | 1994-08-19 | 2000-06-05 | トヨタ自動車株式会社 | How to apply release agent |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55117779A (en) * | 1979-03-01 | 1980-09-10 | Fujitsu Ltd | Buffer control system |
-
1987
- 1987-01-21 JP JP62012036A patent/JPS63180150A/en active Granted
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9334744B2 (en) | 2010-07-14 | 2016-05-10 | Isis Innovation Ltd | Vane assembly for an axial flow turbine |
| US10400677B2 (en) | 2013-03-15 | 2019-09-03 | United Technologies Corporation | Compact aero-thermo model stabilization with compressible flow function transform |
| US10539078B2 (en) | 2013-03-15 | 2020-01-21 | United Technologies Corporation | Compact aero-thermo model real time linearization based state estimator |
| US10753284B2 (en) | 2013-03-15 | 2020-08-25 | Raytheon Technologies Corporation | Compact aero-thermo model base point linear system based state estimator |
| US10767563B2 (en) | 2013-03-15 | 2020-09-08 | Raytheon Technologies Corporation | Compact aero-thermo model based control system |
| US10774749B2 (en) | 2013-03-15 | 2020-09-15 | Raytheon Technologies Corporation | Compact aero-thermo model based engine power control |
| US10844793B2 (en) | 2013-03-15 | 2020-11-24 | Raytheon Technologies Corporation | Compact aero-thermo model based engine material temperature control |
| US11078849B2 (en) | 2013-03-15 | 2021-08-03 | Raytheon Technologies Corporation | Compact aero-thermo model based engine power control |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63180150A (en) | 1988-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4403283A (en) | Extended memory system and method | |
| JPS60501824A (en) | Demand paging method for a storage processing system that shares multiple address translation buffer storage devices | |
| GB2248327A (en) | Fixed protection key for real storage memory | |
| EP1190438B1 (en) | Operating system page placement to maximize cache data reuse | |
| EP0403124A2 (en) | Overlay swapping | |
| JPH0544691B2 (en) | ||
| JP2002149491A (en) | Processor memory system | |
| JPH04155465A (en) | File sharing method | |
| US7606961B2 (en) | Computer system and data pre-fetching method | |
| GB2306714A (en) | Data transmitting using FIFO memory | |
| JP2003248620A (en) | Dynamic memory management method and dynamic memory management information processing apparatus | |
| US20060085569A1 (en) | Method for minimizing the translation overhead for large I/O transfers | |
| JP4888713B2 (en) | Computer system activation method, information processing apparatus, and program | |
| JP2535584B2 (en) | Real memory fixed processing computer | |
| JP3542894B2 (en) | File system | |
| JPS6325747A (en) | Virtual memory managing system | |
| JPH03147042A (en) | Test system for virtual memory system | |
| JP3061001B2 (en) | Memory allocation method in computer system | |
| JPH06141359A (en) | Private automatic exchange | |
| JPH0521256B2 (en) | ||
| JPH026094B2 (en) | ||
| JPH0612302A (en) | File access processing method | |
| JP2005216220A (en) | Information processing method and apparatus | |
| JPH07152653A (en) | Data processing device | |
| JPH01121932A (en) | Program loading system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |