Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0546931B2 - - Google Patents
[go: Go Back, main page]

JPH0546931B2 - - Google Patents

Info

Publication number
JPH0546931B2
JPH0546931B2 JP59083286A JP8328684A JPH0546931B2 JP H0546931 B2 JPH0546931 B2 JP H0546931B2 JP 59083286 A JP59083286 A JP 59083286A JP 8328684 A JP8328684 A JP 8328684A JP H0546931 B2 JPH0546931 B2 JP H0546931B2
Authority
JP
Japan
Prior art keywords
time
liquid crystal
gate
voltage
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59083286A
Other languages
Japanese (ja)
Other versions
JPS60225830A (en
Inventor
Juji Inoe
Tomoji Komata
Yoshuki Osada
Yutaka Inoe
Tadashi Yamakawa
Hiroshi Satomura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP59083286A priority Critical patent/JPS60225830A/en
Priority to DE3514807A priority patent/DE3514807C2/en
Priority to GB08510509A priority patent/GB2159655B/en
Publication of JPS60225830A publication Critical patent/JPS60225830A/en
Priority to US07/300,698 priority patent/US4884079A/en
Publication of JPH0546931B2 publication Critical patent/JPH0546931B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/02Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
    • G06K15/12Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
    • G06K15/1238Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point

Landscapes

  • Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Fax Reproducing Arrangements (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Exposure Or Original Feeding In Electrophotography (AREA)
  • General Engineering & Computer Science (AREA)

Description

【発明の詳細な説明】 本発明は、n(行)×m(列)個のマイクロシヤ
ツタ群をマトリクス配置した液晶シヤツタアレイ
及び光源を有するプリンタヘツドを備えた画像形
成装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image forming apparatus equipped with a liquid crystal shutter array in which n (rows) by m (columns) microshutter groups are arranged in a matrix and a printer head having a light source.

これまで、n個の走査電極とm個の信号電極を
マトリクス状に構成し、多数の画素やシヤツタ開
口部を容量型負荷素子である液晶で形成した液晶
表示素子や液晶シヤツタアレイは、よく知られて
いる。この液晶素子の駆動法としては、走査電極
群に順次周期的にアドレス信号を選択印加し、信
号電極群には所定の情報信号をアドレス信号と同
期させて並列的に選択印加する時分割駆動が採用
されている。この駆動法では、下記の式(1)で示す
ように時分割数が増すにつれてVON(オン信
号)/VOFF(オフ信号)が1に近くなり画素を構
成する液晶素子の開閉効率が悪くなる。このた
め、特に液晶シヤツタアレイの場合では、十分な
S/N比をもつ光信号を与えることができず、こ
れを電子写真機の像露光部(プリンタヘツド)に
使用した時には良好な画像を形成できない欠点を
有している。
Until now, liquid crystal display elements and liquid crystal shutter arrays are well known, in which n scanning electrodes and m signal electrodes are arranged in a matrix, and many pixels and shutter openings are formed of liquid crystal, which is a capacitive load element. ing. The driving method for this liquid crystal element is time-division driving, in which address signals are selectively and periodically applied to the scanning electrode group, and predetermined information signals are selectively applied in parallel to the signal electrode group in synchronization with the address signal. It has been adopted. In this driving method, as the number of time divisions increases, as shown in equation (1) below, V ON (on signal)/V OFF (off signal) approaches 1, and the opening/closing efficiency of the liquid crystal elements that make up the pixels deteriorates. Become. For this reason, especially in the case of a liquid crystal shutter array, it is not possible to provide an optical signal with a sufficient S/N ratio, and when this is used in the image exposure section (printer head) of an electrophotographic camera, it is not possible to form a good image. It has its drawbacks.

(式中、1/N;デユーテイ比、 1/a;バイアス比、VO印加電圧) すなわち、最良の駆動条件は1/1デユーテイー、
つまりステイツク駆動であるが、この駆動法では
各画素毎をドライバー回路で制御することが必要
となつている。例えば、A−4(日本工業規格)
の短手幅で画素密度を16ドツト/mmとした光スポ
ツトを発生できる液晶−シヤツタアレイの場合で
は、3360個のドライブ回路を必要とし、IC1個当
り32個のドライブ回路を集積した場合で105個の
ICを必要とすることになる。このため、スタテ
イツク駆動法は高密度の画素やシヤツタ開口部を
もつ液晶シヤタアレイを駆動するには適さない欠
点がある。
(In the formula, 1/N: duty ratio, 1/a: bias ratio, V O applied voltage) In other words, the best driving condition is 1/1 duty,
In other words, this is stake driving, but this driving method requires that each pixel be controlled by a driver circuit. For example, A-4 (Japanese Industrial Standards)
In the case of a liquid crystal shutter array that can generate light spots with a pixel density of 16 dots/mm in the short width of of
This will require an IC. For this reason, the static driving method has the disadvantage that it is not suitable for driving a liquid crystal shutter array having a high density of pixels or shutter openings.

すなわち、本発明の目的は、十分に高いS/N
比をもつ光信号を多次時分割駆動下で発生するプ
リンタヘツドを備え、高コントラストなコピー画
像を作成しうる画像形成装置を提供することにあ
る。
That is, an object of the present invention is to achieve a sufficiently high S/N
An object of the present invention is to provide an image forming apparatus that is equipped with a printer head that generates optical signals having a high ratio under multi-dimensional time-divisional driving, and that can create high-contrast copy images.

本発明は、露光光源、及び相対向する一対の電
極と該一対の電極間に配置したネマチツク液晶と
で構成したマイクロシヤツタを該露光光源の露光
光路中に複数の行及び列に沿つて配置したマイク
ロシヤツタ群をなし、該マイクロシヤツタ群が該
露光光源の露光光路中の光線を選択的に光遮断状
態と光透過状態の何れか一方に制御されることに
よつて光信号を発生するようになしたプリンタヘ
ツドを備え、該プリンタヘツドよりの光信号を像
保持部材に照射するようになした画像形成装置に
おいて、 該マイクロシヤツタ毎に薄膜トランジスタを接
続し、該薄膜トランジスタのゲートを行毎にゲー
ト線で接続し、且つ該薄膜トランジスタのソース
を列毎にデータ線で接続した配線構造を有し、該
薄膜トランジスタのチヤネル部におけるゲート絶
縁膜に印加される電界強度が5×105V/cm以下
となるように、該ゲート絶縁膜を6000Å以上の膜
厚をもつチツ化シリコン膜によつて形成し、ゲー
ト線に走査信号を印加し、データ線に走査信号と
同期させて画像情報に応じた電気信号を印加する
ようになした画像形成装置に特徴がある。
The present invention provides an exposure light source, a microshutter composed of a pair of opposing electrodes, and a nematic liquid crystal disposed between the pair of electrodes, which are arranged along a plurality of rows and columns in the exposure optical path of the exposure light source. A group of microshutters is formed, and the microshutter group generates an optical signal by selectively controlling the light beam in the exposure optical path of the exposure light source to either a light blocking state or a light transmitting state. In an image forming apparatus, a thin film transistor is connected to each microshutter, and a gate of the thin film transistor is gated. It has a wiring structure in which the sources of the thin film transistors are connected by gate lines for each column, and the sources of the thin film transistors are connected by data lines for each column, and the electric field strength applied to the gate insulating film in the channel part of the thin film transistor is 5×10 5 V/ The gate insulating film is formed of a silicon dioxide film with a film thickness of 6000 Å or more so that the film thickness is less than 6000 Å, and a scanning signal is applied to the gate line, and image information is transmitted to the data line in synchronization with the scanning signal. The image forming apparatus is characterized in that it applies electrical signals corresponding to the image forming apparatus.

以下、本発明の図面に従つて説明する。 The present invention will be explained below with reference to the drawings.

本発明者らの実験検討によれば、直流のゲート
電圧VgDCを単位時間(hr)当りで印加した時の
閾値電圧Vthの変動分をΔVthとした時、第1図
に示される様にゲート絶縁膜の電界強度Egが低
レベルのゲート電圧Vgl(約40V〜60V)を越える
と、ΔVthが指数関数的に増大している。このこ
とは、ゲート電圧VgがVglを越えると急激にラ
イフタイムの短縮が生じることを表わしている。
ところが、ゲート絶縁膜に引火される電界強度を
5×105V/cm以下とした時、TFTのライフタイ
ムを短縮せずにゲート電圧Vgを高くすることが
でき、従つて十分なS/N比、好ましくは5以上
のS/N比、好ましくは5以上のS/N比をもつ
光信号を発生できる点にも別の特徴を有してい
る。
According to the experimental studies conducted by the present inventors, when the variation of the threshold voltage Vth when a DC gate voltage Vg DC is applied per unit time (hr) is ΔVth, the gate voltage changes as shown in Fig. 1. When the electric field strength Eg of the insulating film exceeds the low level gate voltage Vgl (approximately 40 V to 60 V), ΔVth increases exponentially. This indicates that the lifetime is rapidly shortened when the gate voltage Vg exceeds Vgl.
However, when the electric field strength that ignites the gate insulating film is set to 5×10 5 V/cm or less, the gate voltage Vg can be increased without shortening the TFT lifetime, and therefore a sufficient S/N can be achieved. Another feature is that it can generate an optical signal with a signal-to-noise ratio, preferably a signal-to-noise ratio of 5 or more, preferably a signal-to-noise ratio of 5 or more.

TFTは、Vg−Vth>Vs(Vg;ゲート電圧、
Vth:閾値電圧、Vs;データ電圧)の非飽和領
域で用いられ、この領域でのVx(t)/Vs(Vx(t);
出力電圧)は、充電開始前(t=0)の時、下記
式(2)によつて表わされる。
TFT is Vg−Vth>Vs(Vg; gate voltage,
Vth: threshold voltage, Vs: data voltage) is used in the non-saturation region, and in this region Vx(t)/Vs (Vx(t);
The output voltage) is expressed by the following equation (2) before the start of charging (t=0).

Vx(t)/Vs=1−Lexp〔−(1−m)t/τ〕/1−Lme
xp〔−(1−m)t/τ〕……(2) 式中、m、τ(TFTの充電時定数)及びL(液
晶残留電圧電位)はそれぞれ下記式(3)、(4)及び(5)
で表わされる。
Vx(t)/Vs=1−Lexp[−(1−m)t/τ]/1−Lme
xp[-(1-m)t/τ]...(2) In the formula, m, τ (TFT charging time constant) and L (liquid crystal residual voltage potential) are expressed by the following formulas (3), (4) and (Five)
It is expressed as

m=Vs/2(Vgh−Vth)−Vs ……(3) τ=m/KVsC ……(4) L=1−Vx(0)/Vs/1−mVx(0)/Vs……(
5) 又、式中Cは負荷容量を、Vghはプラス側のゲ
ート電圧、tはゲートオン時間を示し、又Kは下
式(4)′によつて示される。
m=Vs/2(Vgh-Vth)-Vs...(3) τ=m/KVsC...(4) L=1-Vx(0)/Vs/1-mVx(0)/Vs...(
5) In the formula, C is the load capacitance, Vgh is the positive gate voltage, t is the gate on time, and K is expressed by the following formula (4)'.

K=W/2L・1/dinsεo・εs・μ ……(4) εo:真空誘導率〔F/cm〕 εs:絶縁膜比誘導率 μ:易動度〔cm2/Vsec〕 dins:絶縁層膜厚〔cm〕 L:チヤンネル長〔cm〕 W:チヤンネル巾〔cm〕 式(2)に従えば、出力電力Vx(t)を高くするには、
データ電圧Vsを高めることによつて達成される
が、Vg−Vth>Vsの関係式からゲート電圧Vgを
固めることが必要となる。
K=W/2L・1/dinsεo・εs・μ……(4) εo: Vacuum conductivity [F/cm] εs: Insulating film specific conductivity μ: Mobility [cm 2 /Vsec] dins: Insulating layer Film thickness [cm] L: Channel length [cm] W: Channel width [cm] According to formula (2), to increase the output power Vx(t),
This can be achieved by increasing the data voltage Vs, but it is necessary to tighten the gate voltage Vg from the relational expression Vg-Vth>Vs.

しかし、ゲート電圧Vgを高めることはTFTの
ライフタイムを短縮させることになり、このため
実用的な液晶シヤツタアレイ、特にTFTのライ
フタイムを短縮させることなく20ボルト以上の出
力電圧Vx(t)を得ることができるTFTマトリクス
の時分割駆動法が求められている。
However, increasing the gate voltage Vg will shorten the lifetime of the TFT, and for this reason, a practical liquid crystal shutter array, especially an output voltage Vx(t) of 20 volts or more can be obtained without shortening the lifetime of the TFT. There is a need for a time-division driving method for TFT matrices that can achieve this goal.

そこで、本発明者らは前述の点について鋭意検
討を重ねたところ、TFTのライフタイムを短縮
させることなく、高圧(例えば30ボルト以上、特
に40ボルト〜60ボルト)のゲート電圧Vgを印加
することができるTFTマトリクスの時分割駆動
法を見い出すことができた。
Therefore, the inventors of the present invention have conducted extensive studies on the above-mentioned points, and have found that it is possible to apply a high voltage (e.g., 30 volts or more, especially 40 to 60 volts) gate voltage Vg without shortening the TFT lifetime. We were able to find a time-division driving method for TFT matrices that allows for

すなわち、本発明はゲートオン時のTFTのゲ
ート絶縁膜における電界強度を5×105V/cm以
下となる様にゲートを絶縁膜厚を設定することに
よつてTFTのライフタイムを維持することがで
きる。本発明の好まして具体例ではゲート絶縁膜
を水素原子をドーピングした6000Åのチツ化シリ
コン(比誘導率6.6)で形成し、半導体膜を2000
Åのアモルフアスシリコン(比誘導率12)で形成
した時、ゲート電圧Vgを40ボルト〜60ボルトで
印加しても、TFTのライフタイムの短縮は見ら
れなかつた。
That is, the present invention makes it possible to maintain the lifetime of the TFT by setting the thickness of the gate insulating film so that the electric field strength in the gate insulating film of the TFT is 5×10 5 V/cm or less when the gate is on. can. In a preferred embodiment of the present invention, the gate insulating film is formed of 6000 Å silicon nitride (specific conductivity 6.6) doped with hydrogen atoms, and the semiconductor film is formed of 2000 Å
When the TFT was formed using amorphous silicon (specific dielectric constant of 12), no shortening of the TFT lifetime was observed even when a gate voltage Vg of 40 to 60 volts was applied.

第2図は、本発明で用いうる液晶モードを模式
的に表わした断面図で、図中偏光板26と27は
クロスニコルの状態で配置され、さらに2枚の基
板21と22には偏光板26と27の偏光方向に
対し液晶25の初期配向方向が45度の方向となる
様にラビング処理などの方法により配向処理され
ている。この際、液晶25としては正の誘導異方
性をもつネマチツク液晶(NP型液晶)が使用さ
れている。コモン電極23と24aに電圧を印加
した時には、この電極間の液晶25の分子軸は電
界方向に配向し、入射光Iに対して暗状態(光遮
断状態)が形成される。一方、電極23と24b
の電圧を液晶25の閾値電圧以下にすると、この
電極間の液晶25の分子軸は初期配向方向、すな
わちラビング方向に配向する。この時、入射光I
は透過光Tとなつて明状態(光透過状態)が形成
される。
FIG. 2 is a cross-sectional view schematically showing a liquid crystal mode that can be used in the present invention. In the figure, polarizing plates 26 and 27 are arranged in a crossed nicol state, and two polarizing plates 21 and 22 are also arranged. The liquid crystal 25 is aligned by a method such as a rubbing process so that the initial alignment direction of the liquid crystal 25 is at 45 degrees with respect to the polarization directions of the liquid crystals 26 and 27. At this time, a nematic liquid crystal (NP type liquid crystal) having positive induced anisotropy is used as the liquid crystal 25. When a voltage is applied to the common electrodes 23 and 24a, the molecular axis of the liquid crystal 25 between these electrodes is oriented in the direction of the electric field, and a dark state (light-blocking state) with respect to the incident light I is formed. On the other hand, electrodes 23 and 24b
When the voltage is lower than the threshold voltage of the liquid crystal 25, the molecular axis of the liquid crystal 25 between the electrodes is aligned in the initial alignment direction, that is, in the rubbing direction. At this time, the incident light I
becomes transmitted light T, and a bright state (light transmission state) is formed.

第3図Aは、本発明で用いる液晶素子の断面図
で、基板301(ガラス、プラスチツクなどの上
にTFTが形成されている態様を示している。
TFTは、走査信号を印加するゲート線に接続さ
れたゲート電極302、情報信号を印加するデー
タ線に接続されたソース電極303とこのデータ
信号を出力信号として取り出すドレイン電極30
4の3つの端子を有している。又、ドレイン電極
304はマイクロシヤツタ部を形成するセグメン
ト電極307に接続されている。ゲート電極30
2に走査信号を印加するとアモルフアスシリコン
フイルム305の抵抗が低下し、ソース電極30
3とドレイン電極304が接続状態となる。
FIG. 3A is a cross-sectional view of a liquid crystal element used in the present invention, showing an embodiment in which a TFT is formed on a substrate 301 (glass, plastic, etc.).
The TFT has a gate electrode 302 connected to a gate line for applying a scanning signal, a source electrode 303 connected to a data line for applying an information signal, and a drain electrode 30 for extracting this data signal as an output signal.
It has three terminals of 4. Further, the drain electrode 304 is connected to a segment electrode 307 forming a microshutter section. Gate electrode 30
When a scanning signal is applied to the source electrode 30, the resistance of the amorphous silicon film 305 decreases.
3 and the drain electrode 304 are in a connected state.

本発明で用いるTFTは、ゲート電極302と
アモルフアスシリコンフイルム305の間に挟ま
れたゲート絶縁層306として、水素原子をドー
プした6000Åチツ化シリコン(比誘導率6.6)が
使用される。このチツ化シリコンフイルムは、ゲ
ート電極302となるクロム/アルミニウム積層
蒸着フイルムとセグメント電極307となるITO
(Indinm Tin Oxide)の蒸着フイルムが所定形
状でパターニングされた基板301の上にグロー
放電下で全面に亘つて形成される。又、ドレイン
電極304とセグメント電極307は、チツ化シ
リコンフイルムに設けたスルーホール308を介
して接続される。
In the TFT used in the present invention, 6000 Å silicon dioxide (specific dielectric constant 6.6) doped with hydrogen atoms is used as the gate insulating layer 306 sandwiched between the gate electrode 302 and the amorphous silicon film 305. This silicon dioxide film is composed of a chromium/aluminum laminated vapor-deposited film that will become the gate electrode 302 and an ITO film that will become the segment electrode 307.
A vapor-deposited film of (Indinm Tin Oxide) is formed over the entire surface of the substrate 301 patterned in a predetermined shape under glow discharge. Further, the drain electrode 304 and the segment electrode 307 are connected through a through hole 308 provided in the silicon dioxide film.

この様なTFTとセグメント電極をもつ基板3
01の上に、さらに水素原子をドープしたチツ化
シリコンフイルムで形成した絶縁膜309と配向
制御膜310が形成されている。この配向制御膜
310としては、例えば1000Åのポリイミドフイ
ルムが使用される。
Substrate 3 with such TFT and segment electrodes
Further, an insulating film 309 and an orientation control film 310 made of a silicon oxide film doped with hydrogen atoms are formed on the film 01. As this orientation control film 310, for example, a 1000 Å polyimide film is used.

本発明で用いる液晶素子は、前述のTFTをマ
トリクス状に配置したTFTマトリクス基板と対
向基板311の間にネマチツク液晶313(NP
型液晶)が第1図で示した配向状態で挟持されて
いる。対向基板311の上には、コモン電極31
2となるITOフイルムが形成され、さらに前述し
た液晶−シヤツタアレイの場合ではマイクロシヤ
ツタ部を形成するために開口部以外を遮光するた
めのクロム/アルミニウム積層蒸着フイルムより
なる遮光膜314が対向電極312の上に積層さ
れている。これらコモン電極312と遮光膜31
4の上に配向制御膜315ポリイミドなどによつ
て形成されている。
The liquid crystal element used in the present invention has a nematic liquid crystal 313 (NP
(type liquid crystal) are sandwiched in the alignment state shown in FIG. A common electrode 31 is provided on the counter substrate 311.
Further, in the case of the liquid crystal shutter array described above, a light shielding film 314 made of a chromium/aluminum laminated vapor deposited film is formed on the counter electrode 312 to shield areas other than the openings to form a microshutter section. is layered on top. These common electrodes 312 and light shielding film 31
4, an alignment control film 315 is formed of polyimide or the like.

第3図Bは、本発明で用いる液晶シヤツタアレ
イを模式的に表わした断面図である。本発明の液
晶シヤツタアレイは、TFT部316が液晶素子
317の基板301と同一基板301′の上で、
且つ液晶素子317の外部に形成されている。特
に、TFT316は液晶素子317の基板301
とコモン電極312を設けた対向基板311間の
液晶313を封止するために形成したエポキシ系
接着剤などによる封止部材318の外側に配置さ
れていることが好ましい。又TFT316は液晶
素子317の基板301とは別にIC回路などの
外部回路基板(図示せず)の上に設けることがで
きる。図中の第3図Aと同一符合のものは、同一
部材を表わしている。又、図中319と320は
クロスニコルの偏光子で、312はクロム、アル
ミニウムなどによるTFT316の半導体膜30
5に対する遮光膜を表わしている。
FIG. 3B is a sectional view schematically showing a liquid crystal shutter array used in the present invention. In the liquid crystal shutter array of the present invention, the TFT section 316 is on the same substrate 301' as the substrate 301 of the liquid crystal element 317,
Moreover, it is formed outside the liquid crystal element 317. In particular, the TFT 316 is connected to the substrate 301 of the liquid crystal element 317.
The common electrode 312 is preferably disposed outside a sealing member 318 made of an epoxy adhesive or the like formed to seal the liquid crystal 313 between the opposing substrate 311 and the common electrode 312. Further, the TFT 316 can be provided on an external circuit board (not shown) such as an IC circuit, separately from the substrate 301 of the liquid crystal element 317. Components having the same reference numerals as those in FIG. 3A in the drawings represent the same members. In the figure, 319 and 320 are crossed Nicol polarizers, and 312 is the semiconductor film 30 of the TFT 316 made of chromium, aluminum, etc.
5 represents a light-shielding film.

第4図Aは、本発明の液晶シヤツタアレイで用
いるTFTマトリクス基板の回路で、第4図Bは
その平面図を表わしている。TFTマトリクスは、
アレイ状にTFT4011,4012,4013,
4014,4015,4016,4017,40
18,……(TFT;401)が配置された構造
を有している。TFT401は、走査信号をゲー
ト電極に印加するゲート線4021,4022,
4023,4024群402、情報(データ)信
号をソース電極に印加するデータ線4031,4
032,……群403とデータ線403からのデ
ータ信号が出力信号として印加されるドレイン電
極4051,4052,4053,4054と接
続したマイクロシヤツタのセグメント電極404
1,4042,4043,4044,4045,
4046,4047,4048,……群404が
それぞれ接続されている。
FIG. 4A shows a circuit of a TFT matrix substrate used in the liquid crystal shutter array of the present invention, and FIG. 4B shows a plan view thereof. TFT matrix is
TFT4011, 4012, 4013, in an array
4014, 4015, 4016, 4017, 40
It has a structure in which 18,... (TFT; 401) are arranged. The TFT 401 has gate lines 4021, 4022, which apply scanning signals to the gate electrodes,
4023, 4024 group 402, data lines 4031, 4 that apply information (data) signals to the source electrodes
032, . . . group 403 and the segment electrode 404 of the microshutter connected to the drain electrodes 4051, 4052, 4053, 4054 to which the data signal from the data line 403 is applied as an output signal.
1,4042,4043,4044,4045,
4046, 4047, 4048, . . . groups 404 are connected to each other.

本実施例では、データ線4031にTFT40
11,4012,4013と4014が共通接続
され、データ線4032にTFT4015,40
16,4017と4018が共通接続されてい
る。一方、ゲート線4021にTFT4011,
4015が共通接続されている。同様に他のゲー
ト線についても図示する如くTFTと共通接続さ
れている。本実施例では4次時分割駆動方式につ
いて明らかにしたものであるが、本発明では2
次、3次又は5次あるいはそれ以上の多次時分割
駆動方式とすることができる。
In this embodiment, a TFT 40 is connected to the data line 4031.
11, 4012, 4013 and 4014 are commonly connected, and TFTs 4015 and 40 are connected to the data line 4032.
16, 4017 and 4018 are commonly connected. On the other hand, TFT4011 is connected to the gate line 4021,
4015 are commonly connected. Similarly, other gate lines are commonly connected to the TFT as shown. Although this embodiment clarifies the 4-order time-division driving method, the present invention
It is possible to adopt a multi-order time-division driving method such as second order, third order, fifth order or higher order.

この様なTFTマトリクス構造では、ゲート電
極(及びゲート電極からゲート線へ引き出す引き
出しゲート電極)とドレイン電極に接続されてい
るセグメントと電極との間で重なり部がなく、従
つて鵜この重なり部により発生する不要な容量
C0を生じることがない。
In such a TFT matrix structure, there is no overlap between the gate electrode (and the lead-out gate electrode drawn out from the gate electrode to the gate line) and the segment connected to the drain electrode, and therefore the overlap Unnecessary capacity generated
C 0 will not occur.

又、本実施例ではマイクロシヤツタのセグメン
ト電極群404が順次チドリ状に配列されている
が、これは、マイクロシヤツタ部が順次時分割で
情報の書き込みが行なわれるため、副走作方向4
05へ常に移動している像保持部材である感光ド
ラム(図示せず)上での情報書き込みが1フレー
ム中で直線となつて行こなうためである。
Furthermore, in this embodiment, the segment electrode groups 404 of the microshutter are arranged in a staggered manner, but this is because the microshutter section sequentially writes information in a time-division manner.
This is because information is written on a photosensitive drum (not shown), which is an image holding member that is constantly moving to 05, in a straight line within one frame.

第4図Cは、第4図BのA−A′断面図を表わ
している。図中、基板409の上に形成したゲー
ト線4021上には絶縁膜407が一面に亘つて
覆われているが、交差するゲート線4022,4
023と4024をまたいで、コンタクトホール
406を通してそれぞれが導電膜410によつて
接続されている。
FIG. 4C shows a sectional view taken along line A-A' in FIG. 4B. In the figure, an insulating film 407 is entirely covered on a gate line 4021 formed on a substrate 409, and intersecting gate lines 4022, 4
023 and 4024, and are connected to each other by a conductive film 410 through a contact hole 406.

これらの交差して配置したゲート線上には、絶
縁膜408が設けられ、その上にデータ線403
1が配置されている。
An insulating film 408 is provided on these gate lines arranged to intersect with each other, and a data line 403 is formed on the insulating film 408.
1 is placed.

第5図は、液晶シヤツタアレイを用いて光信号
を感光ドラムに与えるための概略構成を示してい
る。但し、帯電器、現像器、クリーニングなどは
省略している。53は、前述の如き液晶シヤツタ
アレイ、51は感光ドラム(アロムフアスシリコ
ン感光体、有機光導電性感光体)、54は蛍光燈
などの光源、52はセルフオツクレンズなどのレ
ンズアレイ、55は集光カバーである。感光ドラ
ム51は副走作方向56の方向に回転し、この感
光ドラム51の面に光源54と液晶シヤツタアレ
イ53からなるプリンタヘツド部57から発生し
た光信号を照射することによつて情報信号に応じ
た静電荷像を形成することができる。このため、
レーザービームより発生した光信号を照射する方
式の電子写真複写機に比べ装置の小型化が可能
で、しかもレーザービームを照射する方式で使用
されるポリゴンスキヤナの様な機械的駆動部がな
いため騒音がなく、又、厳しい機械的精度の要求
を小さくすることができる利点がある。
FIG. 5 shows a schematic configuration for applying optical signals to a photosensitive drum using a liquid crystal shutter array. However, the charger, developer, cleaning, etc. are omitted. 53 is a liquid crystal shutter array as described above, 51 is a photosensitive drum (alloy silicon photoreceptor, organic photoconductive photoreceptor), 54 is a light source such as a fluorescent lamp, 52 is a lens array such as a self-occurring lens, and 55 is a focusing lens. It is a light cover. The photosensitive drum 51 rotates in a sub-traverse direction 56 and responds to information signals by irradiating the surface of the photosensitive drum 51 with optical signals generated from a printer head section 57 consisting of a light source 54 and a liquid crystal shutter array 53. It is possible to form an electrostatic charge image. For this reason,
Compared to electrophotographic copying machines that emit optical signals generated by laser beams, the device can be made more compact, and there is no mechanical drive unit like the polygon scanner used in laser beam emitting methods. It has the advantage of being noiseless and reducing the requirements for strict mechanical accuracy.

次に、第4図に示す配列状態のシヤツタ開口部
W1,W2,……で4次時分割駆動を行なう場合の
ドツトパターンを形成する例を説明する。
Next, the shutter openings in the arrangement shown in Figure 4
An example of forming a dot pattern when performing quaternary time division driving using W 1 , W 2 , . . . will be described.

第6図は、液晶シヤツタアレイに印加する駆動
信号のタイムチヤートの具体例を表わしている。
ここで、G1〜G4はゲート線4021,4022,
4023と4024に印加する電圧波型で、電位
V2が印加された時TFTがオン状態となりソース
電極とドレイン電極の間が導通状態となる。一
方、電位が−V1で印加された時にはTFTはオフ
状態となり、ソース電極とドレイン電極の間がカ
ツトオフ状態となり、電気的に遮断される。従つ
て、ゲート電極の印加電圧がV2の時、TFTのド
レイン電極に接続されたセグメント電極の電位が
TFTのソース電極に接続されたデータ線に印加
した電位に変化し、次にゲート電極の印加電圧を
−V1にすると、その直前でデータ線に印加した
電位がセグメント電極に保持される。
FIG. 6 shows a specific example of a time chart of the drive signal applied to the liquid crystal shutter array.
Here, G 1 to G 4 are gate lines 4021, 4022,
The voltage waveform applied to 4023 and 4024, the potential
When V 2 is applied, the TFT turns on and becomes conductive between the source electrode and the drain electrode. On the other hand, when a potential of -V1 is applied, the TFT is in an off state, and the source electrode and drain electrode are in a cut-off state and electrically disconnected. Therefore, when the voltage applied to the gate electrode is V2 , the potential of the segment electrode connected to the drain electrode of the TFT is
When the potential applied to the data line connected to the source electrode of the TFT changes, and then the voltage applied to the gate electrode is set to -V1 , the potential applied to the data line immediately before is held at the segment electrode.

Cは、コモン電極に印加する電圧波形で、本実
施例では常に電位Oに保持されている。S1はソー
ス電極(データ電極)に印加する電圧波形で、開
口部W1,W2,…をオンかオフの何れかに設定す
るに従つて、電位を0かVとする電圧が印加され
る。
C is a voltage waveform applied to the common electrode, which is always held at potential O in this embodiment. S 1 is a voltage waveform applied to the source electrode (data electrode), and as the openings W 1 , W 2 , ... are set to either on or off, a voltage is applied that changes the potential to 0 or V. Ru.

次に、開口部W1に注目してシヤツタ開閉の動
作制御について説明する。
Next, the operation control of opening and closing the shutter will be explained, focusing on the opening W1 .

時間T11において、マイクロシヤツタ部W1のセ
グメント電極4041と接続されているTFT4
011のゲート線4021(G1)に接続された
ゲート電極の電位がV2となり、TFT4011は
オン状態となる。時間τ11とτ12(τ11+τ12=T11
ではデータ電極4031(S1)の電位はVである
ので、マイクロシヤツタ部W1のセグメント電極
4041の電位もほぼVとなる。従つて、この時
マイクロシヤツタ部W1はオフ状態となつている。
続く時間τ13ではゲート線4021(G1)に接続
されたゲート電極の電位が−V1となるので、た
とえデータ電極4031(S1)に電圧が印加され
ても、マイクロシヤツタ部W1のセグメント電極
は電位Vを保持することができる。τ13=T12
T13+T14で、T12はゲート線4022(G2)に、
T13はゲート線4023(G3)に、T14はゲート
線4024(G4)にそれぞれV2の電圧を印加す
る期間である。従つてT11+T12+T13+T14が1
フレーム期間となる。続くフレーム期間の時間
T21で再びゲート電極(G1)の電位がV2となつて
TFT4011がオン状態となる。この時間T21
前半の時間τ21でデータ電極(S1)の電位がVと
なり、マイクロシヤツタ部W1のセグメント電極
に電圧Vが付与され、続く後半の時間τ22(TFT
のオン状態が保持されている)でデータ電極
(S1)の電位が0となるので、マイクロシヤツタ
部W1のセグメント電極の電位が0に変化し、続
く時間τ23(=T22+T23+T24)の間、電位0が保
持される。従つてマイクロシヤツタ部W1に相当
する液晶に印加される電圧が0となつているた
め、第2図で説明した様にシヤツタのオン状態
(光透過状態)が1フレーム期間に形成される。
At time T 11 , the TFT 4 connected to the segment electrode 4041 of the microshutter section W 1
The potential of the gate electrode connected to the gate line 4021 (G 1 ) of 011 becomes V 2 and the TFT 4011 is turned on. Time τ 11 and τ 1211 + τ 12 = T 11 )
Since the potential of the data electrode 4031 (S 1 ) is V, the potential of the segment electrode 4041 of the microshutter section W 1 is also approximately V. Therefore, at this time, the microshutter section W1 is in an off state.
At the subsequent time τ 13 , the potential of the gate electrode connected to the gate line 4021 (G 1 ) becomes −V 1 , so even if a voltage is applied to the data electrode 4031 (S 1 ), the microshutter section W 1 The segment electrodes can hold a potential V. τ 13 =T 12 +
T 13 +T 14 , T 12 is connected to gate line 4022 (G 2 ),
T 13 is a period in which the voltage of V 2 is applied to the gate line 4023 (G 3 ), and T 14 is a period in which the voltage of V 2 is applied to the gate line 4024 (G 4 ). Therefore, T 11 +T 12 +T 13 +T 14 is 1
This is the frame period. the duration of the following frame period
At T 21 , the potential of the gate electrode (G 1 ) becomes V 2 again.
TFT4011 is turned on. At time τ 21 in the first half of this time T 21 , the potential of the data electrode (S 1 ) becomes V, voltage V is applied to the segment electrode of the microshutter section W 1 , and in the subsequent second half time τ 22 (TFT
), the potential of the data electrode (S 1 ) becomes 0, so the potential of the segment electrode of the micro-shutter W 1 changes to 0, and the continuing time τ 23 (=T 22 +T 23 +T 24 ), a potential of 0 is maintained. Therefore, since the voltage applied to the liquid crystal corresponding to the micro-shutter section W1 is 0, the on-state (light-transmitting state) of the shutter is formed in one frame period as explained in FIG. .

第6図中の|W1−C|で、マイクロシヤツタ
部W1のセグメント電極とコモン電極間、すなわ
ち液晶に印加される電圧波型を時系列に従つて明
らかにしている。これに従えば時間τ12+τ13+τ21
で|W1−C|は電位差Vとなつていて、次のフ
レーム期間のうち時間τ22+τ23で|W1−C|は電
位差0となつている。この時のマイクロシヤツタ
W1の時系列における透過率の変化を第6図中の
Tr1で明らかにしている。この図示によれば、時
間τ12+τ13+τ21の期間においては、マイクロシヤ
ツタ部W1の透過率はTrd(暗レベル)であり、時
間τ22+τ23+τ31の期間においてはマイクロシヤツ
タ部W1の透過率はTrl(明レベル)まで徐々に上
昇し、次のフレーム期間のτ31で|W1−C|がV
となる場合では図示する如くTrdに復帰する。
|W 1 -C| in FIG. 6 shows the voltage waveform applied between the segment electrode and the common electrode of the micro-shutter section W 1 , that is, to the liquid crystal, in chronological order. According to this, the time τ 12 + τ 13 + τ 21
Then, |W 1 -C| becomes a potential difference V, and at time τ 2223 of the next frame period, |W 1 -C| becomes a potential difference 0. Micro shutter at this time
The change in transmittance in the time series of W 1 is shown in Figure 6.
This is made clear in Tr 1 . According to this diagram, during the period of time τ 121321 , the transmittance of the microshutter portion W 1 is Trd (dark level), and during the period of time τ 222331 , the transmittance of the microshutter portion W 1 is Trd (dark level). The transmittance of part W 1 gradually increases to Trl (bright level), and at τ 31 of the next frame period |W 1 −C| becomes V
In this case, it returns to Trd as shown in the figure.

又、図中の|W1−C|はマイクロシヤツタW2
の電極とコモン電極間の時系列における電位差を
示し、Tr2はその時の透過率の変化を表わしてい
る。
Also, |W 1 -C| in the figure is the micro shutter W 2
It shows the potential difference in time series between the electrode and the common electrode, and Tr 2 shows the change in transmittance at that time.

第7図は、光スポツト像のドツトd1 1とd2 1を作製
する際のシーケンスを示している。各ドツトの
内、第1列のドツト(d1 1、d2 1、d3 1、d4 1、…)はマ
イクロシヤツタ部W1のオンとオフに対応し、第
2列のドツト(d1 2、d2 2、d3 2、d4 2、…)はマイクロ
シヤツタ部W2のオンとオフに対応している。ま
た、各行のドツトはそれぞれマイクロシヤツタ部
W1,W2,W3,W4,……に対応している。ここ
で、ドツトd1 1、d1 4、d2 3、d3 1、d3 2、d4 2とd4 4は暗レ

ルで、その外のドツトは明レベルであるとする。
尚、図中71は主走査方向、72は副走査方向を
表わしている。
FIG. 7 shows the sequence for producing dots d 1 1 and d 2 1 of the light spot image. Among the dots, the dots in the first row (d 1 1 , d 2 1 , d 3 1 , d 4 1 , ...) correspond to the on and off states of the microshutter section W 1 , and the dots in the second row ( d 1 2 , d 2 2 , d 3 2 , d 4 2 , . . . ) correspond to the on and off states of the micro-shutter section W 2 . Also, each dot in each row is a micro shutter section.
It corresponds to W 1 , W 2 , W 3 , W 4 , ... Here, it is assumed that the dots d 1 1 , d 1 4 , d 2 3 , d 3 1 , d 3 2 , d 4 2 and d 4 4 are at the dark level, and the other dots are at the bright level.
In the figure, 71 represents the main scanning direction, and 72 represents the sub-scanning direction.

本発明の時分割駆動法では、例えば前記の如き
4次時分割駆動によりマイクロシヤツタ部を動作
すると、1フレーム期間中でマイクロシヤツタ部
のオン状態(光透過状態)あるいはオフ状態(光
遮断状態)を保持することができる。
In the time-division driving method of the present invention, when the micro-shutter section is operated by the fourth-order time-division drive as described above, the micro-shutter section is either in the on state (light transmitting state) or the off state (light blocking state) during one frame period. state) can be maintained.

すなわち、暗レベルのドツトを形成する時には
1行分のドツト生成時間(τ12+τ13+τ21)に亘つ
て透過率を暗レベル(Trd)とし、又明レベルの
ドツトを形成する時には1行分のドツト生成時間
(τ22+τ23+τ31)に亘つて透過率を明レベル
(Trl)とすることができる。この時の明暗比、
すなわちS/N比は第6図中の面積AとBとの比
に相当したものとなり、従来の液晶シヤツタアレ
イで使用されていた単純マトリクス方式の場合と
較らべてS/N比を大幅に向上することができ
る。
That is, when forming dots at a dark level, the transmittance is set to the dark level (Trd) over the dot generation time for one line (τ 121321 ), and when forming dots at a bright level, the transmittance is set at the dark level (Trd) for one line. The transmittance can be kept at the bright level (Trl) over the dot generation time (τ 222331 ). The brightness ratio at this time,
In other words, the S/N ratio corresponds to the ratio of areas A and B in Figure 6, and the S/N ratio is significantly higher than that of the simple matrix method used in conventional liquid crystal shutter arrays. can be improved.

又、本実施例では第6図に示す様にゲート線を
走査する初期期間において、この走査信号と同期
させて入力する情報信号には電圧Vが付加されて
いる。これは、前述の第2図に示す方式の液晶に
印加される電圧を0とすると、透過率は第8図に
示す様に時間に対して波型状に変化する。この現
象は一般に光のバウンシング現象と呼ばれてい
る。従つて、第8図によれば1つのマイクロシヤ
ツタ部でオン状態が3τに亘つて連続すると、透過
率が時間tを境に低下するためそれぞれの書き込
み次の透過率が相違し、このため各ドツト毎の明
暗比(プリント画像のコントラス)にバラツキを
生じる問題があつた。そこで、本実施例では各書
き込み時におけにるシヤツタ部のオン状態での透
過率を一様とするために、前述した様に書き込み
時の初期期間で走査信号と同期して入力させる情
報信号に電圧Vを負荷し、強制的に一担液晶に電
圧Vを印加して暗状態を形成すると、次にマイク
ロシヤツタ部のオン状態が続いても再び第8図に
示す1ドツト書き込み時間τにおける透過率とな
り、各ドツトにおけるオン状態での透過率を全て
一様なものとすることができる。
Further, in this embodiment, as shown in FIG. 6, during the initial period when the gate line is scanned, a voltage V is added to the information signal inputted in synchronization with this scanning signal. This is because when the voltage applied to the liquid crystal of the type shown in FIG. 2 is set to 0, the transmittance changes in a waveform with time as shown in FIG. 8. This phenomenon is generally called a light bouncing phenomenon. Therefore, according to FIG. 8, if one micro-shutter part continues to be in the on state for 3τ, the transmittance decreases after time t, so the transmittance after each write is different. There was a problem in which the brightness ratio (contrast of the printed image) of each dot varied. Therefore, in this embodiment, in order to make the transmittance of the shutter part in the ON state uniform during each write, the information signal input in synchronization with the scanning signal during the initial period during write is used as described above. When a voltage V is applied and a dark state is formed by forcibly applying the voltage V to the liquid crystal, even if the micro-shutter section continues to be in the on-state, the state will be changed again at the one-dot writing time τ shown in FIG. The transmittance of each dot in the on state can be made uniform.

従つて、この強制的なシヤツタ閉時間をデータ
書き込みの直前又は直後に設定することにより、
データ書き込みの際のシヤツタ開時及びシヤツタ
閉時の両状態において、常に安定した透過光量が
得られ、常に安定したコントラストのプリント画
像を得ることが可能となる。各ドツトを形成する
ためのデータ信号をデータ電極に与える前に、前
回のドツト形成が明レベルか暗レベルかの如何に
かかわらず、液晶層に電圧が印加される様に信号
を与えることができる。この時、液晶層に電圧が
与えられ、透過率が充分に低くなる時間をτ11
し、時間τ12でTFT401を介してセグメント電
極404の電位がデータ電極403の電位に変化
するのに充分な時間にする必要がある。
Therefore, by setting this forced shutter closing time immediately before or after data writing,
A stable amount of transmitted light is always obtained both when the shutter is open and when the shutter is closed when writing data, making it possible to always obtain a printed image with stable contrast. Before applying the data signal for forming each dot to the data electrode, a signal can be applied so that a voltage is applied to the liquid crystal layer, regardless of whether the previous dot formation was at a bright level or a dark level. . At this time, the time when voltage is applied to the liquid crystal layer and the transmittance becomes sufficiently low is defined as τ 11 , and at time τ 12 the potential of the segment electrode 404 changes to the potential of the data electrode 403 via the TFT 401. need to make time.

本発明者らの実験によれば、8mmの液晶に20V
の電圧を印加する場合、時間τ11は約0.24msec、
従つて0.2msec以上であればよく、又時間τ12は数
十μsecであれば充分で、時間τ11+τ12は約0.3m
sec以上であればよいことが判明した。又、開口
部(シヤツタ部)密度を16ドツト/mm画像形成速
度(プロセススピード)を50mm/secとすると、
第1行のドツト形成時間(τ11+τ12+τ13)は、
1.25msecとなるので、時間τ11+τ12を1.25msecの
1/4時間、即ち0.3125msecに設定して4次時分割
駆動を実現できることが判明した。さらに、この
際、明暗比が6.5にまで向上し、明レベルの光量
が従来の単純マトリクス駆動方式の場合と比較し
て2倍以上となつていることも判明した。
According to experiments by the inventors, 20V is applied to an 8mm liquid crystal.
When applying a voltage of , the time τ 11 is approximately 0.24 msec,
Therefore, it is sufficient that the time is 0.2 msec or more, and it is sufficient that the time τ 12 is several tens of μsec, and the time τ 1112 is approximately 0.3 m.
It turned out that it is sufficient if it is sec or more. Also, if the aperture (shutter part) density is 16 dots/mm and the image forming speed (process speed) is 50 mm/sec,
The dot formation time in the first row (τ 111213 ) is
Since the time is 1.25 msec, it has been found that the fourth-order time division drive can be realized by setting the time τ 1112 to 1/4 of 1.25 msec, that is, 0.3125 msec. Furthermore, it was also found that the contrast ratio was improved to 6.5, and the amount of light at the bright level was more than double that of the conventional simple matrix drive method.

第9図は、本発明の時分割駆動法の別の具体例
を表わしている。第9図に示す具体例は、さらに
時分割数を増大させた場合に適した駆動法であ
る。
FIG. 9 shows another specific example of the time division driving method of the present invention. The specific example shown in FIG. 9 is a driving method suitable for further increasing the number of time divisions.

すなわち、第6図に示す駆動例では、開口部の
透過率を明レベルTrlから暗レベルTrdに転移さ
せるに要する時間τ11(1フレームについて述べ
る)にゲート最低オン時間(データ電極の電圧を
ドレイン側で得るのに要する最低時間)τ12を加
えた時間(τ11+τ12)の間でゲート電極をオン状
態としているため、時分割数を多くするには限度
がある。すなわち、開口部密度を16ドツト/mmと
し、プロセススピードを50mm/secとした時、時
分割数は、下記の式(6)によつて示される。
That is, in the driving example shown in FIG. 6 , the gate minimum on time (data electrode voltage is Since the gate electrode is kept in the ON state during the time (τ 1112 ) which is the sum of τ 12 (minimum time required to obtain the desired voltage), there is a limit to increasing the number of time divisions. That is, when the opening density is 16 dots/mm and the process speed is 50 mm/sec, the number of time divisions is expressed by the following equation (6).

n=1.25msec/τ11(msec)+τ11(msec)=1.25
msec/0.2msec+τ12 ……(6) この際、時間τ12は数μsec〜数十μsecで充分で
あり、時分割数nは時間τ11によつて制御される
ことになる。
n = 1.25msec/τ 11 (msec) + τ 11 (msec) = 1.25
msec/0.2 msec+τ 12 (6) At this time, several μsec to several tens of μsec is sufficient for the time τ 12 , and the number of time divisions n is controlled by the time τ 11 .

そこで、第9図に示す様にシヤツタ開口部を強
制的に閉じるために必要な時間(本発明者らの実
験では、τ11=0.24msec、液晶の厚み8μm、駆動
40Vとした)でゲート線G1,G2,G3,…Gn
(n;時分割数)に順次ゲートオンパルスを印加
し、これと同期させてデータ電極に電圧Vを印加
する。従つて、順次マイクロシヤツタ部がオフ状
態となり、続くフレーム期間でデータ電極に選択
信号(電圧0かV)を印加する。すなわち、第1
走査期間t1でマイクロシヤツタ部に対応する液晶
に電圧V(コモン電極の電極の電位を0とする)
を印加することによつてマイクロシヤツタ部の全
てがオフ状態となり、この第1走査期間t1はリフ
レツシユ期間に相当している。続く第2走査期間
t2でデータ信号に従つた電圧をデータ電極にゲー
ト線の走査信号(τ1)と同期させて印加すること
によつて、所定のマイクロシヤツタ部をオン状態
又はオフ状態に設定する。この第2走査期間t2
データ書き込み期間に相当している。
Therefore, as shown in Fig. 9, the time required to forcibly close the shutter opening (in our experiments, τ 11 = 0.24 msec, liquid crystal thickness 8 μm, drive
40V) and gate lines G 1 , G 2 , G 3 ,...Gn
A gate-on pulse is applied sequentially to (n: the number of time divisions), and a voltage V is applied to the data electrode in synchronization with this. Therefore, the microshutter section is sequentially turned off, and a selection signal (voltage 0 or V) is applied to the data electrode in the following frame period. That is, the first
During the scanning period t1 , a voltage V is applied to the liquid crystal corresponding to the microshutter section (assuming the potential of the common electrode to be 0).
By applying this, all of the microshutter sections are turned off, and this first scanning period t1 corresponds to a refresh period. The following second scanning period
At t 2 , a voltage according to the data signal is applied to the data electrode in synchronization with the scanning signal (τ 1 ) of the gate line, thereby setting a predetermined microshutter section in the on state or off state. This second scanning period t2 corresponds to a data writing period.

第9図に示す具体例では、前述のリフレツシユ
期間とデータ書き込み期間を交互に設けて駆動す
るもので、さらに本例ではこのデータ書き込み期
間とリフレツシユ期間の間に任意の電圧印加期間
t3が付加されているが、この任意期間t3は省略す
ることも可能である。この様な駆動法を用いた時
の時分割数nは式(7)によつて表わされる。
In the specific example shown in FIG. 9, the refresh period and the data write period described above are provided alternately for driving, and furthermore, in this example, an arbitrary voltage application period is set between the data write period and the refresh period.
Although t 3 is added, this arbitrary period t 3 can also be omitted. The number of time divisions n when using such a driving method is expressed by equation (7).

n=フレーム期間t1(msec)/ゲート線の走査信号印
加期間τ1(msec) ……(7) 今、フレーム期間t1を0.24msecとし、ゲート最
低オン時間(走査信号印加期間τ1を5μsecとする
と、時分割数は48まで可能となつた。又、第9図
中のTrにゲート線G1とデータ電極S1の端子を接
続したTFTでスイツチングされるシヤツタ部の
時系列における透過率の変化を表わしている
(Trl;明レベル、Trd;暗レベル)。
n = frame period t 1 (msec) / gate line scanning signal application period τ 1 (msec) ...(7) Now, frame period t 1 is 0.24 msec, gate minimum on time (scanning signal application period τ 1 is If 5μsec, the number of time divisions can be up to 48.Also, the time series transmission of the shutter section switched by a TFT in which the terminals of the gate line G1 and the data electrode S1 are connected to the Tr in Fig. 9 is possible. (Trl: light level, Trd: dark level).

第10図は、もう1つの他の具体例を表わして
いる。前述の第9図に示す駆動例では時間t1の間
で必ず1つのTFTに対してゲートオンパルスが
印加され、オン状態となつているが、本発明では
時分割数nを比較的少なくし(第10図に示す例
では時分割数nが4となつている)。これにより
データパルス印加時間を短縮することができる。
すなわち、第10図に示すマイクロシヤツタ部
W1,W2,W3とW4(第4図の開口部に対応)に
おける透過率波形に示す様に最初に駆動されるマ
イクロシヤツタ部W1と最後に駆動される開口部
W4の駆動時間差を短縮することができる。
FIG. 10 shows another specific example. In the driving example shown in FIG. 9 described above, a gate-on pulse is always applied to one TFT during time t1 , and the TFT is turned on, but in the present invention, the number of time divisions n is relatively small. (In the example shown in FIG. 10, the time division number n is 4). This allows the data pulse application time to be shortened.
That is, the micro shutter section shown in FIG.
As shown in the transmittance waveforms at W 1 , W 2 , W 3 and W 4 (corresponding to the apertures in Figure 4), the microshutter part W 1 is driven first and the aperture part is driven last.
The driving time difference of W4 can be shortened.

今、ここで光源の点灯波形を第10図のLの様
にすると、その時の各開口部におけるオン状態の
透過光のエネルギーはW1S,W2N,W3S,W4S
で示す面積となる。この場合、開口部W1,W3
W4はシヤツタオン状態であり、そこからの透過
光のエネルギーはW1S>W3S>W4Sとなるが、こ
の駆動に関しては前記した様に、データパルス印
加時間τ2が短いため、この差はほぼ無視できる。
例えば、開口部(シヤツタ部)密度16ドツト/
mm、プロセススピード50mm/sec、ゲート最低オ
ン時間τ1を5μsecとして4次時分割駆動を行なう
場合では、データパルス印加時間τ2は20μsecとな
る。これに対して時間τ3は1msec程度である。
従つて、この程度の時間差による光エネルギ
W1S,W3SとW4Sの差は、ほとんど無視すること
ができる。
Now, if the lighting waveform of the light source is set as L in Figure 10, the energy of the transmitted light in the on state at each aperture at that time is W 1 S, W 2 N, W 3 S, W 4 S
The area is shown as . In this case, the openings W 1 , W 3 ,
W 4 is in the shutter-on state, and the energy of the transmitted light from there is W 1 S>W 3 S>W 4 S.As for this drive, as mentioned above, since the data pulse application time τ 2 is short, This difference is almost negligible.
For example, the opening (shutter) density is 16 dots/
mm, the process speed is 50 mm/sec, and the minimum gate on time τ 1 is 5 μsec to perform quaternary time-division driving, the data pulse application time τ 2 is 20 μsec. On the other hand, the time τ 3 is about 1 msec.
Therefore, the light energy due to this degree of time difference
The difference between W 1 S, W 3 S and W 4 S can be almost ignored.

この様に光源を最初のゲートにリフレツシユパ
ルス(リフレツシユパルス印加期間 τ4)をする
直前で、点灯(あるいは、この時間のみ光量UP)
とすることにより、そのS/N比は最悪の場合を
見積つてもW4S/W2Nとなる。今、発光中心波
長を650nm程度とした光源を使用し、開口部密
度16ドツト/mm、プロセススピード50mm/sec、
光源点灯時間τLを200μsecとすると、W1S/W2N
は10倍以上となる。又、データパルス印加時間τ2
を設定したことによりS/N比(W4S/W2N)
が多少低下するが、前記した様にW1SとW4Sとの
エネルギー差が小さくなる様に時間τ2を設定すれ
ばS/N比が大幅に改善され、常に安定した電子
写真プリント画像を得ることができる。尚、図中
の時間τ5は任意期間である。
In this way, just before applying a refresh pulse (refresh pulse application period τ 4 ) to the light source at the first gate, turn it on (or increase the light intensity only during this time)
As a result, the S/N ratio becomes W 4 S/W 2 N even in the worst case. We are currently using a light source with an emission center wavelength of approximately 650 nm, an aperture density of 16 dots/mm, a process speed of 50 mm/sec,
If the light source lighting time τL is 200 μsec, W 1 S/W 2 N
is more than 10 times as large. Also, data pulse application time τ 2
By setting the S/N ratio (W 4 S/W 2 N)
However, as mentioned above, if the time τ 2 is set so that the energy difference between W 1 S and W 4 S is small, the S/N ratio will be greatly improved, and the electrophotographic print image will always be stable. can be obtained. Note that time τ 5 in the figure is an arbitrary period.

第11図及び第12図は、本発明の別の態様を
表わす駆動例を示している。
FIGS. 11 and 12 show driving examples representing another aspect of the present invention.

第11図は、時分割数nを8とした時のゲート
線に印加する電圧波形とデータ電極に印加する電
圧波形を明らかにしている。時間τは1画素形成
時間に対応していて、式(8)で計算される。
FIG. 11 shows the voltage waveforms applied to the gate line and the voltage waveforms applied to the data electrodes when the number of time divisions n is 8. The time τ corresponds to one pixel formation time and is calculated using equation (8).

τ=1/Vp・N ……(8) (式中、 Vp;プロセススピードmm/sec N;pel数) 第11図において、TFTのゲート最低オン時
間τ1とした時、τa≧τ1、τb>τ1としてτaとτbを

互にして時間を区切り、時間τaは液晶に必ず電
界を印加し、開口部をオフ状態とし、透過率の変
動を防ぐための電位を開口部電極にリフレツシユ
(消去)期間で、時間τbは開口部のオンとオフ状
態を制御するための電位をマイクロシヤツタ部の
セグメント電極に与えるデータ書き込み期間とし
ている。
τ=1/Vp・N...(8) (In the formula, Vp: Process speed mm/sec N: Number of pels) In Fig. 11, when the minimum gate on time of TFT is τ 1 , τa≧τ 1 , Time is divided by alternating τa and τb with τb > τ 1. During time τa, an electric field is always applied to the liquid crystal, the aperture is turned off, and a potential is refreshed to the aperture electrode to prevent transmittance fluctuation ( In the erase period, time τb is a data write period in which a potential for controlling the on/off state of the aperture is applied to the segment electrode of the microshutter section.

第12図には8次時分割駆動で用いるTFTマ
トリクス1202とかかるTFTに接続したゲー
ト線1201、データ線1202と開口部W1
W2,…に接続したセグメント電極1204を示
している。ゲート線1201のうち選択されたゲ
ート線には1画素形成時間τ内でリフレツシユ期
間τaと書き込み期間τbのみに電圧V2が印加され、
他の選択されないゲート線には電圧−V1が印加
される。すなわち、第11図に示す様に最初のリ
フレツシユ期間τaでゲート線G1に電圧V2が印加
され、続く書き込み期間τbとリフレツシユ期間
τaの組を2組分の間でゲート線G1に電圧−V1
印加され、次の書き込み期間τbでゲートG1に電
圧V2が印加され、残りの1画素書き込み時間で
はゲート線G1の電位を−V1とする。次のゲート
線G2にはゲート線G1に印加したゲート信号をリ
フレツシユ期間τaと書き込み期間分だけ時間的
にずらした波形とする。同様に他のゲート線G3
G4,G5,G6,G7とG8を順次時間的にずらした波
形とすれば、2つ以上のゲート線に同時に電圧
V2が印加されない様なゲート信号波形が形成さ
れている。次に、開口部での動作を説明する。
FIG. 12 shows a TFT matrix 1202 used in eight-order time-division driving, a gate line 1201 connected to the TFT, a data line 1202, and an opening W 1 ,
Segment electrodes 1204 connected to W 2 , . . . are shown. A voltage V 2 is applied to a selected gate line among the gate lines 1201 only during a refresh period τa and a write period τb within one pixel formation time τ,
A voltage -V 1 is applied to other unselected gate lines. That is, as shown in FIG. 11, a voltage V 2 is applied to the gate line G 1 during the first refresh period τa, and the voltage V 2 is applied to the gate line G 1 during the following two sets of write period τb and refresh period τa. -V 1 is applied, voltage V 2 is applied to the gate G 1 in the next write period τb, and the potential of the gate line G 1 is set to -V 1 during the remaining one pixel write time. The next gate line G2 has a waveform that is temporally shifted from the gate signal applied to the gate line G1 by the refresh period τa and the write period. Similarly, other gate lines G 3 ,
If G 4 , G 5 , G 6 , G 7 and G 8 are sequentially shifted in time, voltage will be applied to two or more gate lines at the same time.
A gate signal waveform is formed such that V 2 is not applied. Next, the operation at the opening will be explained.

マイクロシヤツタ部W1に接続されたセグメン
ト電極には、時間τ1でゲート線G1の電位が+V2
となり、データ線S1に接続されたデータ電極には
電圧Vが印加される。続く書き込み期間τbでゲ
ート線G1の電位は−V1となり、TFT12021
がカツトオフ状態になるために、データ線S1の電
位にかかわらずマイクロシヤツタ部W1のセグメ
ント電極は電位Vが保持される。このことは、時
間τ1でマイクロシヤツタ部W1に対応する液晶に
は電界が必ず印加されている状態となつて、マイ
クロシヤツタ部W1のオフ状態が形成される。続
く書き込み期間τbでゲート線G1は電位が+V2
なるので、この時ドツトd1 1を暗レベル(オフ状
態)とするにはデータ線S1の電位をVとし、明レ
ベル(オン状態)とするにはデータS1の電位を0
とする様に、それぞれ明暗レベルに対応した電位
がマイクロシヤツタ部W1のセグメント電極に印
加され、続くリフレツシユ期間τaから後では1
画素書き込み期間τが終了するまでゲート線G1
の電位が−V1となり、TFT12021がカツト
オフ状態となるため明暗レベルに対応した電位が
保持されることになる。
At time τ 1 , the potential of the gate line G 1 reaches +V 2 at the segment electrode connected to the microshutter section W 1 .
Therefore, a voltage V is applied to the data electrode connected to the data line S1 . During the subsequent write period τb, the potential of the gate line G1 becomes -V1 , and the TFT12021
is in the cut-off state, the segment electrode of the microshutter section W1 is held at the potential V regardless of the potential of the data line S1 . This means that at time τ 1 , an electric field is always applied to the liquid crystal corresponding to the microshutter section W1 , and the off state of the microshutter section W1 is formed. During the subsequent write period τb, the potential of the gate line G1 becomes + V2 , so in order to bring the dot d11 to the dark level (off state), the potential of the data line S1 must be set to V, and the potential of the data line S1 must be set to V to bring the dot d11 to the bright level (on state). ), set the potential of data S 1 to 0
As shown in FIG .
Gate line G 1 until pixel write period τ ends
The potential becomes -V1 , and the TFT 12021 enters the cut-off state, so that the potential corresponding to the brightness level is held.

この駆動法を用いた際の時分割数nを最大値の
ものとした時の例を第13図に示す。例えば、開
口部密度を16ドツト/mm(16pel)、プロセススピ
ードを50mm/sec、時間τc≒240μsec、時間τ1
78μsecとした時、時分割数nは第9図に示す駆動
例の場合で240/78=3であるが、第13図に示
す駆動例の場合で8次時分割が可能である。
FIG. 13 shows an example in which the number of time divisions n is set to the maximum value when this driving method is used. For example, the aperture density is 16 dots/mm (16 pel), the process speed is 50 mm/sec, the time τc≒240 μsec, and the time τ 1
When the time is 78 μsec, the number of time divisions n is 240/78=3 in the driving example shown in FIG. 9, but eight-order time division is possible in the driving example shown in FIG.

第11図と第12図に示した駆動法において
は、1行書き込み時間において隣り合うゲート線
へのオンパルスが第9図と第10図で示した駆動
例の様に時間差がなく連続的に印加されるのでは
なく、ゲート最低オン時間τ1でだけに時間差を生
じる。従つて、外部回路(時分割駆動用に入力デ
ータを振り分けるインターフエイス回路)におい
て、データ電極へのデータ転送速度を第9図と第
10図に示す駆動法の1/2になすことができ、そ
の部分での回路構成が簡略化することができ、又
コストダウンの上でも有効なものとなる。
In the driving method shown in FIGS. 11 and 12, on-pulses are applied continuously to adjacent gate lines during one row writing time without any time difference as in the driving example shown in FIGS. 9 and 10. Instead, the time difference occurs only at the gate minimum on-time τ 1 . Therefore, in the external circuit (interface circuit that distributes input data for time-division driving), the data transfer speed to the data electrodes can be reduced to half of the driving method shown in FIGS. 9 and 10. The circuit configuration in that part can be simplified, and it is also effective in reducing costs.

又、第11図に示す駆動例は最適な時分割をな
していない場合であり、時間τdで常にゲート線
G1〜G8のうち、何れか1つのゲート線にゲート
オンパルスを印加しておらず、つまり時間τd内
でどのゲート線にもオフ電圧が印加されている時
間を生じる。従つて、各ゲート線へ接続したバツ
フア回路へのデータ転送速度を遅くすることがで
き、この点で回路設定が容易となり、コストダウ
ンの上で有効である。
In addition, the drive example shown in Fig. 11 is a case where optimal time division is not performed, and the gate line is always connected at time τd.
A gate-on pulse is not applied to any one of the gate lines among G 1 to G 8 , that is, there is a time period during which an off-voltage is applied to any gate line within the time τd. Therefore, the data transfer speed to the buffer circuit connected to each gate line can be reduced, which facilitates circuit setting and is effective in reducing costs.

又、本発明では液晶シヤツタアレイを第5図に
示す光信号発生部に取り付けて第15図に示す如
き電子写真複写機により、カツトされたプリント
(転写紙)にトナー画像を形成する際に、この転
写紙の送り間隔を設けることが必要となつている
が、この転写紙送り間隔の時間Tyに第14図に
示す様にデータ電極の電位0とし、コモン電極の
電位を+Vdとすることにより、1画面形成時
(例えば、1枚のコピー形成時Tx)とは逆極性の
電圧を液晶に印加することができる。(Tz:次の
画面形成期間)。例えば、電子写真複写機におけ
る転写紙送り間隔は、その紙間距離で見た時には
一般に30mm〜50mmとなつている。従つて、例えば
紙間距離を50mmとし、そのプロセススピードを50
mm/secとした時で、紙間が1秒間に亘つて液晶
シヤツトアレイを通過することになるため、この
期間における電圧極性を第14図のとおりするこ
とによつて、実質上直流駆動とはなつておらず、
このため液晶シヤツタアレイの寿命を向上させる
ことができる。
Furthermore, in the present invention, when a liquid crystal shutter array is attached to the optical signal generating section shown in FIG. 5 and a toner image is formed on a cut print (transfer paper) using an electrophotographic copying machine as shown in FIG. It is necessary to provide a transfer paper feeding interval, and by setting the potential of the data electrode to 0 and the potential of the common electrode to +Vd at time Ty of this transfer paper feeding interval, as shown in Fig. 14, A voltage having a polarity opposite to that when forming one screen (for example, Tx when forming one copy) can be applied to the liquid crystal. (Tz: next screen formation period). For example, the transfer paper feed interval in an electrophotographic copying machine is generally 30 mm to 50 mm when viewed in terms of the paper distance. Therefore, for example, if the paper distance is 50 mm and the process speed is 50 mm,
mm/sec, the paper passes through the liquid crystal shutter array for one second, so by setting the voltage polarity during this period as shown in Figure 14, it is virtually no longer a direct current drive. Not yet,
Therefore, the life of the liquid crystal shutter array can be improved.

第15図は、前述の液晶シヤツタアレイを用い
た電子写真複写機の1例を示すもので、感光ドラ
ム1501を矢印1502の方向に回転駆動さ
せ、まず帯電器1503により感光ドラム150
1を一様に帯電させ、液晶シヤツタアレイ150
4を駆動させて、背後に配置した光源1505よ
りの光線を選択的に開閉制御して光信号を発生さ
せ、この光信号を帯電された感光ドラム1501
に照射して静電潜像が形成される。
FIG. 15 shows an example of an electrophotographic copying machine using the above-mentioned liquid crystal shutter array. First, a photosensitive drum 1501 is driven to rotate in the direction of an arrow 1502, and a charger 1503 is used to drive the photosensitive drum 1501.
1 to uniformly charge the liquid crystal shutter array 150.
4 to selectively control the opening and closing of the light beam from the light source 1505 placed behind to generate an optical signal, and this optical signal is transmitted to the charged photosensitive drum 1501.
is irradiated to form an electrostatic latent image.

この静電潜像は、現像器1506のトナーによ
り現像され、このトナー現像は転写ガイド150
7を通つてきた複写用紙P(転写紙)上に転写帯
電器1508により転写される。画像の転写を受
けた複写用紙Pは分離ベルト装置1509により
感光ドラム1501から順次に分離され、次いで
定着装置1510で画像が定着されるようになつ
ている。また、転写後感光ドラム1501の表面
上に残留したトナーはクリーニング装置1511
により除去され、前露光装置1512により感光
ドラム1501が除電され、再び次の複写サイク
ルが可能になるようにしてある。ところで、第1
5に於る液晶シヤツタアレイ1504には前述の
第2図に示す液晶セルを採用している。つまり、
露光光源1505からの光線を液晶セルを備えた
液晶シヤツタアレイ1504、セルフオクレンズ
などのレンズアレイ1513を介して感光体15
01の上に結像する際に、図示していない原稿情
報読み取り装置によつて得られた画像情報を含ん
だデイジタル信号により液晶駆動回路1514を
動作させて液晶シヤツタアレイ1504をON−
OFFさせることにより、画像情報のパターンを
有する光信号を感光体1501の上に露光するよ
うになつている。この実施例に於ては露光光源1
505が液晶セルの加熱の機能も果しており、感
熱素子1520に接続された液晶温度制御回路1
516で液晶冷却用フアン1517を動作させる
ことにより、液晶セルの過熱を防止し、液晶セル
を一定温度に維持するようにすることができる。
図中1518は反射笠、1519はレンズアレー
1513を液晶シヤツタ装置へ装着するための部
材である。
This electrostatic latent image is developed with toner in a developing device 1506, and this toner development is applied to a transfer guide 150.
A transfer charger 1508 transfers the image onto the copy paper P (transfer paper) that has passed through the transfer paper 7 . The copy paper P on which the image has been transferred is sequentially separated from the photosensitive drum 1501 by a separation belt device 1509, and then the image is fixed by a fixing device 1510. Further, the toner remaining on the surface of the photosensitive drum 1501 after transfer is removed by a cleaning device 1511.
, the photosensitive drum 1501 is neutralized by the pre-exposure device 1512, and the next copying cycle becomes possible again. By the way, the first
The liquid crystal shutter array 1504 in FIG. 5 employs the liquid crystal cell shown in FIG. 2 described above. In other words,
The light beam from the exposure light source 1505 is transmitted to the photoreceptor 15 through a liquid crystal shutter array 1504 equipped with a liquid crystal cell and a lens array 1513 such as a self-occurrence lens.
When forming an image on 01, the liquid crystal drive circuit 1514 is operated by a digital signal containing image information obtained by a document information reading device (not shown) to turn on the liquid crystal shutter array 1504.
By turning it off, a light signal having a pattern of image information is exposed onto the photoreceptor 1501. In this embodiment, the exposure light source 1
505 also has the function of heating the liquid crystal cell, and the liquid crystal temperature control circuit 1 is connected to the heat sensitive element 1520.
By operating the liquid crystal cooling fan 1517 at 516, overheating of the liquid crystal cell can be prevented and the liquid crystal cell can be maintained at a constant temperature.
In the figure, 1518 is a reflective shade, and 1519 is a member for attaching the lens array 1513 to the liquid crystal shutter device.

ところで、従来のTFTを用いていない液晶シ
ヤツタアレイは第16図に示す電極構造を有して
おり、この電極構造では、第17図に示す駆動波
形が印加されていた。
By the way, a conventional liquid crystal shutter array that does not use TFT has an electrode structure shown in FIG. 16, and in this electrode structure, a driving waveform shown in FIG. 17 is applied.

たとえば、液晶の厚みを8μm程度にし、共通
電極に±10Vの矩形波を印加し、信号電極には、
選択する行のシヤツタ部をオン状態にするとき
は、その共通電極と同じ電圧波形を印加し、シヤ
ツタ部をオフ状態にするときは、Ovを印加する。
第17図において、時間T1はA1のみオン、時間
T2はA1′のみオンにした場合で、そのときのA1
A2のそれぞれの液晶層にかかる電圧の絶対値を
|VA1|、|VA2|で表わしている。このよう
に、信号電極につながるシヤツタ部のうち、どれ
か1つをオン状態にするときは、液晶層には2V
すなわち20Vの電圧がかかるが、信号電極につな
がるシヤツタ部をすべてオフ状態にするときは
V、すなわち10Vしか電圧がかからない。従つ
て、A1の透過率は、時間T2でTd1であるのに対
しA2の透過率は時間T1,T2にわたつてTd2であ
り、かつTd2>Td1となる。
For example, the thickness of the liquid crystal is set to about 8 μm, a square wave of ±10 V is applied to the common electrode, and the signal electrode is
To turn on the shutter section of the selected row, apply the same voltage waveform as that of the common electrode, and to turn off the shutter section, apply Ov.
In Fig. 17, at time T 1 , only A 1 is on, and time
T 2 is when only A 1 ′ is turned on, and A 1 and
The absolute value of the voltage applied to each liquid crystal layer of A2 is expressed as |V A 1| and |V A 2|. In this way, when one of the shutter parts connected to the signal electrode is turned on, 2V is applied to the liquid crystal layer.
In other words, a voltage of 20V is applied, but when all the shutter sections connected to the signal electrodes are turned off, only V, that is, 10V is applied. Therefore, the transmittance of A 1 is Td 1 at time T 2 , while the transmittance of A 2 is Td 2 over times T 1 and T 2 , and Td 2 > Td 1 .

この場合、1つのドツトは、時間T1およびT2
にわたつて形成される。従つて、感光ドラムの受
ける光量の大きさは、シヤツタ部がオンのとき面
積1201(1210a+1210b)、開口部
オフのとき面積1202(1202a+1202
b)に比例する。
In this case, one dot corresponds to the times T 1 and T 2
formed over a period of time. Therefore, the amount of light received by the photosensitive drum is the area 1201 (1210a+1210b) when the shutter section is on, and the area 1202 (1202a+1202) when the opening section is off.
b) is proportional to

従つて、電圧Vを低くすると、明暗比がとれな
くなる。
Therefore, if the voltage V is lowered, the contrast ratio cannot be maintained.

また、時分割数を大きくすると、面積1701
aに比較し、1702bが大きくなるために明暗
比がとれなくなる。
Also, if the number of time divisions is increased, the area will be 1701
Since 1702b is larger than a, the brightness ratio cannot be maintained.

一方、1mm当り16ドツトを形成し、画像形成速
度を50mm/s(A4サイズの画像をたて送りで毎分
6〜8枚形成する速さ)とし、2時分割駆動を行
なつたとき、T1は0.625msとなる。このレベルに
おける液晶シヤツタの透過率変化の形状がだいた
い第12図A1で表わされている。すなわち、T1
をさらに長くすると、透過率Teがさらに大きく
なるが、シヤツタオンの長さが短いために、さほ
ど高い透過率が得られない。
On the other hand, when 16 dots per 1 mm are formed, the image forming speed is 50 mm/s (speed of forming 6 to 8 A4 size images per minute in vertical feed), and 2 time division driving is performed, T 1 becomes 0.625ms. The shape of the change in transmittance of the liquid crystal shutter at this level is approximately shown in FIG. 12A1 . That is, T 1
If the length of the shutter is further increased, the transmittance Te becomes larger, but since the length of the shutter is short, a very high transmittance cannot be obtained.

実際、T1を1.25msとし、2時分割駆動を行な
い、電圧を前述の説明の倍の電圧±20Vとした場
合でも照射光波長を550nmにして明暗比が3倍
程度になつてまう。
In fact, even when T 1 is set to 1.25 ms, two-time division driving is performed, and the voltage is set to ±20 V, which is twice the voltage explained above, the brightness ratio becomes about three times as large as the irradiation light wavelength of 550 nm.

ところが、感光体において、明、暗に対し、
白、黒を対応させる場合、少なくとも明暗比は5
倍以上必要である。従つて、明暗比を5倍以上に
するためには印加電圧をさらに高くしなければな
らない。現在、安価に作成できるCHOS、IC.と
しての耐圧は、高耐圧のものでも30V程度であ
る。従つて、時分割数を増してICの個数を少な
くしても、明暗比を大きくするために、特別の高
耐圧、すなわち60V〜80Vの耐圧のICを使うか、
もしくは画像形成速度の遅いもの、画素密度の低
いものとしてのみに応用するかの選択にせまられ
ていた。
However, in the photoreceptor, for brightness and darkness,
When matching white and black, the contrast ratio is at least 5
More than twice as much is required. Therefore, in order to increase the contrast ratio by 5 times or more, the applied voltage must be further increased. Currently, the voltage resistance of CHOS and ICs that can be manufactured at low cost is around 30V, even for high voltage types. Therefore, even if the number of time divisions is increased and the number of ICs is decreased, in order to increase the contrast ratio, it is necessary to use a special high-voltage IC with a breakdown voltage of 60V to 80V.
Or, they had to choose whether to apply it only to those with slow image formation speed or low pixel density.

又、第18図に実験により求めた従来の液晶シ
ヤツタアレイ(8μmの液晶層)に交番電圧を印
加した時の電圧の大きさと透過率の関係を示す。
図中、181は波長489nmでの透過率を、18
2は655nmでの透過率の変化を示している。
FIG. 18 shows the relationship between the voltage magnitude and the transmittance when an alternating voltage is applied to a conventional liquid crystal shutter array (8 μm liquid crystal layer), which was obtained through experiments.
In the figure, 181 indicates the transmittance at a wavelength of 489 nm.
2 shows the change in transmittance at 655 nm.

この実験結果からもわかるように、液晶層にか
かる電圧VLCが、長波長(赤側)の照明を用いた
ときで20V以下、短波長(青側)での照明を用い
たときで30V以下にすると急激に透過率が増大し
てしまう。
As can be seen from this experimental result, the voltage V LC applied to the liquid crystal layer is 20 V or less when long wavelength (red side) illumination is used, and 30 V or less when short wavelength (blue side) illumination is used. If this happens, the transmittance will increase rapidly.

本発明によれば、コントラスト比(明部光エネ
ルギー[第6図の面積A]/暗部光エネルギー
[第6図の面積B])を多次時分割駆動下で6.5以
上とすることができた。
According to the present invention, the contrast ratio (bright area light energy [area A in Figure 6]/dark area light energy [area B in Figure 6]) could be made to be 6.5 or more under multi-dimensional time division driving. .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、ゲート絶縁膜とΔVthの関係を示す
説明図である。第2図は、本発明で用いる液晶素
子の断面図である。第3図Aは、本発明のTFT
を用いた液晶素子の断面図で、第3図Bは、本発
明の別の液晶素子の断面図である。第4図Aは、
本発明の液晶シヤツタアレイの等価回路を示す説
明図である。第4図Bは、本発明の液晶シヤツタ
アレイの平面図で、第4図Cは、そのA−A′断
面図である。第5図は、本発明で用いるプリンタ
ヘツド部の斜視図である。第6図は、本発明の液
晶シヤツタアレイに印加する駆動信号のタイムチ
ヤートを表わす説明図である。第7図は、本発明
の液晶シヤツタアレイによるドツト作成の際のシ
ーテンスの表わす説明図である。第8図は、シヤ
ツタオン状態時の時系列に於ける光透過率の変化
を表わす説明図である。第9図、第10図及び第
11図は、駆動信号のタイムチヤートの別の具体
例を表わす説明図である。第12図は、本発明の
液晶シヤツタアレイの等価回路の別の具体例を表
わす説明図である。第13図及び第14図は、本
発明の液晶シヤツタアレイに印加する駆動信号の
タイムチヤートの別の具体例を表わす説明図であ
る。第15図は、本発明の画像形成装置を模式的
に表わす説明図である。第16図は、従来の液晶
シヤツタアレイの電極構造を表わす平面図であ
る。第17図は、従来の液相シヤツタアレイに印
加していた駆動波形を表わすタイムチヤートの説
明図である。第18図は、従来の液晶シヤツタア
レイに於ける電圧の光透過率の関係を表わす説明
図である。 302;ゲート電極、306;ゲート絶縁膜、
305;半導体膜、303;ソース(データ)電
極、304;ドレイン電極、307;セグメント
電極、312;コモン電極、314;遮光膜、3
10,315;配向制御膜、313;液晶、40
1,4011,4012,…;TFT、402,
4021,4022,…;ゲート線、403,4
031,4032,…:データ線、404,40
41,4042,…;セグメント電極、W1
W2,W3,…;マイクロシヤツタ部、405;副
走査線、406;コンタクトホール、57;プリ
ンタヘツド部、53,1504;液晶シヤツタア
レイ、51,1501;感光ドラム、54,15
05;光源、52,1513;レンズアレイ。
FIG. 1 is an explanatory diagram showing the relationship between the gate insulating film and ΔVth. FIG. 2 is a sectional view of a liquid crystal element used in the present invention. Figure 3A shows the TFT of the present invention.
FIG. 3B is a sectional view of another liquid crystal element of the present invention. Figure 4A is
FIG. 2 is an explanatory diagram showing an equivalent circuit of the liquid crystal shutter array of the present invention. FIG. 4B is a plan view of the liquid crystal shutter array of the present invention, and FIG. 4C is a sectional view taken along line A-A'. FIG. 5 is a perspective view of the printer head used in the present invention. FIG. 6 is an explanatory diagram showing a time chart of a drive signal applied to the liquid crystal shutter array of the present invention. FIG. 7 is an explanatory diagram showing the sheet tense when creating dots using the liquid crystal shutter array of the present invention. FIG. 8 is an explanatory diagram showing changes in light transmittance in time series during the shutter-on state. FIG. 9, FIG. 10, and FIG. 11 are explanatory diagrams showing other specific examples of time charts of drive signals. FIG. 12 is an explanatory diagram showing another specific example of the equivalent circuit of the liquid crystal shutter array of the present invention. FIGS. 13 and 14 are explanatory diagrams showing other specific examples of time charts of drive signals applied to the liquid crystal shutter array of the present invention. FIG. 15 is an explanatory diagram schematically showing the image forming apparatus of the present invention. FIG. 16 is a plan view showing the electrode structure of a conventional liquid crystal shutter array. FIG. 17 is an explanatory diagram of a time chart showing a drive waveform applied to a conventional liquid phase shutter array. FIG. 18 is an explanatory diagram showing the relationship between voltage and light transmittance in a conventional liquid crystal shutter array. 302; gate electrode, 306; gate insulating film,
305; semiconductor film, 303; source (data) electrode, 304; drain electrode, 307; segment electrode, 312; common electrode, 314; light shielding film, 3
10,315; alignment control film, 313; liquid crystal, 40
1,4011,4012,...;TFT, 402,
4021, 4022,...; Gate line, 403, 4
031, 4032,...: Data line, 404, 40
41, 4042,...; segment electrode, W 1 ,
W 2 , W 3 , ...; Micro shutter section, 405; Sub-scanning line, 406; Contact hole, 57; Printer head section, 53, 1504; Liquid crystal shutter array, 51, 1501; Photosensitive drum, 54, 15
05; Light source, 52,1513; Lens array.

Claims (1)

【特許請求の範囲】 1 露光光源、及び相対向する一対の電極と該一
対の電極間に配置したネマチツク液晶とで構成し
たマイクロシヤツタを該露光光源の露光光路中に
複数の行及び列に沿つて配置したマイクロシヤツ
タ群をなし、該マイクロシヤツタ群が該露光光源
の露光光路中の光線を選択的に光遮断状態と光透
過状態の何れか一方に制御されることによつて光
信号を発生するようになしたプリンタヘツドを備
え、該プリンタヘツドよりの光信号を像保持部材
に照射するようになした画像形成装置において、 該マイクロシヤツタ毎に薄膜トランジスタを接
続し、該薄膜トランジスタのゲートを行毎にゲー
ト線で接続し、且つ該薄膜トランジスタのソース
を列毎にデータ線で接続した配線構造を有し、該
薄膜トランジスタのチヤネル部におけるゲート絶
縁膜に印加される電界強度が5×105V/cm以下
となるように、該ゲート絶縁膜を6000Å以上の膜
厚をもつチツ化シリコン膜によつて形成し、ゲー
ト線に走査信号を印加し、データ線に走査信号と
同期させて画像情報に応じた電気信号を印加する
ようになしたことを特徴とする画像形成装置。
[Scope of Claims] 1. A microshutter consisting of an exposure light source, a pair of opposing electrodes, and a nematic liquid crystal disposed between the pair of electrodes is arranged in a plurality of rows and columns in the exposure optical path of the exposure light source. A group of micro-shutters are arranged along the line, and the micro-shutter group selectively controls the light beam in the exposure optical path of the exposure light source to either a light-blocking state or a light-transmitting state. In an image forming apparatus including a printer head configured to generate a signal and configured to irradiate an image holding member with an optical signal from the printer head, a thin film transistor is connected to each of the microshutters, and a thin film transistor is connected to each microshutter. It has a wiring structure in which the gates are connected by gate lines for each row, and the sources of the thin film transistors are connected by data lines for each column, and the electric field strength applied to the gate insulating film in the channel part of the thin film transistor is 5 × 10. 5 V/cm or less, the gate insulating film is formed of a silicon oxide film with a film thickness of 6000 Å or more, a scanning signal is applied to the gate line, and a scanning signal is applied to the data line in synchronization with the scanning signal. An image forming apparatus characterized in that an electric signal is applied according to image information.
JP59083286A 1984-04-25 1984-04-25 image forming device Granted JPS60225830A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP59083286A JPS60225830A (en) 1984-04-25 1984-04-25 image forming device
DE3514807A DE3514807C2 (en) 1984-04-25 1985-04-24 Device with a liquid crystal cell, for driving a transistor arrangement
GB08510509A GB2159655B (en) 1984-04-25 1985-04-25 Image forming apparatus and driving method therefor
US07/300,698 US4884079A (en) 1984-04-25 1989-01-19 Image forming apparatus and driving method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59083286A JPS60225830A (en) 1984-04-25 1984-04-25 image forming device

Publications (2)

Publication Number Publication Date
JPS60225830A JPS60225830A (en) 1985-11-11
JPH0546931B2 true JPH0546931B2 (en) 1993-07-15

Family

ID=13798135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59083286A Granted JPS60225830A (en) 1984-04-25 1984-04-25 image forming device

Country Status (1)

Country Link
JP (1) JPS60225830A (en)

Also Published As

Publication number Publication date
JPS60225830A (en) 1985-11-11

Similar Documents

Publication Publication Date Title
US4884079A (en) Image forming apparatus and driving method therefor
US4386836A (en) Electro-photographic printer
US5177475A (en) Control of liquid crystal devices
US4581619A (en) Image forming apparatus
JPH11505633A (en) Display device
US4783146A (en) Liquid crystal print bar
US4783149A (en) Time-sharing drive liquid crystal optical switch array and optical printer using this optical switch array
US4830468A (en) Liquid crystal print bar having a single backplane electrode
JP3024275B2 (en) Optical signal generator
GB2034953A (en) MOS-FET array drive for liquid crystal matrix display
JPH0546931B2 (en)
JPS60239711A (en) Transistor driving method
JP2584235B2 (en) Image forming apparatus and driving method thereof
JP2604597B2 (en) Image forming device
JP2552877B2 (en) Optical scanning device
JPH0415454B2 (en)
JP2502317B2 (en) Image forming device
JP2854469B2 (en) Driving device for edge emitting line head
JP2534748B2 (en) Liquid crystal optical shutter array element and driving method thereof
JPS62284759A (en) Image forming device
JPS6236640A (en) Recorder
JPS61116325A (en) Picture formation device
JPS61166525A (en) Image forming device
JPS6364033A (en) Method and driving liquid crystal electrooptical element
JPH10272805A (en) Image exposing method using two-dimensional matrix type space optical modulator